CN1246905C - 存储单元阵列及其制造方法以及强电介质存储装置 - Google Patents
存储单元阵列及其制造方法以及强电介质存储装置 Download PDFInfo
- Publication number
- CN1246905C CN1246905C CN01802501.3A CN01802501A CN1246905C CN 1246905 C CN1246905 C CN 1246905C CN 01802501 A CN01802501 A CN 01802501A CN 1246905 C CN1246905 C CN 1246905C
- Authority
- CN
- China
- Prior art keywords
- signal electrode
- dielectric layer
- memory cell
- zone
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 133
- 239000003990 capacitor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000011159 matrix material Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims description 104
- 239000002305 electric material Substances 0.000 claims description 76
- 239000000203 mixture Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 9
- 238000003491 array Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 207
- 230000015572 biosynthetic process Effects 0.000 description 42
- 239000007772 electrode material Substances 0.000 description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000007791 liquid phase Substances 0.000 description 9
- 239000012808 vapor phase Substances 0.000 description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- 125000000217 alkyl group Chemical group 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000000992 sputter etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000001802 infusion Methods 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- -1 mercaptan compound Chemical class 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- HEDRZPFGACZZDS-UHFFFAOYSA-N Chloroform Chemical compound ClC(Cl)Cl HEDRZPFGACZZDS-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000000889 atomisation Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 125000003396 thiol group Chemical group [H]S* 0.000 description 2
- 150000003573 thiols Chemical group 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 206010022998 Irritability Diseases 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 239000004035 construction material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 150000003961 organosilicon compounds Chemical class 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Abstract
本发明涉及构成强电介质电容器的强电介质层具有特定的图形，能够减小信号电极的杂散电容的存储单元阵列及其制造方法，以及强电介质存储装置。存储单元阵列(100A)中，以矩阵状排列了由强电介质电容器(20)构成的存储单元。强电介质电容器(20)具有：第1信号电极(12)；在与第1信号电极(12)交叉的方向上排列的第2信号电极(16)；以及沿着第1信号电极(12)或者第2信号电极(16)以直线状配置了的强电介质层(14)。另外，也可以仅在第1信号电极(12)与第2信号电极(16)的交叉区域中以块状配置强电介质层(14)。
Description
技术领域
本发明涉及具有强电介质电容器的存储单元阵列，特别是涉及不具有晶体管单元、仅使用了强电介质电容器的单纯矩阵型的存储单元阵列及其制造方法，以及包括上述存储单元阵列的强电介质存储装置。
背景技术
不具有晶体管单元、仅使用了强电介质电容器的单纯矩阵型的存储单元阵列具有非常简单的结构，能够得到高集成度，因此正在期待其开发。日本专利公开说明书特开平8-255879中公开了半导体存储器及其制造方法，通过相互正交带状配置简化构成。
发明内容
本发明的目的在于提供一种存储单元阵列及其制造方法，在该存储单元阵列中，构成强电介质电容器的强电介质层具有特定的图形，能够减小信号电极的杂散电容；以及提供包含本发明的存储单元阵列的强电介质存储装置。
在本发明的第1存储单元阵列中，以矩阵状排列由强电介质电容器构成的存储单元，
上述强电介质电容器包括：第1信号电极；在与该第1信号电极交叉的方向上排列的第2信号电极；以及至少配置在上述第1信号电极与上述第2信号电极的交叉区域中的强电介质层，
沿着第1信号电极或者第2信号电极以直线状配置上述强电介质层。
该存储单元阵列具体地具有：
(1)上述强电介质层有选择地配置在上述第1信号电极上的结构，以及
(2)上述强电介质层有选择地配置在上述第2信号电极下的结构。
由于这些存储单元阵列的每一个强电介质层都沿着信号电极的一方以直线状形成，因此能够减少另一方信号电极的杂散电容。
进而，本发明的第2存储单元阵列中，以矩阵状排列由强电介质电容器构成的存储单元，
上述强电介质电容器包括：第1信号电极；在与该第1信号电极交叉的方向上排列的第2信号电极；以及至少配置在上述第1信号电极与上述第2信号电极的交叉区域中的强电介质层，
仅在上述第1信号电极与上述第2信号电极的交叉区域中以块状配置上述强电介质层。
由于该存储单元阵列中，在最小的区域中形成构成强电介质电容器的强电介质层，因此能够进一步减小信号电极的杂散电容。
上述存储单元阵列的每一个都能够具有以下的形态。
(A)在基体上配置上述强电介质电容器，在由信号电极及强电介质层构成的叠层体的相互之间，设置电介质层，使之覆盖上述基体的露出面。这时，上述电介质层最好由具有比上述强电介质层小的介电常数的材料构成。通过设置这样的电介质层，能够有效地减小信号电极的杂散电容。
(B)能够在上述基体上形成具有与该基体的表面不同的表面特性的表面修饰层。通过设置这样的表面修饰层，能够不使用蚀刻而有选择地形成信号电极及强电介质层的至少一方。这样的表面修饰层配置在不形成上述强电介质电容器的区域中，该表面修饰层的表面可以具有比上述基体的表面低的、对于上述强电介质电容器的材料的亲和性。或者，上述表面修饰层配置在形成上述强电介质电容器的区域中，该表面修饰层的表面可以具有比上述基体的表面高的、对于上述强电介质电容器的材料的亲和性。
本发明的存储单元阵列的制造方法是以矩阵状排列了由强电介质电容器构成的存储单元的存储单元阵列的制造方法，其中包括：
在基体上形成预定图形的第1信号电极的工序；
在上述第1信号电极上，沿着该第1信号电极有选择地形成直线状的强电介质层的工序；以及
在与上述第1信号电极交叉的方向上形成第2信号电极的工序。
在该方法中，能够包括：在上述基体上，形成第1区域和第2区域的工序，其中，所述第1区域具有优先地堆积用于形成上述第1信号电极及上述强电介质层的至少一方的材料的表面特性，所述第2区域具有与所述第1区域相比较、难以堆积用于形成上述第1信号电极及上述强电介质层的至少一方的材料的表面特性；以及
提供用于形成上述第1信号电极及上述强电介质层的至少一方的材料，有选择地在上述第1区域中形成该构件的工序。而且，能够在上述基体的表面上形成上述第1及第2区域。
进而，在该制造方法中，能够在上述第1区域中使上述基体的表面露出，在上述第2区域中形成表面修饰层，该表面修饰层具有对于上述第1信号电极及上述强电介质层的材料的亲和性比上述基体的第1区域中的露出面低的表面特性。或者，在该制造方法中，能够在上述第2区域中使上述基体的表面露出，在上述第1区域中形成表面修饰层，该表面修饰层具有对于上述第1信号电极及上述强电介质层的材料的亲和性比上述基体的第2区域中的露出面高的表面特性。
本发明其它的制造方法是以矩阵状排列了由强电介质电容器构成的存储单元的存储单元阵列的制造方法，其中包括：
在基体上形成预定图形的第1信号电极的工序；以及
作为在与上述第1信号电极交叉的方向上形成强电介质层及第2信号电极的工序的、沿着上述第2信号电极以直线状形成上述强电介质层的工序。
在该制造方法中，能够通过使用了同一掩模的蚀刻对上述强电介质层及上述第2信号电极进行构图。
进而，本发明其它的制造方法是以矩阵状排列了由强电介质电容器构成的存储单元的存储单元阵列的制造方法，其中包括：
在基体上形成预定图形的第1信号电极的工序；
在上述第1信号电极上，沿着该第1信号电极以直线状形成强电介质层的工序；
在与上述第1信号电极交叉的方向上形成第2信号电极的工序；以及
进一步进行构图，以便仅在上述第1信号电极与上述第2信号电极的交叉区域中以块状形成上述强电介质层的工序。
在该制造方法中，也能够使用上述了的表面修饰层形成上述信号电极及强电介质层的至少一方。进而，通过使用了同一掩模的蚀刻能够对强电介质层及一方的信号电极进行构图。
进而，在上述各个制造方法中，能够在由信号电极及强电介质层构成的叠层体的相互之间设置电介质层，使得至少覆盖上述基体的露出面。
本发明的强电介质存储装置构成为包括本发明的存储单元阵列。
本发明还包括：
一种存储单元阵列，在基体上以矩阵状排列包括强电介质电容器的存储单元，其特征在于，
所述强电介质电容器包括：第1信号电极，在与该第1信号电极交叉的方向上排列的第2信号电极，以及沿所述第1信号电极或所述第2信号电极成直线状配置的强电介质层；
在所述基体上形成具有与该基体表面不同的表面特性的表面修饰层；
为了覆盖所述基体的露出面，还在至少由所述第1信号电极及所述强电介质层组成的叠层体相互之间设置电介质层。
一种存储单元阵列的制造方法，在基体上以矩阵状排列包括强电介质电容器的存储单元，其特征在于，包括：
在所述基体上形成具有用于成为第1信号电极的材料被优先堆积的表面特性的第1区域，和具有与所述第1区域比较难于堆积用于成为第1信号电极的材料的表面特性的第2区域的工序；
在所述第1区域上分配用于成为所述第1信号电极的材料，在所述第1区域上有选择地形成所述第1信号电极的工序；
在所述第1信号电极上，沿着该第1信号电极有选择地形成直线状的强电介质层的工序；
为了覆盖所述基体的露出面，在由所述第1信号电极及所述强电介质层组成的叠层体的相互之间形成电介质层的工序；以及在与所述第1信号电极交叉的方向上形成第2信号电极的工序。
附图说明
图1是模式地示出本发明第1实施形态的存储单元阵列的平面图。
图2示出本发明第1实施形态的强电介质存储装置。
图3是放大地示出图1所示的存储单元阵列的主要部分的平面图。
图4是沿着图3的A-A线的剖面图。
图5是模式地示出本发明第1实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图6是模式地示出本发明第1实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图7是模式地示出本发明第2实施形态的存储单元阵列的平面图。
图8是沿着图7的B-B线的剖面图。
图9是模式地示出本发明第2实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图10是模式地示出本发明第2实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图11是模式地示出本发明第2实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图12是模式地示出本发明第2实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图13是模式地示出本发明第3实施形态的存储单元阵列的平面图。
图14是沿着图13的C-C线的剖面图。
图15是沿着图13的D1-D1线的剖面图。
图16是沿着图13的D2-D2线的剖面图。
图17是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序的平面图。
图18是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图19是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图20是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序的剖面图。
图21是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序，是沿着图17的E-E线的剖面图。
图22是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序的平面图。
图23是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序，是沿着图22的F1-F1线的剖面图。
图24是模式地示出本发明第3实施形态的存储单元阵列的制造方法的一个工序，是沿着图22的F2-F2线的剖面图。
具体实施方式
[第1实施形态]
(器件)
图1是模式地示出本实施形态的存储单元阵列的平面图，图2示出本实施形态的强电介质存储装置，图3是放大地示出图1所示的存储单元阵列的一部分(用图1的符号「A」表示的部分)的平面图，图4是沿着图3的A-A线的剖面图。在平面图中，( )内的数字表示最上层之下的层。
本实施形态的强电介质存储装置1000如图2所示，包括：以单纯矩阵状排列了存储单元20的存储单元阵列100A；以及用于对于存储单元20有选择地进行信息的写入或者读出的各种电路，例如：用于有选择地控制第1信号电极12的第1驱动电路50、用于有选择地控制第2信号电极16的第2驱动电路52及读出放大器等信号检测电路(未图示)。
存储单元阵列100A中，配置用于行选择的第1信号电极(字线)12与用于列选的第2信号电极(位线)16，使它们正交。即，沿着X方向以预定的间距排列第1信号电极12，沿着与X方向正交的Y方向以预定的间距排列第2信号电极16。另外，信号电极也可以与上述相反，第1信号电极是位线，第2信号电极是字线。
本实施形态的存储单元阵列100A中，如图3及图4所示，在绝缘性的基体10上，叠层第1信号电极(下电极)12、构成强电介质电容器的强电介质层14及第2信号电极(下电极)16，由第1信号电极12、强电介质层14及第2信号电极16构成强电介质电容器20。即，在第1信号电极12与第2信号电极16的交叉区域，分别构成由强电介质电容器20构成的存储单元。
另外，在由强电介质层14与第2信号电极16构成的叠层体的相互之间，形成了电介质层18，使之覆盖基体10及第1信号电极12的露出面。该电介质层18最好具有比强电介质层14小的介电常数。这样，使比强电介质层14介电常数小的电介质层18介于由强电介质层14及第2信号电极16构成的叠层体的相互之间，由此，能够减小第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置1000中的写入及读出的工作。
而且，在本实施形态中，沿着第2信号电极16以直线状形成了强电介质层14。通过以直线状形成强电介质层14，能够减小第1信号电极12的杂散电容。
另外，这样的直线状的强电介质层14如后述那样，能够使用在第2信号电极16的构图中所使用的掩模进行构图而形成。
进而，还可以根据需要形成由绝缘层构成的保护膜使之覆盖电介质层18及第2信号电极16。
(强电介质存储装置的工作)
其次，叙述本实施形态的强电介质存储装置1000中的写入、读出工作的一例。
首先，在读出工作中，在选择单元的电容器上加入读出电压「V0」。这同时兼作‘0’的写入工作。这时，用读出放大器读出沿着被选择的位线流过的电流或者把位线置为高阻时的电位。进而，为了防止读出时的交扰，在非选择单元的电容器上加入预定的电压。
在写入工作中，‘1’的写入时，在选择单元的电容器上加入「-V0」的电压。在‘0’的写入时，在选择单元的电容器上，加入不使该选择单元的极化反转的电压，以便在读出工作时保持被写入的‘0’状态。这时，为了防止写入时的交扰，在非选择单元的电容器上加入预定的电压。
(器件的制造方法)
其次，说明上述强电介质存储装置1000的制造方法的一个例子。图5及图6是模式地示出强电介质存储装置1000的制造工序的剖面图。
(1)第1信号电极的形成工序
首先，如图5所示，在基体10上，形成以预定的图形排列的第1信号电极(下电极)12。第1信号电极12的形成方法，例如，在基体10上成膜用于形成第1信号电极12的电极材料，对成膜了的电极材料进行构图。
电极材料只要是具有用于成为强电介质电容器的一部分的功能的材料则就没有特别的限制。例如，在作为构成强电介质层14的材料使用了PZT的情况下，作为构成第1信号电极12的电极材料，能够使用白金、铱及其化合物等。作为第1信号电极12的材质，例如能够举出Ir、IrOx、Pt、RuOx、SrRuOx、LaSrCoOx。另外，第1信号电极12能够使用单层或者叠层了多层的材料。
作为电极材料的成膜方法，能够使用溅射，真空蒸镀、CVD等方法。作为构图方法，能够使用光刻技术。作为有选择地去除成膜了的电极材料的方法，能够使用RIE、溅射蚀刻、等离子蚀刻等蚀刻方法。
作为电极材料的形成方法，还能够不使用基于上述蚀刻的构图，而采用使用了在第2实施形态中叙述的表面修饰层的方法(参照第2实施形态中的(器件的制造方法)栏目中的工序(1)、(2))。
(2)强电介质层的成膜工序
如图5所示，在形成了预定图形的第1信号电极12的基体10上，整个面地形成由强电介质构成的连续层140(以下，把它称为「强电介质层140」)。作为强电介质层140的成形方法，例如，能够举出使用了溶胶-凝胶材料或者MOD(金属有机还原)材料的旋转涂敷法或者浸渍法、溅射法、MOCVD(金属有机化学气相淀积)法、激光磨蚀法。
作为强电介质层的材质，如果示出强感应性能够作为电容器绝缘层使用，则能够应用其组成为任意组成的材质。作为这样的强电介质，例如能够举出PZT(PbZrzTi1-zO3)、SBT(SrBi2Ta2O9)，进而，能够应用在这些材料中添加了铌或者镍、镁等金属的材料等。作为强电介质，具体地讲，能够使用钛酸铅(PbTiO3)、锆钛酸铅(Pb(Zr、Ti)O3)，锆酸铅(PbZrO3)、钛酸铅镧((Pb、La)、TiO3)、锆钛酸铅镧((Pb、La)(Zr、Ti)O3)或者镁铌酸锆钛酸铅(Pb(Zr、Ti)(Mg、Nb)O3)等。
作为上述的强电介质的材料，例如在PZT的情况下，对于Pb能够使用Pb(C2H5)4、(C2H5)3PbOCH 2C(CH3)3、Pb(C11H19O2)2等，对于Zr，能够使用Zr(n-OC4H9)4、Zr(t-OC4H9)4、Zr(C11H19O2)4、Zr(C11H19O2)4等，对于Ti能够使用Ti(i-C3H7)4等，在SBT的情况下，对于Sr能够使用Sr(C11H10O2)2等，对于Bi能够使用Bi(C6H5)3等，对于Ta能够使用Ta(OC2H5)5等。
(3)第2信号电极的形成工序
如图5所示，在强电介质层140上，形成预定图形的第2信号电极(上部电极)16。其形成方法是，例如，在强电介质层140上成膜用于形成第2信号电极16的电极材料，并对成膜了的电极材料进行构图。具体地讲，在成膜了的电极材料层上形成预定图形的抗蚀剂层30，以该抗蚀剂层30为掩模，通过有选择地蚀刻电极材料层，形成第2信号电极16。
关于第2信号电极16的材料，成膜方法和使用了光刻的构图方法，由于与上述工序(1)的第1信号电极12的形成工序相同，因此省略描述。
(4)强电介质层的构图工序
如图5及图6所示，以抗蚀剂层30为掩模，进而有选择地去除强电介质层140，对强电介质层14进行构图。作为有选择地去除成膜了的强电介质材料的方法，能够使用RI E、溅射蚀刻、等离子蚀刻等蚀刻方法。然后，通过众所周知的方法，例如溶解或者灰化去除抗蚀剂层30。
(5)电介质层的形成工序
如图4所示，在由强电介质层14与第2信号电极16构成的叠层体的相互之间形成电介质层18。作为电介质层18的形成方法，能够使用CVD，特别是MOCVD等气相法，或者使用了旋转涂敷法或浸渍法等的液相的方法。
电介质层18如上述那样，最好使用具有比构成强电介质电容器的强电介质层14小的介电常数的电介质材料。例如，在作为强电介质层使用了PZT材料的情况下，作为电介质层18的材料，例如能够使用SiO2、Ta2O5、SrTiO3、MgO等无机材料或者聚酰亚胺等有机材料，在作为强电介质层14使用了SBT的情况下，作为电介质层18的材料，能够使用SiO2、Ta2O5、SrTiO3、SrTa2O6、SrSnO3等的无机材料或者聚酰亚胺等的有机材料。
通过以上的工序，形成存储单元阵列100A。如果依据该制造方法，则构成强电介质电容器20的强电介质层14由于把在第2信号电极16的构图中使用的抗蚀剂层30作为掩模，连续进行构图，因此能够减小工序数。进而这种情况下，与把各层用一个个掩模进行构图的情况相比较，由于不需要与一个掩模的配合余量，因此还能够实现存储单元阵列的高集成化。
[第2实施形态]
图7是模式地示出具有本实施形态的强电介质电容器的存储单元阵列的主要部分的平面图，图8是沿着图7的B-B线的剖面图。
在本实施形态中，在具有实质上与第1实施形态的存储单元阵列相同功能的构件上标注相同的符号进行说明。
本实施形态在第1信号电极(下电极)上以直线状叠层并形成构成强电介质电容器的强电介质层这一点与第1实施形态不同。
本实施形态的存储单元阵列100B中，在绝缘性的基体10上，叠层第1信号电极12、构成强电介质电容器的第1强电介质层14及第2信号电极16。而且，由第1信号电极12、强电介质层14及第2信号电极16构成强电介质电容器20。即，在第1信号电极12与第2信号电极16的交叉区域中，分别构成由强电介质电容器20构成的存储单元。
如图7所示，在X方向及Y方向上分别以预定的间距排列第1信号电极12及第2信号电极16。
强电介质层14有选择地形成在第1信号电极12上。另外，在基体10上，在第1信号电极12相互之间，配置了后面详述的表面修饰层22。在该表面修饰层22上形成了电介质层18。该电介质层18最好具有比强电介质层14小的介电常数。这样，通过使比强电介质层14的介电常数小的电介质层18介于由第1信号电极12和强电介质层14构成的叠层体的相互之间，能够减小第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置中的写入及读出的工作。
(器件的制造方法)
图9到图12是模式地示出本实施形态的存储单元阵列100B的制造工序的剖面图。
(1)表面修饰层的形成
首先，进行对基体10的表面特性提供选择性的工序。这里，所谓对基体10的表面特性提供选择性，指的是在基体10表面上形成对于用于在该表面进行堆积的材料的湿润性等表面特性不同的区域。
在本实施形态中，如图9所示，具体地讲，在基体10的表面上形成第1区域24和第2区域26，其中，所述第1区域24具有对于用于形成构成强电介质电容器的构件的材料、特别是用于形成电极的材料的亲和性，所述第2区域26对于用于形成构成强电介质电容器的构件的材料、特别是用于形成电极的材料比第1区域24的亲和性小。而且，在后续的工序中，利用该表面特性的差异，根据在各区域之间的材料的堆积速度或者与基体的粘接性方面的选择性，在第1区域24中，有选择地形成强电介质电容器。
即，在后续的工序中，例如应用化学气相生长法(CVD法)、物理气相生长法或者液相法，能够在第1区域24以选择性的堆积工艺过程形成强电介质电容器的第1信号电极12及强电介质层14的至少一方。在该情况下，例如在基体10的表面具有易于堆积用于形成构成强电介质电容器的构件的材料的性质的情况下，在第1区域24中使表面露出，在第2区域26中形成难以堆积上述材料的表面修饰层22，能够对于用于形成构成强电介质电容器的构件的材料的堆积提供选择性。
在本实施形态中，在基体10表面的整个面上形成了表面修饰层以后，如图9所示，在第1区域24中去除表面修饰层，在第2区域26中残留表面修饰层22。详细地讲进行以下的工序。
表面修饰层22既可以通过CVD等气相生长法形成，也可以通过使用了旋转涂敷法或者浸渍法等液相的方法形成，在该情况下，使用在液体或者溶剂中溶解的物质。作为这样的物质，例如能够使用硅烷偶联剂(有机硅化合物)或者硫醇化合物。
这里，所谓硫羟化合物，指的是具有氢硫基(-SH)的有机化合物(R1-SH；R1是烷基等可置换的烃基)的总称。把这样的硫醇化合物例如溶解在二氯甲烷、三氯甲烷等有机溶剂中，做成0.1～10mM左右的溶液。
另外，所谓硅烷偶联剂，是用R2 nSiX4-n(n是自然数，R2是氢、烷基等可置换的烃基)表示的化合物，X是-OR3、-COOH、-OOCR3、-NH3-nR3 n、-OCN、卤素等(R3是烷基等可置换的烃基)。在这些硅烷偶联剂及硫羟化合物中，特别是具有R1或者R3是CnF2n-1CmH2m(n、m是自然数)那样氟原子的化合物由于表面自由能量升高而与其它材料的亲和性减小，因此特别适于使用。
另外，能够使用以基于由具有氢硫基或者-COOH基的化合物的上述方法得到的膜。基于以上材料的膜通过适当的方法能够以单分子膜或者其累积膜的形式使用。
在本实施形态中，如图9所示，在第1区域24中不形成表面修饰层。作为表面修饰层22例如使用了硅烷偶联剂时，通过照射光，在与基体10的界面上有时将切断并去除分子的结合。在由这样的光进行的构图中，能够应用以光刻进行的掩模曝光。或者，也可以不使用掩模，而通过激光、电子束或者离子束等直接进行构图。
另外，在其它的基体上形成表面修饰层22自身，通过将其转移而在第2区域26中有选择地形成表面修饰层22，还能够在与成膜的同时进行构图。
这样，如图9所示，在第1区域24与成为用表面修饰层22覆盖的状态的第2区域26之间，使表面状态不同，能够在后续的工序中、在与用于形成构成的强电介质电容器的构件的材料的亲和性方面产生差异。特别是，如果表面修饰层22由于具有氟分子等理由而具有疏水性，例如，在以液相提供构成强电介质电容器的构件的材料时，则能够在第1区域24中有选择地提供该材料。另外，根据表面修饰层22的材料，在不存在修饰层的第1区域24中，能够利用与用于形成上述构件的材料的亲和性进行基于气相法的成膜。这样，对第1区域24和第2区域26的表面性质提供选择性，能够在后续的工序中形成强电介质存储装置的强电介质电容器的构件(在本实施形态中是第1信号电极12及强电介质层14)。
(2)第1信号电极的形成工序
如图10所示，对应于第1区域24形成成为强电介质电容器的下部电极的第1信号电极12。例如，对于基体10的表面的总体，进行基于气相法的成膜工序。通过这样做，进行选择堆积工艺过程。即，由于在第1区域24中进行成膜、在第2区域26中难以进行成膜，因此仅在第1区域24中形成第1信号电极12。这里，作为气相法最好应用CVD，特别是MOCVD。在第2区域26中，最好完全不进行成膜，但也可以在成膜速度方面比第1区域24中的成膜迟缓两个数量级以上。
另外，在第1信号电极12的形成方面还可以采用以液相的状态在第1区域24中有选择地供给其材料的溶液的方法，或者使用超声波等把其材料的溶液雾化而有选择地提供给第1区域24的雾化淀积法。
作为构成第1信号电极12的材料，与在第1实施形态中叙述的相同，例如能够使用白金、铱等。在基体10上形成第1区域24和包括上述那样材料的表面修饰层22(第2区域26)，在形成了表面特性的选择性时，对于白金，例如把(C5H7O2)2Pt、(C5HFO2)2Pt、(C3H5)(C5H5)Pt作为用于形成电极的材料，对于铱，例如把(C3H5)3Ir作为用于形成电极的材料来使用，能够使其有选择地堆积。
(3)强电介质层的形成工序
如图11所示在第1信号电极12上形成强电介质层14。详细地讲，对于基体10表面的总体，例如进行基于气相法的成膜工序。通过这样做，由于在第1信号电极12上进行成膜而在第2区域26中难以进行成膜，因此仅在第1信号电极12上形成强电介质层14。这里，作为气相法，能够应用CVD，特别是MOCVD。
另外，在强电介质层14的形成方面，还能够采取：利用喷墨法等将其材料的溶液以液相的状态有选择地供给到形成于第2区域26以外的区域中的第1信号电极12上的方法，或者使用超声波等把其材料的溶液雾化而有选择地供给到第2区域26以外的部分中的雾化淀积法。
作为强电介质层14，如果示出强介电性、能够作为电容器绝缘层来使用，则能应用其组成为任意组成的材料。例如，除去SBT系列材料、PZT系列材料以外，还能够应用添加了铌或者氧化镍、氧化镁等金属氧化物的材料。作为强电介质的具体例子，能够例示与在第1实施形态中叙述了的相同的介质。进而，作为强电介质材料的具体例子，能够例示与在第1实施形态中叙述过的相同的材料。
(4)电介质层的形成工序
如图12所示，在第2区域26上，即，在形成了第1区域24的、由第1信号电极12和强电介质层14构成的叠层体的相互之间的区域中，形成电介质层18。作为电介质层18的形成方法，能够使用CVD、特别是MOCVD等气相法，或者采用了旋转涂敷法和浸渍法等的液相的方法。最好例如通过CMP(化学机械研磨)法等对电介质层18进行平坦化，使之具有与强电介质层14相同水平的平面。这样，通过把电介质层18平坦化，能够容易而且正确地进行第2信号电极16的形成。
电介质层18最好使用具有比构成强电介质电容器的强电介质层14小的介电常数的电介质材料。例如，在作为强电介质层使用了PZT材料的情况下，作为电介质层18的材料，例如能够使用SiO2、Ta2O5、SrTiO3、MgO等无机材料或者聚酰亚胺等有机材料，在作为强电介质层14使用了SBT的情况下，作为电介质层18的材料，能够使用SiO2、Ta2O5、SrTiO3、SrTa2O6、SrSnO3等无机材料或者聚酰亚胺等有机材料。
(5)第2信号电极的形成工序
如图8所示，在强电介质层14及电介质层18上形成预定图形的第2信号电极(上部电极)16。其形成方法是，例如在强电介质层14及电介质层18上成膜用于形成第2信号电极16的电极材料，并对成膜了的电极材料进行构图。
电极材料只要是具有用于成为强电介质电容器的一部分的功能的材料就没有特别的限制。例如，在作为构成强电介质层14的材料使用PZT的情况下，与第1实施形态相同，作为构成第2信号电极16的电极材料，能够使用白金、铱及其化合物等。第2信号电极16能够使用单层或者叠层了多层的材料。
作为电极材料的成膜方法，与第1实施形态相同，可以使用溅射、真空蒸镀、CVD等方法。作为构图方法，可以使用光刻技术。
进而，根据需要，在强电介质层14、电介质层18及第2信号电极16的表面整体地形成绝缘性的保护层。这样，能够形成本实施形态的存储单元阵列100B。
如果依据本实施形态的制造方法，则能够在第1区域24中有选择地形成构成强电介质电电容器的至少一个构件，在第2区域26中难以形成该构件。这样，能够不进行蚀刻，而形成第1信号电极(下电极)及强电介质层的至少一个(在本实施形态中是第1信号电极12及强电介质层14)。如果依据该方法，则能够避免像作为第1信号电极的构图使用了溅射蚀刻时那样起因于由蚀刻生成的二次生成物的再次附着物的问题。
在本实施形态的制造方法中，还可以在图11所示的工序以后，在第2区域26上，去除表面修饰层22。该工序在完成了第1信号电极12及强电介质层14的成膜工序以后进行。例如，能够以在表面修饰层的构图工序中说明过的方法，去除表面修饰层22。在去除表面修饰层22时，最好也去除在其上面附着的物质。例如，在表面修饰层22上附着了第1信号电极12或者强电介质层14的材料时，也可以把它们去除。另外，去除表面修饰层22的工序并不是本发明的必要条件，也可以残留表面修饰层22。
另外，在第1信号电极12的侧面形成了强电介质层14的情况下，最好把它们去除。在去除工序中，例如能够应用干法蚀刻。
在上述实施形态中，在第2区域26中形成表面修饰层22，使得第1区域24及第2区域26的表面的每一个成为堆积容易程度不同的表面特性，其中，堆积容易程度即是用于形成跟着形成的强电介质电容器的至少一个构件(第1信号电极及强电介质层的至少一方)的材料的堆积性。作为其变形例，可以在第1区域24中形成表面修饰层22、调制液相或者气相的组成、使得对于表面修饰层22的表面优先地堆积用于形成强电介质电容器的至少一个构件的材料，在第1区域24中有选择地形成强电介质电容器。
另外，例如在第2区域26的表面上有选择地形成上述那样表面修饰层的薄层，对包含第1区域24及第2区域26的整个面上以气相或者液相供给用于形成强电介质电容器的至少一个构件的材料，在整个面上形成该构件材料的层，使用抛光或化学方法、仅有选择地去除表面修饰膜的薄层上的该构件的材料层，能够在第1区域24上有选择地得到该构件的材料层。
另外，也可以在第1区域24及第2区域26的每一个表面上不特别明确地设置层而是有选择地进行表面处理，在第1区域24上优先堆积用于形成强电介质电容器的至少一个构件的材料。
在本实施形态中作为特征的、有关使用了表面修饰层的第1信号电极(下电极)以及强电介质层的形成，记载在基于本发明申请人的PCT申请(申请号PCT/JP00/03590)中。
[第3实施形态]
图13是模式地示出具有本实施形态的强电介质电容器的存储单元阵列的主要部分的平面图，图14是沿着图13的C-C线的剖面图，图15是沿着图13的D1-D1线的剖面图，图16是沿着图13的D2-D2线的剖面图。
在本实施形态中，在具有实质上与第1实施形态的存储单元阵列相同功能的构件上标注相同的符号进行说明。
本实施形态在构成强电介质电容器的强电介质层仅形成于第1信号电极与第2信号电极的交叉区域中这一点上，与第1及第2实施形态不同。
本实施形态的存储单元阵列100C中，在绝缘性的基体10上，叠层了第1信号电极12、构成强电介质电容器的强电介质层14及第2信号电极16。而且，由第1信号电极12、强电介质层14及第2信号电极16构成强电介质电容器20。即，在第1信号电极12与第2信号电极16的交叉区域中，分别构成由强电介质电容器20构成的存储单元。如图13所示那样，分别以预定的间距在X方向及Y方向上排列第1信号电极12及第2信号电极16。
强电介质层14仅有选择地形成在第1信号电极12及第2信号电极16的交叉区域中。如图14所示，如果沿着第2信号电极16观看，则在基体10上，在第1信号电极12上叠层强电介质层14及第2信号电极16，而且，在第1信号电极12的相互之间配置表面修饰层22，在该表面修饰层22上形成了电介质层18。另外，如图15所示，如果沿着第1信号电极12观看，则在第1信号电极12的预定位置上叠层了强电介质层14和第2信号电极16。而且，强电介质层14及第2信号电极16的叠层体的相互之间不存在任何层的状态。如图15所示，如果沿着第1信号电极12上观看，则在第1信号电极12的预定位置上叠层了强电介质层14和第2信号电极16。如图16所示，如果在X方向上观看没有形成第1信号电极12的部分，则在表面修饰层22上的预定位置上叠层了电介质层18和第2信号电极16。而且，在强电介质层14及第2信号电极16的叠层体的相互之间、以及在电介质层18及第2信号电极16的叠层体的相互之间，能够根据需要形成电介质层。
电介质层18及根据需要所形成的上述电介质层最好具有比强电介质层14小的介电常数。使比强电介质层14的介电常数小的电介质层介于这样由第1信号电极12及强电介质层14构成的叠层体的相互之间、或者由强电介质层14以及第2信号电极16构成的叠层体的相互之间，由此，能够减小第1信号电极12及第2信号电极16的杂散电容。其结果，能够更高速地进行强电介质存储装置中的写入及读出的工作。
另外，在本实施形态中，构成强电介质电容器20的强电介质层14仅形成在第1信号电极12与第2信号电极16的交叉区域中。如果依据这样的结构，则在能够减小第1信号电极12及第2信号电极16双方的杂散电容方面是有利的。
(器件的制造方法)
图17～图24是模式地示出本实施形态的存储单元阵列100C的制造工序的剖面图。
(1)表面修饰层的形成
首先，进行对基体10的表面特性提供选择性的工序。这里，所谓对基体10的表面特性提供选择性，指的是在基体10表面上形成对于用于在该表面进行堆积的材料的湿润性等表面特性不同的区域。关于这一点由于在第2实施形态中已详细地作了说明，故简单地进行说明。
在本实施形态中，如图9所示，具体地讲，在基体10的表面上形成第1区域24和第2区域26，其中，所述第1区域24具有对于用于形成构成强电介质电容器的构件的材料、特别是用于形成电极的材料的亲和性，所述第2区域26对于用于形成构成强电介质电容器的构件的材料、特别是用于形成电极的材料比第1区域24的亲和性小。而且，在后续的工序中，利用该表面特性的差异，根据在各区域之间的材料的堆积速度或者与基体的粘接性方面的选择性，在第1区域24中，有选择地形成强电介质电容器。
即，例如在基体10的表面具有易于堆积用于形成构成强电介质电容器的构件的材料的性质的情况下，在第1区域24中使表面露出，在第2区域26中形成难以堆积上述材料的表面修饰层22，能够对于用于形成构成强电介质电容器的构件的材料的堆积提供选择性。
在本实施形态中，在基体10表面的整个面上形成了表面修饰层以后，如图18所示，在第1区域24中去除表面修饰层，在第2区域26中残留表面修饰层22。关于表面修饰层22的形成方法，能够采用与在第2实施形态中叙述过的方法相同的方法。
(2)第1信号电极的形成工序
如图19所示，对应于第1区域24形成成为强电介质电容器的下部电极的第1信号电极12。关于第1信号电极12的形成方法及电极材料能够采用与在第2实施形态中叙述过的相同的方法和材料。
(3)强电介质层的形成工序
如图20所示，在第1信号电极12上形成强电介质层140。详细地讲，对于基体10表面的总体，例如进行基于气相法的成膜工序。通过这样做，由于在第1信号电极12上进行成膜而在第2区域26中难以进行成膜，因此仅在第1信号电极12上形成强电介质层140。作为强电介质层140的成膜方法，能够采用与在第2实施形态中叙述过的相同的方法。
作为强电介质层14，如果示出强介电性、能够作为电容器绝缘层来使用，则能应用其组成为任意组成的材料。例如，除去SBT系列材料、PZT系列材料以外，还能够应用添加了铌或者镍、镁等金属等材料等。作为强电介质的具体例子，能够例示与在第1实施形态中叙述过的相同的介质。进而，作为强电介质材料的具体例子，能够例示与在第1实施形态中叙述过的相同的材料。
(4)电介质层的形成工序
如图17及图21所示，在第2区域26上，即，在形成了第1区域24的、由第1信号电极12和强电介质层14构成的叠层体的相互之间的区域中，形成电介质层180。图21是沿着图17的E-E线的剖面图。
作为电介质层180的形成方法，能够采用与在第1实施形态中叙述过的相同的方法。进而，最好通过例如CMP法等对电介质层180进行平坦化，使之具有与强电介质层140相同水平的表面。通过这样把电介质层180平坦化，能够容易而且正确地进行第2信号电极160的形成。
电介质层180最好使用具有比构成强电介质电容器的强电介质层14小的介电常数的电介质材料。例如，在作为强电介质层在使用了PZT材料的情况下，作为电介质层180的材料，例如能够使用SiO2、Ta2O5、SrTiO3、MgO等无机材料或者聚酰亚胺等有机材料，在作为强电介质层14使用了SBT的情况下，作为电介质层180的材料，能够使用SiO2、Ta2O5、SrTiO3、SrTa2O6、SrSnO3等无机材料或者聚酰亚胺等有机材料。
通过以上的工序(1)～(4)，在第1区域24中叠层第1信号电极12及强电介质层140，在第2区域26中叠层表面修饰层22及电介质层180。
(5)第2信号电极的形成工序
如图22～图24所示，在强电介质层140及电介质层180上形成预定图形的第2信号电极(上部电极)16。其形成方法是，例如在强电介质层140及电介质层180上成膜用于形成第2信号电极16的电极材料，并对成膜了的电极材料进行构图。
电极材料只要是具有用于成为强电介质电容器的一部分的功能的材料就没有特别限制。作为构成强电介质层140的材料，可以采用与在第1实施形态中叙述过的相同的材料。另外，作为电极材料的成膜方法，与第1实施形态相同，能够使用溅射、真空蒸镀、CVD等方法，作为构图方法，能够利用光刻技术。
例如，与第1实施形态相同，在用于第2信号电极16的电极材料层上形成未图示的抗蚀剂层，通过以该抗蚀剂层为掩模进行蚀刻，能够对第2信号电极16进行构图。
(6)强电介质层的构图工序
如图15及图16所示，以未图示的抗蚀剂层为掩模，进而有选择地去除强电介质层140，对强电介质层14进行构图。作为有选择地去除成膜了的强电介质材料的方法，与第1实施形态相同，能够使用RI E、溅射蚀刻、等离子蚀刻等蚀刻方法。然后，通过众所周知的方法例如溶解或者灰化去除抗蚀剂层。
(7)电介质层的形成工序
进而，根据需要，在由强电介质层14和第2信号电极16构成的叠层体的相互之间，以及由表面修饰层22和第2信号电极16构成的叠层体的相互之间，形成未图示的电介质层。作为电介质层的形成方法，能够使用与工序(4)的电介质层180相同的方法。
通过以上的工序，形成存储单元阵列100C。如果依据该制造方法，则具有第1实施形态及第2实施形态中的优点。即，能够不进行蚀刻而形成第1信号电极(下电极)及强电介质层的至少一个(在本实施形态中是第1信号电极12及强电介质层14)。从而，能够避免像作为第1信号电极的构图使用了溅射蚀刻时那样，起因于由蚀刻生成的二次生成物的再次附着物的问题。另外，由于把在第2信号电极16的构图中使用的抗蚀剂层作为掩模连续地进行构图，因此能够减少工序数。进而这种情况与用一个个掩模对各层进行构图的情况相比较，由于不需要一个掩模的配合余量，因此还能够进行存储单元阵列的高集成化。
以上示出了在不存在强电介质电容器的区域中形成电介质层18或者180的例子，当然，本发明也能够应用在不设置电介质层18或者180的结构中。
Claims (19)
1.一种存储单元阵列，在基体上以矩阵状排列包括强电介质电容器的存储单元，其特征在于，
所述强电介质电容器包括：第1信号电极，在与该第1信号电极交叉的方向上排列的第2信号电极，以及沿所述第1信号电极或所述第2信号电极成直线状配置的强电介质层；
在所述基体上形成具有与该基体表面不同的表面特性的表面修饰层；
为了覆盖所述基体的露出面，还在至少由所述第1信号电极及所述强电介质层组成的叠层体相互之间设置电介质层。
2.根据权利要求1所述的存储单元阵列，其特征在于，所述强电介质层有选择地配置在所述第1信号电极上面。
3.根据权利要求1所述的存储单元阵列，其特征在于，所述强电介质层有选择地配置在所述第2信号电极下面。
4.根据权利要求3所述的存储单元阵列，其特征在于，为了覆盖所述基体的一部分及所述第1信号电极的露出面，还在由所述强电介质层和所述第2信号电极组成的叠层体相互之间设置电介质层。
5.根据权利要求1或4所述的存储单元阵列，其特征在于，所述电介质层其组成材料具有比所述强电介质层小的介电常数。
6.根据权利要求1所述的存储单元阵列，其特征在于，所述表面修饰层被配置在不形成所述强电介质电容器的区域上，该表面修饰层表面对于构成所述强电介质电容器的材料具有比所述基体表面低的亲和性。
7.根据权利要求1的存储单元阵列，其特征在于，所述表面修饰层被配置在形成所述强电介质电容器的区域上，该表面修饰层表面对于构成所述强电介质电容器的材料具有比所述基体表面高的亲和性。
8.一种存储单元阵列，在基体上以矩阵状排列包括强电介质电容器的存储单元，其特征在于，
所述强电介质电容器包括：第1信号电极，在与该第1信号电极交叉的方向上排列的第2信号电极，以及只配置在所述第1信号电极与所述第2信号电极的交叉区域中且成块状的强电介质层；
在所述基体上形成具有与该基体表面不同的表面特性的表面修饰层；
为了覆盖所述基体的露出面，还在至少由所述第1信号电极及所述强电介质层组成的叠层体相互之间设置有电介质层。
9.根据权利要求8所述的存储单元阵列，其特征在于，所述电介质层由具有比所述强电介质层小的介电常数的材料构成。
10.根据权利要求8所述的存储单元阵列，其特征在于，所述表面修饰层被配置在不形成所述强电介质电容器的区域中，该表面修饰层表面对于构成所述强电介质电容器的材料具有比所述基体表面低的亲和性。
11.根据权利要求8所述的存储单元阵列，其特征在于，所述表面修饰层配置在形成所述强电介质电容器的区域中，该表面修饰层表面对于构成所述强电介质电容器的材料具有比所述基体表面高的亲和性。
12.一种存储单元阵列的制造方法，在基体上以矩阵状排列包括强电介质电容器的存储单元，其特征在于，包括：
在所述基体上形成具有用于成为第1信号电极的材料被优先堆积的表面特性的第1区域，和具有与所述第1区域比较难于堆积用于成为第1信号电极的材料的表面特性的第2区域的工序；
在所述第1区域上分配用于成为所述第1信号电极的材料，在所述第1区域上有选择地形成所述第1信号电极的工序；
在所述第1信号电极上，沿着该第1信号电极有选择地形成直线状的强电介质层的工序；
为了覆盖所述基体的露出面，在由所述第1信号电极及所述强电介质层组成的叠层体的相互之间形成电介质层的工序；以及
在与所述第1信号电极交叉的方向上形成第2信号电极的工序。
13.根据权利要求12所述的存储单元阵列的制造方法，其特征在于，在所述第1区域中使所述基体的表面露出，
在所述第2区域中形成表面修饰层，该表面修饰层具有对于所述第1信号电极及所述强电介质层的材料的亲和性比所述基体的第1区域中的露出面低的表面特性。
14.根据权利要求12所述的存储单元阵列的制造方法，其特征在于，在所述第2区域中使所述基体的表面露出，
在所述第1区域中形成表面修饰层，该表面修饰层具有对于所述第1信号电极及所述强电介质层的材料的亲和性比所述基体的第2区域中的露出面高的表面特性。
15.根据权利要求12所述的存储单元阵列的制造方法，其特征在于，所述电介质层由具有比所述强电介质层小的介电常数的材料组成。
16.根据权利要求12所述的存储单元阵列的制造方法，其特征在于，对所述强电介质层进一步进行构图，仅在所述第1信号电极与所述第2信号电极的交叉区域中以块状形成所述强电介质层的工序。
17.根据权利要求16所述的存储单元阵列的制造方法，其特征在于，通过使用了同一掩模的蚀刻对所述强电介质层及所述第2信号电极进行构图。
18.根据权利要求16所述的存储单元阵列的制造方法，其特征在于，还在由所述强电介质层及所述第2信号电极构成的叠层体的相互之间设置电介质层。
19.根据权利18所述的存储单元阵列的制造方法，其特征在于，
所述电介质层由具有比所述强电介质层小的介电常数的材料构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP251436/00 | 2000-08-22 | ||
| JP2000251436A JP3901432B2 (ja) | 2000-08-22 | 2000-08-22 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1388990A CN1388990A (zh) | 2003-01-01 |
| CN1246905C true CN1246905C (zh) | 2006-03-22 |
Family
ID=18740844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01802501.3A Expired - Fee Related CN1246905C (zh) | 2000-08-22 | 2001-08-21 | 存储单元阵列及其制造方法以及强电介质存储装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6617627B2 (zh) |
| EP (1) | EP1263049A4 (zh) |
| JP (1) | JP3901432B2 (zh) |
| CN (1) | CN1246905C (zh) |
| WO (1) | WO2002017403A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3901432B2 (ja) * | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
| US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
| US20070166838A1 (en) * | 2003-12-22 | 2007-07-19 | Koninklijke Philips Electronics N.V. | Method for patterning a ferroelectric polymer layer |
| US20050156217A1 (en) * | 2004-01-13 | 2005-07-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and method for fabricating the same |
| JP2005285190A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | メモリ |
| JP2005327919A (ja) * | 2004-05-14 | 2005-11-24 | Seiko Epson Corp | デバイスの製造方法及びデバイス、電気光学素子、プリンタ |
| US7253502B2 (en) | 2004-07-28 | 2007-08-07 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same |
| DE102005017071B4 (de) | 2004-12-29 | 2011-09-15 | Hynix Semiconductor Inc. | Schwebe-Gate-Speichereinrichtung |
| NO322202B1 (no) * | 2004-12-30 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate i fremstillingen av en elektronisk innretning |
| NO324539B1 (no) * | 2005-06-14 | 2007-11-19 | Thin Film Electronics Asa | Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning |
| GB2436893A (en) * | 2006-03-31 | 2007-10-10 | Seiko Epson Corp | Inkjet printing of cross point passive matrix devices |
| GB0809840D0 (en) * | 2008-05-30 | 2008-07-09 | Univ Catholique Louvain | Ferroelectric organic memories with ultra-low voltage operation |
| US8357582B2 (en) | 2010-11-01 | 2013-01-22 | Micron Technology, Inc. | Methods of forming electrical components and memory cells |
| TWI463641B (zh) * | 2012-02-24 | 2014-12-01 | Nat Applied Res Laboratories | Ultra - high density resistive memory structure and its manufacturing method |
| DE102020108366A1 (de) | 2020-03-26 | 2021-09-30 | Bayerische Motoren Werke Aktiengesellschaft | Informationsspeicher und Verfahren zum Programmieren und Auslesen von Informationen |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788265B2 (ja) | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ及びその駆動方法，製造方法 |
| US5530667A (en) * | 1991-03-01 | 1996-06-25 | Olympus Optical Co., Ltd. | Ferroelectric memory device |
| JP3480110B2 (ja) | 1995-03-15 | 2003-12-15 | ソニー株式会社 | 半導体メモリ及びその作製方法 |
| JP3176840B2 (ja) * | 1996-03-15 | 2001-06-18 | 富士通株式会社 | 半導体装置の製造方法 |
| US5874364A (en) * | 1995-03-27 | 1999-02-23 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
| US6518168B1 (en) * | 1995-08-18 | 2003-02-11 | President And Fellows Of Harvard College | Self-assembled monolayer directed patterning of surfaces |
| JPH0991970A (ja) | 1995-09-26 | 1997-04-04 | Olympus Optical Co Ltd | 非破壊型強誘電体メモリ及びその駆動方法 |
| JPH09102587A (ja) | 1995-10-05 | 1997-04-15 | Olympus Optical Co Ltd | 強誘電体薄膜素子 |
| TW322635B (zh) * | 1996-04-19 | 1997-12-11 | Matsushita Electron Co Ltd | |
| KR100370416B1 (ko) | 1996-10-31 | 2003-04-08 | 삼성전기주식회사 | 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치 |
| KR100413805B1 (ko) * | 1996-10-31 | 2004-06-26 | 삼성전자주식회사 | 누설전류를이용한매트릭스형다진법강유전체랜덤액세서메모리 |
| NO309500B1 (no) | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| US6316801B1 (en) * | 1998-03-04 | 2001-11-13 | Nec Corporation | Semiconductor device having capacitive element structure and multilevel interconnection structure and method of fabricating the same |
| US5963466A (en) * | 1998-04-13 | 1999-10-05 | Radiant Technologies, Inc. | Ferroelectric memory having a common plate electrode |
| US6239028B1 (en) * | 1998-09-03 | 2001-05-29 | Micron Technology, Inc. | Methods for forming iridium-containing films on substrates |
| US6174735B1 (en) * | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
| CN100431137C (zh) | 1999-06-04 | 2008-11-05 | 精工爱普生株式会社 | 强电介质存储元件及其制造方法 |
| JP3901432B2 (ja) * | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
-
2000
- 2000-08-22 JP JP2000251436A patent/JP3901432B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-20 US US09/931,915 patent/US6617627B2/en not_active Expired - Lifetime
- 2001-08-21 WO PCT/JP2001/007143 patent/WO2002017403A1/ja active Application Filing
- 2001-08-21 CN CN01802501.3A patent/CN1246905C/zh not_active Expired - Fee Related
- 2001-08-21 EP EP01958382A patent/EP1263049A4/en not_active Withdrawn
-
2003
- 2003-07-15 US US10/618,688 patent/US6913937B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064187A (ja) | 2002-02-28 |
| JP3901432B2 (ja) | 2007-04-04 |
| US20040014247A1 (en) | 2004-01-22 |
| CN1388990A (zh) | 2003-01-01 |
| EP1263049A1 (en) | 2002-12-04 |
| US20020031005A1 (en) | 2002-03-14 |
| WO2002017403A1 (fr) | 2002-02-28 |
| EP1263049A4 (en) | 2005-08-31 |
| US6913937B2 (en) | 2005-07-05 |
| US6617627B2 (en) | 2003-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1216425C (zh) | 强电介质存储装置及其制造方法以及混载装置 | |
| CN1246905C (zh) | 存储单元阵列及其制造方法以及强电介质存储装置 | |
| CN1149678C (zh) | 强电介质存储元件及其制造方法 | |
| CN1929038A (zh) | 复合氧化物层压体、复合氧化物层压体的制造方法、装置 | |
| CN1238193C (zh) | 电子器件用基板、电子器件和包含该电子器件的设备 | |
| CN1807346A (zh) | 前驱体组合物及其制造方法、喷墨涂布用墨液 | |
| CN1296210C (zh) | 压电元件和液体排放记录头的结构、及其制造方法 | |
| CN1426602A (zh) | 强电介质存储装置 | |
| CN1445784A (zh) | 强感应体存储器及其动作方法和存储器装置 | |
| CN1471181A (zh) | 压电元件、喷墨头、角速度传感器及其制法、喷墨式记录装置 | |
| CN1618123A (zh) | 用于集成电路应用的镧系分层超晶格材料 | |
| CN101047190A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1211825A (zh) | 半导体集成电路及其制造方法 | |
| CN1525553A (zh) | 半导体装置的制造方法 | |
| CN1384545A (zh) | 半导体存储装置及其制造方法 | |
| CN1925187A (zh) | 半导体器件的制造方法 | |
| CN1596475A (zh) | 非易失性存储器 | |
| CN1194722A (zh) | 半导体器件 | |
| CN1179232A (zh) | 具有混合层状超点阵材料的集成电路及用于制备该电路的前体溶液 | |
| CN1165380A (zh) | 铁电元件及其制备方法 | |
| CN1873998A (zh) | 半导体器件及其制造方法 | |
| CN1383027A (zh) | 图像显示装置及其制造方法 | |
| CN1941288A (zh) | 半导体器件、半导体器件的制造方法、液晶显示器件、rfid标签、发光器件以及电子器具 | |
| CN1806322A (zh) | 半导体装置及其制造方法以及电子设备 | |
| CN1917083A (zh) | 半导体存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060322 Termination date: 20180821 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |