JP3176840B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3176840B2 JP3176840B2 JP05949796A JP5949796A JP3176840B2 JP 3176840 B2 JP3176840 B2 JP 3176840B2 JP 05949796 A JP05949796 A JP 05949796A JP 5949796 A JP5949796 A JP 5949796A JP 3176840 B2 JP3176840 B2 JP 3176840B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- iridium
- oxide film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229910052741 iridium Inorganic materials 0.000 claims description 141
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 141
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 106
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 70
- 238000000151 deposition Methods 0.000 claims description 45
- 230000008021 deposition Effects 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 239000002994 raw material Substances 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 239000010408 film Substances 0.000 description 346
- 239000010409 thin film Substances 0.000 description 40
- 239000010410 layer Substances 0.000 description 39
- 239000007789 gas Substances 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 13
- 239000010936 titanium Substances 0.000 description 11
- 238000000992 sputter etching Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 229910002367 SrTiO Inorganic materials 0.000 description 4
- 238000000859 sublimation Methods 0.000 description 4
- 230000008022 sublimation Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- VJYKDKNSMDVNJU-UHFFFAOYSA-N iridium;2,2,6,6-tetramethylheptane-3,5-dione Chemical compound [Ir].CC(C)(C)C(=O)CC(=O)C(C)(C)C VJYKDKNSMDVNJU-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
り、特にイリジウム薄膜、酸化イリジウム薄膜を形成す
る薄膜形成方法、半導体装置及びその製造方法に関す
る。
a,Sr)TiO3等の高誘電性材料の電極として用い
られている。従来より、半導体装置の製造工程において
イリジウム膜や酸化イリジウム膜を成膜するには、熱C
VD(化学気相成長:Chemical Vapor Deposition)
法、プラズマCVD法、スパッタリング法等の種々の方
法が用いられていた。
ウム膜を堆積する方法においては、イリジウム原料とし
て、イリジウムジピバロイルメタン(Iridium dipivalo
ylmethane:以下、Ir(DPM)3と表す)が用いられ
ていた。Ir(DPM)3は室温において粉末状の固体
であるため、CVD法に用いるには気体にする必要があ
る。そこで、Ir(DPM)3は、以下の手順により昇
華されていた。
用の原料容器に充填して恒温槽内に載置する。次いで、
恒温槽内をIr(DPM)3の昇華温度まで昇温し、I
r(DPM)3を昇華する。続いて、Ir(DPM)3を
不活性ガスによりバブリングし、昇華したIr(DP
M)3を不活性ガスとともに成膜室内に導入する。こう
して、成膜室内に導入した原料を約300〜500℃に
加熱保持された基板上で分解・反応させ、基板上にイリ
ジウム膜が堆積されていた。
M)3の導入と同時に酸素ガスを成膜室内に導入するこ
とにより堆積されていた。このように堆積したイリジウ
ム膜や酸化イリジウム膜は、その用途に応じたパターン
に加工する必要があるが、イリジウム膜や酸化イリジウ
ム膜は蒸気圧の高い反応物を生成しないため、RIE
(反応性イオンエッチング:Reactive Ion Etching)法
のような反応を利用するパターニング方法を用いること
が困難であった。
をパターニングする際には、イオンの衝撃により物理的
にターゲットを加工する、いわゆるイオンミリング法が
用いられていた。
来のイオンミリング法によるイリジウム膜や酸化イリジ
ウム膜のパターニングでは微細なパターンを加工するこ
とが困難なため、DRAM等、微細加工を必要とするデ
バイスプロセスへの適用が困難であった。また、かかる
観点からイリジウム膜や酸化イリジウム膜の選択成長は
望ましい技術であるが、従来の成膜条件においては選択
成長の可能性については全く見い出されていなかった。
リジウム膜を選択成長する薄膜形成方法を提供すること
にある。また、本発明の他の目的は、イリジウム膜及び
酸化イリジウム膜を選択的に成長することにより、イリ
ジウム膜及び酸化イリジウム膜の微細パターンを有する
半導体装置及びその製造方法を提供することにある。
に第1の物質が露出し、第2の領域に第2の物質が露出
した被堆積基板上の前記第1の領域に、Ir(DPM)
3 を原料に用いた化学気相成長法により、選択的にイリ
ジウム膜又は酸化イリジウム膜を堆積することを特徴と
する半導体装置の製造方法によって達成される。このよ
うに選択的にイリジウム膜又は酸化イリジウム膜を形成
するので、イオンミリング法によりイリジウム膜又は酸
化イリジウム膜をパターニングする必要がなく、微細な
パターンを有するイリジウム膜や酸化イリジウム膜を容
易に形成することができる。
て、前記第1の物質はTi又はTiNであり、前記第2
の物質はシリコン酸化物であることが望ましい。このよ
うに被堆積基板を構成すれば、Ti又はTiN上にのみ
イリジウム膜又は酸化イリジウム膜を堆積することがで
きる。また、上記の半導体装置の製造方法において、前
記イリジウム膜を堆積する際には、前記イリジウム膜を
堆積する基板を、400℃より高く、550℃より低い
温度に設定し、前記イリジウム膜を成膜する成膜室を、
0.1Torrより高く、20Torrより低い圧力に
設定することが望ましい。このように薄膜形成条件を設
定すれば、イリジウム膜を選択的に成長することができ
る。
て、前記酸化イリジウム膜を堆積する際には、前記酸化
イリジウム膜を堆積する基板を、400℃より高く、6
00℃より低い温度に設定し、前記酸化イリジウム膜を
成膜する成膜室を、0.1Torrより高く、30To
rrより低い圧力に設定することが望ましい。このよう
に薄膜形成条件を設定すれば、酸化イリジウム膜を選択
的に成長することができる。
又はTiN膜よりなるバリア層を形成するバリア層形成
工程と、Ir(DPM) 3 を原料に用いた化学気相成長
法により、前記バリア層上に選択的にイリジウム膜又は
酸化イリジウム膜を堆積して下部電極を形成する工程
と、前記下部電極上に誘電体膜を形成する工程と、前記
誘電体膜上に上部電極を形成する工程とを有することを
特徴とする半導体装置の製造方法によっても達成され
る。このように半導体装置を製造することにより、下部
電極のパターニングが不要となり、製造工程を簡略にす
ることができる。また、微細なパターン形成をも可能と
なる。
域に、Ir(DPM) 3 を原料に用いた化学気相成長法
により、第1のイリジウム膜又は第1の酸化イリジウム
膜を選択的に形成する工程と、選択的に形成された前記
第1のイリジウム膜又は前記第1の酸化イリジウム膜を
有する前記被堆積基板上の全面に、第2のイリジウム膜
又は第2の酸化イリジウム膜を堆積する工程とを有する
ことを特徴とする半導体装置の製造方法によっても達成
される。。
れたシリコン酸化膜を有する被堆積基板の前記スルーホ
ール内に、Ir(DPM) 3 を原料に用いた化学気相成
長法により選択的にイリジウム膜又は酸化イリジウム膜
を埋め込み、前記イリジウム膜又は前記酸化イリジウム
膜よりなるプラグを形成する工程と、前記プラグ上及び
前記シリコン酸化膜上に、非選択的にイリジウム膜又は
酸化イリジウム膜を形成し、前記プラグに接続された前
記イリジウム膜又は前記酸化イリジウム膜よりなる電極
を形成する工程とを有することを特徴とする半導体装置
の製造方法によっても達成される。このように半導体装
置を製造すれば、スルーホールの埋め込みと電極の形成
を、単にイリジウム膜又は酸化イリジウム膜の堆積条件
を変化するだけで連続して行うことができる。これによ
り、半導体装置の製造工程を簡略にすることができる。
膜形成方法について図1乃至図4を用いて説明する。図
1は本実施形態による薄膜形成方法に用いたCVD装置
の概略図、図2はイリジウム膜をシリコン酸化膜上に形
成した場合の堆積速度の成膜条件依存性を示すグラフ、
図3はイリジウム膜をTiN膜上に形成した場合の堆積
速度の成膜条件依存性を示すグラフ、図4は酸化イリジ
ウム膜をシリコン酸化膜上に形成した場合の堆積速度の
成膜条件依存性を示すグラフである。
ジウム膜の成長条件について鋭意検討を行った結果、所
定の条件下においてCVD法による選択成長が可能であ
ることを新たに見いだした。本発明は、本願発明者が見
いだした上記の現象に基づくものである。以下に、その
内容について詳述する。
用いたCVD装置を図1を用いて説明する。薄膜の成長
を行う成膜室10には、真空ポンプ12が接続されてお
り、成膜室10内部を減圧できるようになっている。成
膜室10内部には、成膜を行う基板14を載置するため
のサセプタ16が設けられている。サセプタ16上に
は、成膜の際に基板14を加熱するランプヒータ17が
設けられている。
はO2(酸素)ガスを導入するガス供給配管18と、有
機金属原料を含むガスを導入するガス供給配管20が接
続されている。また、このようにして成膜室10内に導
入されたガスが成膜室10内に均一に供給されるよう
に、成膜室10内にはシャワーヘッド22が形成されて
いる。
加熱昇華させてキャリアガスとともに成膜室10に導入
するガス制御装置24に接続されている。ガス制御装置
24には、一般式、
た原料容器26が設けられている。Ir(DPM)3は
室温においてオレンジ色の粉末であり、成膜にあたって
はこれを昇華して用いる。このため、原料容器26は、
原料容器26を150〜200℃程度の温度に加熱する
ための恒温槽28の内部に載置されている。
るArガスを導入するガス供給配管30が接続されてお
り、ガス供給配管30からArガスを原料容器26に導
入することにより、Arガスとともに昇華されたIr
(DPM)3を成膜室10に導入できるようになってい
る。また、成膜室10、ガス供給配管18、20、成膜
室10と原料容器26間の配管には、配管内でのガスの
凝縮を抑えるためにヒータ32が設けられており、成膜
にあたっては、Ir(DPM)3の昇華温度より例えば
5℃程度高い150〜210℃で保温される。
又は酸化イリジウム膜を形成する際には、例えば、以下
の手順により成膜を行う。まず、成膜室10内を真空ポ
ンプ12により減圧した後、イリジウム膜を堆積する基
板14をサセプタ16のヒータにより加熱する。次い
で、キャリアガスであるArガスを所定の流量だけ流
し、昇華されたIr(DPM)3とともに成膜室10に
導入する。これと同時にガス供給配管18よりH2ガス
を導入することにより、Ir(DPM)3とH2ガスとを
基板14上で反応させ、基板14上にイリジウム薄膜を
堆積する。
る際には、H2ガスの代わりにO2ガスを成膜室10内に
導入し、Ir(DPM)3とO2ガスとを基板14上で反
応させればよい。次に、上記のCVD装置を用い、選択
的にイリジウム膜及び酸化イリジウム膜を堆積する薄膜
形成方法について説明する。
のシリコン酸化膜が形成された下地基板上にイリジウム
膜を堆積した場合の、堆積速度の基板温度依存性(図2
(a))、及び堆積速度の成膜室圧力依存性(図2
(b))を示したものである。図示するように、イリジ
ウム膜の堆積速度は、基板温度及び成膜室の圧力に依存
するが、この図において特に注目すべき点は、特定の基
板温度において特定の成膜室圧力に設定すると、堆積速
度がほぼ零となる条件があることである。
成膜室の圧力を1Torrした場合、基板温度を500
℃に設定し、成膜室の圧力を10Torrとした場合に
おいて、堆積速度がほぼ零になっている。従って、この
成膜条件においては、イリジウム膜がシリコン酸化膜上
には堆積されない。図2の結果を表1にまとめる。
示し、×印はイリジウム薄膜が堆積された条件を示して
いる。表1から推測されるように、イリジウム膜が堆積
されない条件は、基板温度と成膜室の圧力との関係にお
いて成立し、その範囲内においては、基板温度が高いほ
どに成膜室の圧力を高くする必要がある。
又は550℃より高い場合には、イリジウム薄膜が堆積
されない条件は見いだされなかった。同様に、成膜室の
圧力が0.1Torrより低い場合、又は20Torr
より高い場合には、イリジウム薄膜が堆積されない条件
は見いだされなかった。同様の測定を、下地がTiN
(窒化チタン)膜の場合について行った結果を図3に示
す。図3(a)は成膜室の圧力を10Torr一定とし
て基板温度依存性を測定した結果を、図3(b)は基板
温度を500℃一定として成膜室の圧力依存性を測定し
た結果を示している。
は基板温度及び成膜室の圧力に依存するが、下地がシリ
コン酸化膜である場合にはイリジウム膜が堆積されなか
った条件、すなわち、基板温度が500℃で成膜室の圧
力が10Torrの場合においてもイリジウム膜が堆積
されていることが判る。従って、シリコン酸化膜が露出
した領域と、TiN膜が露出した領域とを有する基板上
に所定の条件でイリジウム膜を堆積すれば、TiN膜上
にのみ選択的にイリジウム膜を堆積することができる。
定を行った結果を示す。図4は、シリコン基板上に20
0nmのシリコン酸化膜が形成された下地基板上に酸化
イリジウム膜を堆積した場合の、堆積速度の基板温度依
存性(図4(a))及び成膜室圧力依存性(図4
(b))を示したものである。図示するように、酸化イ
リジウム薄膜の場合にもイリジウム膜の場合と同様に、
特定の基板温度において特定の成膜室圧力に設定すると
堆積速度がほぼ零となる条件があることが判る。
成膜室の圧力を1Torrした場合、基板温度を500
℃に設定し、成膜室の圧力を10Torrとした場合、
基板温度を550℃に設定し、成膜室の圧力を20To
rrとした場合とにおいて、堆積速度がほぼ零になって
いる。従って、この成膜条件においては、酸化イリジウ
ム膜はシリコン酸化膜上に堆積されない。
件を示し、×印は酸化イリジウム薄膜が堆積された条件
を示している。イリジウム膜の場合と同様に、酸化イリ
ジウム膜が堆積されない条件は、基板温度と成膜室の圧
力との関係において成立し、その範囲においては、基板
温度が高いほどに成膜室の圧力を高くする必要がある。
又は600℃より高い場合には、イリジウム薄膜が堆積
されない条件は見いだされなかった。同様に、成膜室の
圧力が0.1Torrより低い場合、又は30Torr
より高い場合には、酸化イリジウム薄膜が堆積されない
条件は見いだされなかった。酸化イリジウム膜をTiN
膜上に堆積した場合には、イリジウム膜の場合と同様
に、酸化イリジウム膜が成膜されない条件については見
いだせなかった。
と、TiN膜が露出した領域とを有する基板上に所定の
条件で酸化イリジウム膜を堆積すれば、TiN膜上にの
み選択的に酸化イリジウム膜を堆積することができる。
このようにイリジウム膜や酸化イリジウム膜が選択的に
成長できるメカニズムについては明確ではないが、シリ
コン酸化膜上にイリジウム膜や酸化イリジウム膜が堆積
されなかった条件では、イリジウム原料であるIr(D
PM)3がシリコン酸化膜表面には吸着するが、分解せ
ずに蒸発してしまうため、基板上には膜が堆積されなか
ったものと考えられる。
酸化イリジウム膜が堆積された条件では、吸着したIr
(DPM)3が基板上で分解するに十分な基板温度であ
ったり、基板温度が低いために蒸発されなかったため、
基板上にイリジウム膜・酸化イリジウム膜が堆積された
と考えられる。また、選択成長することができる条件の
幅が、イリジウム膜を堆積する場合よりも酸化イリジウ
ム膜を堆積する場合の方が広いのは、成膜時に導入する
O2ガスがIr(DPM)3の蒸発を促進するためと考え
られる。
(DPM)3を原料ガスに用いたCVD法によりイリジ
ウム膜や酸化イリジウム膜を堆積する場合において、膜
を堆積する基板の温度と成膜室の圧力との関係を所定の
条件に設定することにより、選択的にイリジウム膜、酸
化イリジウム膜を堆積することができる。なお、上記実
施形態では、イリジウム膜又は酸化イリジウム膜が選択
成長する条件において、イリジウム膜又は酸化イリジウ
ム膜の成膜が可能な下地材料としてTiN膜を用いた例
を示したが、シリコン酸化膜上おいてイリジウム膜及び
酸化イリジウム膜が堆積されないだけであるので、他の
材料を用いても選択成長を実現することができる。例え
ば、下地材料としてTi膜を用いてもよいし、酸化イリ
ジウム膜又はイリジウム膜を用いてもよい。
導入することにより配向性に優れたイリジウム膜を形成
することができる。これは、同一出願人による特願平7
−67816号明細書に示したように、H2ガスの導入
により膜中に含まれる炭素濃度を減少できるからであ
る。このような効果を得るためには、成膜室に導入する
H2ガスの濃度を、全ガス濃度の30%以下にすること
が望ましい。
は、成膜室内に導入するO2ガスの濃度を、全ガス濃度
のほぼ50%に設定することが望ましい。次に本発明の
第2実施形態による半導体装置及びその製造方法につい
て図5乃至図10を用いて説明する。図5は本実施形態
による半導体装置の構造を示す図、図6及び図7は本実
施形態による半導体装置の製造方法を示す工程断面図、
図8乃至図10は本実施形態の変形例による半導体装置
の構造を示す図である。
製造方法により選択的に形成した酸化イリジウム薄膜を
半導体装置に応用する例として、イリジウム薄膜をキャ
パシタの下部電極に有するDRAMの構造及び製造方法
について示す。始めに、本実施形態による半導体装置の
構造を図5を用いて説明する。素子分離膜42により画
定されたシリコン基板40上の素子領域には、ソース拡
散層44と、ドレイン拡散層46と、ゲート電極48と
により構成された転送トランジスタTrが形成されてい
る。ドレイン拡散層46上には、ビット線を構成する配
線層50が形成されている。転送トランジスタTrが形
成されたシリコン基板40上には、ソース拡散層44上
にスルーホール52が形成された層間絶縁膜54が形成
されている。
の積層構造よりなるバリア層56を介して、イリジウム
膜よりなる下部電極58と、SrTiO3よりなるキャ
パシタ誘電体膜60と、Pt(プラチナ)よりなる上部
電極62とを有するキャパシタCが形成されている。下
部電極58は、バリア層56と、スルーホール52に埋
め込まれた導電性のプラグ64とを介してソース拡散層
44に接続されている。また、キャパシタ上には層間絶
縁膜66が形成されており、その上部には配線層68が
形成されている。
パシタよりなるDRAMが構成されている。次に、本実
施形態による半導体装置の製造方法について図6乃至図
10を用いて説明する。まず、素子分離膜42により素
子領域が画定されたシリコン基板40上に、通常のMO
Sトランジスタの製造工程により、ソース拡散層44
と、ドレイン拡散層46と、ゲート電極48とを有する
転送トランジスタTrを形成する(図6(a))。
を形成した後、ドレイン拡散層46に接続された配線層
50を形成する。配線層50はゲート電極48と直交す
る方向に延在し、ビットライン(図示せず)を構成す
る。続いて、熱CVD法により、層間絶縁膜54となる
シリコン酸化膜を成膜し、ソース拡散層44上に開口さ
れたスルーホール52を形成する(図6(b))。
てエッチバックし、スルーホール52内に埋め込まれた
プラグ64を形成する。次いで、バリア層56となるT
i膜とTiN膜をスパッタ法により連続して成膜し、通
常のリソグラフィー工程及びエッチング工程によりパタ
ーニングする。こうしてバリア層56が形成される(図
6(c))。
を用い、イリジウム膜を選択成長する。このとき、シリ
コン基板40表面には、シリコン酸化膜よりなる層間絶
縁膜54と、TiN膜よりなるバリア層56が露出され
ている。従って、イリジウム膜は、層間絶縁膜54上に
は堆積されず、バリア層56上にのみ堆積される。こう
して、イリジウム膜よりなる下部電極58を形成する
(図7(a))。
膜の選択成長により形成すれば、イオンミリング法によ
りイリジウム膜をパターニングする必要がないので、下
部電極58の微細加工が可能となる。この後、スパッタ
法によりSrTiO3膜を堆積してイオンミリング法に
よりパターニングし、SrTiO3膜よりなるキャパシ
タ誘電体膜60を形成する。
てイオンミリング法によりパターニングし、Pt膜より
なる上部電極62を形成する。こうして、下部電極58
と、キャパシタ誘電体膜60と、上部電極62よりなる
キャパシタCが形成される。続いて、熱CVD法により
シリコン酸化膜を堆積して層間絶縁膜66を形成する。
62に接続された配線層68を形成する。こうして、1
トランジスタ、1キャパシタよりなるDRAMを形成す
ることができる(図7(b))。このように、本実施形
態による半導体装置の製造方法では、下部電極58とな
るイリジウム膜を選択成長により堆積するので、イオン
ミリングにより加工する必要がない。これにより、デバ
イスサイズを犠牲にすることなく、微細なパターンを有
する下部電極58を形成することができる。
択成長により形成するので、バリア層56を覆うように
形成される。これにより、キャパシタ誘電体膜60を堆
積する際に、バリア層56が酸化されることを防止する
ことができる。これにより、バリア層56の高抵抗化を
防止することができる。なお、上記実施形態では、下部
電極としてイリジウム膜を用いたが、選択成長により形
成した酸化イリジウム膜を用いてもよい。
0と、酸化イリジウム膜72とを連続して選択成長する
ことによって下部電極58を形成してもよい。また、図
9に示すように、酸化イリジウム膜72とイリジウム膜
74とを連続して選択成長することによって下部電極5
8を形成してもよい。さらにまた、図10に示すよう
に、イリジウム膜70と、酸化イリジウム膜72と、イ
リジウム膜74とを連続して選択成長することによって
下部電極58を形成してもよい。
装置及びその製造方法について図11至図17を用いて
説明する。図11は本実施形態による半導体装置の構造
を示す図、図12及び図13は本実施形態による半導体
装置の製造方法を示す工程断面図、図14乃至図17は
本実施形態の変形例による半導体装置の構造を示す概略
断面図である。
ジウム膜の成長過程において、第1実施形態による選択
成長技術と、選択成長によらない成膜技術とを組み合わ
せて半導体装置を製造していることに特徴がある。すな
わち、本実施形態による半導体装置では、図5に示す第
2実施形態による半導体装置において、スルーホール5
2内に選択成長したイリジウム膜によりプラグ64を形
成し、選択成長を行わずに成長したイリジウム膜により
下部電極58を形成している(図11)。
方法を図12乃至図17を用いて説明する。まず、図6
(a)、(b)に示す第2実施形態による半導体装置の
製造方法と同様にして、転送トランジスタTrを形成
し、続いて配線層50を形成する。次いで、Ti膜とT
iN膜をスパッタ法により連続して成膜し、通常のリソ
グラフィー工程及びエッチング工程によりパターニング
する。こうして、ソース拡散層44上にバリア層56を
形成する。
4となるシリコン酸化膜を成膜し、ソース拡散層44上
に開口されたスルーホール52を形成する。スルーホー
ル52底部には、バリア層56が露出することになる
(図12(a))。なお、層間絶縁膜54の形成後にバ
リア層56を形成してもよい。例えば、スルーホール5
2を開口した後、全面にTi膜とTiN膜とをスパッタ
法により堆積し、層間絶縁膜54上のTi膜及びTiN
膜のみを除去することにより、スルーホール52内壁及
び底部にバリア層56を残存させることができる(図1
4)。層間絶縁膜54上のTi膜及びTiN膜は、例え
ば、CMP(化学的機械的研磨:Chemical Mechanical
Polishing)法により容易に除去することができる。
を用い、イリジウム膜を選択成長する。このとき、イリ
ジウム膜が成長しうるTiN膜は、スルーホール52の
底部のみに露出しているので、イリジウム膜の成長はス
ルーホール52内部においてのみ生じる。こうして、ス
ルーホール52内部に埋め込まれたプラグ64を形成す
る(図12(b))。
成長が生じない条件に変え、更にイリジウム膜の成膜を
続ける。これにより、プラグ64に接続されたイリジウ
ム膜65が形成される(図12(c))。なお、下部電
極58のパターンが微細であり、イオンミリング法によ
るパターニングが適切でない場合には、プラグ64が形
成された段階で一度イリジウム膜の成膜を中断し、下部
電極58の形状に加工されたTiN膜67を層間絶縁膜
54上に堆積すればよい。こうすることにより、TiN
膜67上にはイリジウム膜の選択成長が可能となり、微
細なパターンを有する下部電極58をも形成することが
できる(図15)。
グ法により所定の形状に加工し、下部電極58とする。
この後、下部電極58上に、キャパシタ蓄積電極60及
び上部電極62を形成し、キャパシタCを構成する(図
13(a))。次いで、第2実施形態と同様の方法によ
り、1トランジスタ、1キャパシタよりなるDRAMを
形成する(図13(b))。
ホール52をイリジウム膜の選択成長により埋め込み、
下部電極58となるイリジウム膜65を非選択に成長す
るので、スルーホール52に埋め込むプラグ62と、下
部電極58を、単に成膜の条件を変化することのみによ
って連続成長することができる。なお、上記実施形態で
は、プラグ64及び下部電極58をともにイリジウム膜
により形成したが、一方を酸化イリジウム膜により形成
してもよいし、両方を酸化イリジウム膜により形成して
もよい。酸化イリジウム膜を用いる場合にも、第1実施
形態に示したように、選択成長と非選択成長を容易に制
御することができる。
てもよい。例えば、図16に示すように、プラグ64を
イリジウム膜の選択成長により形成し、下部電極58を
非選択的に成長した酸化イリジウム膜72とイリジウム
膜74との積層膜により形成してもよいし、図17に示
すように、プラグ64を酸化イリジウム膜の選択成長に
より形成し、下部電極58を非選択的に成長したイリジ
ウム膜70と酸化イリジウム膜72との積層膜により形
成してもよい。
択成長とを組み合わせた半導体装置の製造方法の一例と
して、DRAMにおけるプラグ64と下部電極58とを
連続して形成する方法について示したが、上記の用途に
限定されるものではない。
域に第1の物質が露出し、第2の領域に第2の物質が露
出した被堆積基板上の第1の領域に、Ir(DPM)3
を原料に用いた化学気相成長法によりイリジウム膜又は
酸化イリジウム膜を選択的に堆積するので、イオンミリ
ング法によりイリジウム膜又は酸化イリジウム膜をパタ
ーニングする必要がなく、微細なパターンを有するイリ
ジウム膜や酸化イリジウム膜を形成することができる。
の物質としてTi又はTiNを用い、第2の物質として
シリコン酸化物を用いれば、Ti又はTiN上にのみイ
リジウム膜又は酸化イリジウム膜を堆積することができ
る。また、上記の薄膜形成方法においてイリジウム膜を
堆積する際には、イリジウム膜を堆積する基板を、40
0℃より高く、550℃より低い温度に設定し、イリジ
ウム膜を成膜する成膜室を、0.1Torrより高く、
20Torrより低い圧力に設定すれば、イリジウム膜
を選択的に成長することができる。
リジウム膜を堆積する際には、酸化イリジウム膜を堆積
する基板を、400℃より高く、600℃より低い温度
に設定し、酸化イリジウム膜を成膜する成膜室を、0.
1Torrより高く、30Torrより低い圧力に設定
すれば、酸化イリジウム膜を選択的に成長することがで
きる。
たイリジウム膜又は酸化イリジウム膜を用いて半導体装
置を構成すれば、イリジウム膜又は酸化イリジウム膜を
有する半導体装置を微細化することができる。また、下
部電極と、誘電体膜と、上部電極とが順次積層して形成
されたキャパシタを有する半導体装置において、上部電
極又は下部電極として、上記の薄膜形成方法により形成
されたイリジウム膜又は酸化イリジウム膜を用いるの
で、イリジウム膜又は酸化イリジウム膜のパターニング
工程が不要となり、微細なパターンを有するキャパシタ
を構成することができる。
に形成されたスルーホール内に選択的に形成されたプラ
グと、プラグが形成された下地基板上に非選択的に形成
された、イリジウム膜又は酸化イリジウム膜よりなる電
極とにより半導体装置を構成するので、スルーホールの
埋め込みと電極の形成工程とを簡略にすることができ
る。
又はTiN膜よりなるバリア層を形成するバリア層形成
工程と、上記の薄膜形成方法により、バリア層上に選択
的にイリジウム膜又は酸化イリジウム膜を堆積して下部
電極を形成する下部電極形成工程と、下部電極上に誘電
体膜を形成する誘電体膜形成工程と、誘電体膜上に上部
電極を形成する上部電極形成工程とにより半導体装置を
製造方法するので、下部電極のパターニングが不要とな
り、製造工程を簡略にすることができる。また、微細な
パターン形成をも可能となる。
イリジウム膜又は第1の酸化イリジウム膜を選択的に形
成する第1の薄膜形成工程と、選択的に形成された第1
のイリジウム膜又は第1の酸化イリジウム膜を有する被
堆積基板上の全面に、第2のイリジウム膜又は第2の酸
化イリジウム膜を堆積する第2の薄膜形成工程とにより
半導体装置を製造することもできる。
たシリコン酸化膜を有する被堆積基板のスルーホール内
に、上記の薄膜形成方法により選択的にイリジウム膜又
は酸化イリジウム膜を埋め込むプラグ形成工程と、プラ
グがスルーホール内に埋め込まれたシリコン酸化膜上
に、非選択的にイリジウム膜又は酸化イリジウム膜を形
成し、プラグに接続された電極を形成する電極形成工程
とにより半導体装置を製造すれば、スルーホールの埋め
込みと電極の形成を、単にイリジウム膜又は酸化イリジ
ウム膜の堆積条件を変化するだけで連続して行うことが
できる。これにより、半導体装置の製造工程を簡略にす
ることができる。
いたCVD装置の概略図である。
合の堆積速度の成膜条件依存性を示すグラフである。
積速度の成膜条件依存性を示すグラフである。
た場合の堆積速度の成膜条件依存性を示すグラフであ
る。
を示す概略断面図である。
方法を示す工程断面図(その1)である。
方法を示す工程断面図(その2)である。
置の構造を示す概略断面図(その1)である。
置の構造を示す概略断面図(その2)である。
装置の構造を示す概略断面図(その3)である。
造を示す概略断面図である。
造方法を示す工程断面図(その1)である。
造方法を示す工程断面図(その2)である。
装置の構造を示す概略断面図(その1)である。
装置の構造を示す概略断面図(その2)である。
装置の構造を示す概略断面図(その3)である。
装置の構造を示す概略断面図(その4)である。
Claims (7)
- 【請求項1】 第1の領域に第1の物質が露出し、第2
の領域に第2の物質が露出した被堆積基板上の前記第1
の領域に、Ir(DPM)3を原料に用いた化学気相成
長法により、選択的にイリジウム膜又は酸化イリジウム
膜を堆積することを特徴とする半導体装置の製造方法。 - 【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記第1の物質はTi又はTiNであり、 前記第2の物質はシリコン酸化物であることを特徴とす
る半導体装置の製造方法。 - 【請求項3】 請求項1又は2記載の半導体装置の製造
方法において、 前記イリジウム膜を堆積する際には、前記イリジウム膜
を堆積する基板を、400℃より高く、550℃より低
い温度に設定し、前記イリジウム膜を成膜する成膜室
を、0.1Torrより高く、20Torrより低い圧
力に設定することを特徴とする半導体装置の製造方法。 - 【請求項4】 請求項1又は2記載の半導体装置の製造
方法において、 前記酸化イリジウム膜を堆積する際には、前記酸化イリ
ジウム膜を堆積する基板を、400℃より高く、600
℃より低い温度に設定し、前記酸化イリジウム膜を成膜
する成膜室を、0.1Torrより高く、30Torr
より低い圧力に設定することを特徴とする半導体装置の
製造方法。 - 【請求項5】 下地基板上の第1の領域に、Ti膜又は
TiN膜よりなるバリア層を形成するバリア層形成工程
と、 Ir(DPM)3を原料に用いた化学気相成長法によ
り、前記バリア層上に選択的にイリジウム膜又は酸化イ
リジウム膜を堆積して下部電極を形成する工程と、 前記下部電極上に誘電体膜を形成する工程と、 前記誘電体膜上に上部電極を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項6】 被堆積基板の所定の領域に、Ir(DP
M)3を原料に用いた化学気相成長法により、第1のイ
リジウム膜又は第1の酸化イリジウム膜を選択的に形成
する工程と、 選択的に形成された前記第1のイリジウム膜又は前記第
1の酸化イリジウム膜を有する前記被堆積基板上の全面
に、第2のイリジウム膜又は第2の酸化イリジウム膜を
堆積する工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項7】 スルーホールが形成されたシリコン酸化
膜を有する被堆積基板の前記スルーホール内に、Ir
(DPM)3を原料に用いた化学気相成長法により選択
的にイリジウム膜又は酸化イリジウム膜を埋め込み、前
記イリジウム膜又は前記酸化イリジウム膜よりなるプラ
グを形成する工程と、 前記プラグ上及び前記シリコン酸化膜上に、非選択的に
イリジウム膜又は酸化イリジウム膜を形成し、前記プラ
グに接続された前記イリジウム膜又は前記酸化イリジウ
ム膜よりなる電極を形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05949796A JP3176840B2 (ja) | 1996-03-15 | 1996-03-15 | 半導体装置の製造方法 |
US08/621,597 US5874364A (en) | 1995-03-27 | 1996-03-26 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
KR1019960008522A KR100235545B1 (ko) | 1995-03-27 | 1996-03-27 | 박막형성방법 |
US09/166,141 US6515843B2 (en) | 1995-03-27 | 1998-10-02 | Semiconductor capacitive device |
KR1019990021702A KR100307463B1 (ko) | 1995-03-27 | 1999-06-11 | 박막형성방법 및 반도체장치의 제조방법 |
US09/434,168 US6271077B1 (en) | 1995-03-27 | 1999-11-04 | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
KR1020000001132A KR100300289B1 (ko) | 1995-03-27 | 2000-01-11 | 박막형성방법 |
KR1020000044140A KR100310558B1 (ko) | 1995-03-27 | 2000-07-31 | 용량소자 및 반도체장치 |
KR1020000083543A KR100304797B1 (ko) | 1995-03-27 | 2000-12-28 | 용량소자 및 그 제조방법과 반도체장치 |
KR1020000083544A KR100334206B1 (ko) | 1995-03-27 | 2000-12-28 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05949796A JP3176840B2 (ja) | 1996-03-15 | 1996-03-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09249972A JPH09249972A (ja) | 1997-09-22 |
JP3176840B2 true JP3176840B2 (ja) | 2001-06-18 |
Family
ID=13114991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05949796A Expired - Lifetime JP3176840B2 (ja) | 1995-03-27 | 1996-03-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3176840B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102475A (ja) * | 2012-11-22 | 2014-06-05 | Protek Co Ltd | 電子機器展示用器具 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6018065A (en) * | 1997-11-10 | 2000-01-25 | Advanced Technology Materials, Inc. | Method of fabricating iridium-based materials and structures on substrates, iridium source reagents therefor |
CN100431137C (zh) | 1999-06-04 | 2008-11-05 | 精工爱普生株式会社 | 强电介质存储元件及其制造方法 |
JP3901432B2 (ja) * | 2000-08-22 | 2007-04-04 | セイコーエプソン株式会社 | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |
KR100470159B1 (ko) * | 2002-10-31 | 2005-02-07 | 주식회사 하이닉스반도체 | 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법 |
JP2006173576A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 酸化イリジウムのナノ構造パターニング |
JP5653625B2 (ja) * | 2009-01-08 | 2015-01-14 | 古河電気工業株式会社 | 半導体発光素子およびその製造方法 |
-
1996
- 1996-03-15 JP JP05949796A patent/JP3176840B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102475A (ja) * | 2012-11-22 | 2014-06-05 | Protek Co Ltd | 電子機器展示用器具 |
Also Published As
Publication number | Publication date |
---|---|
JPH09249972A (ja) | 1997-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100235545B1 (ko) | 박막형성방법 | |
JP5054867B2 (ja) | ハロゲン化タンタル前駆物質からのTaNフイルムのPECVD | |
JP2811004B2 (ja) | 金属薄膜成長方法および装置 | |
KR100658857B1 (ko) | 할로겐화 탄탈 전구 물질로부터의 TaN 막의 열 CVD | |
JP5490829B2 (ja) | 拡散バリアー層及びその製造方法 | |
JP4919535B2 (ja) | ハロゲン化タンタル前駆物質からの熱的CVD TaNフイルムのプラズマ処理 | |
US5733816A (en) | Method for depositing a tungsten layer on silicon | |
JP2636755B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100668892B1 (ko) | 할로겐화 탄탈 전구 물질로부터의 집적된 Ta 및 TaNⅹ 막의 CVD | |
US5672385A (en) | Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas | |
JP3176840B2 (ja) | 半導体装置の製造方法 | |
JP3488007B2 (ja) | 薄膜形成方法、半導体装置及びその製造方法 | |
JP3137004B2 (ja) | 半導体素子のキャパシタ構造の作製方法 | |
JP3672115B2 (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
JP3156886B2 (ja) | 半導体装置の製造方法 | |
JP3676004B2 (ja) | 酸化ルテニウム膜の形成方法および半導体装置の製造方法 | |
JP3130757B2 (ja) | キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法 | |
JP3176069B2 (ja) | 一リン化チタン層の形成方法およびその使用 | |
JP3287042B2 (ja) | 半導体装置の製造方法 | |
KR100668903B1 (ko) | 할로겐화 탄탈 전구 물질로부터의 cvd 질화 탄탈 플러그 형성 | |
JP2004079695A (ja) | Pzt強誘電体薄膜の形成方法、並びにそれにより形成したpzt強誘電体薄膜及びこれを用いた半導体装置 | |
JP2907236B2 (ja) | 半導体装置の製造方法 | |
JP2001158964A (ja) | 半導体装置 | |
KR100353809B1 (ko) | 강유전체 캐패시터의 제조 방법 | |
JPWO2004066388A1 (ja) | 強誘電体キャパシタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |