JP3176840B2

JP3176840B2 - 半導体装置の製造方法

Info

Publication number: JP3176840B2
Application number: JP05949796A
Authority: JP
Inventors: 正明中林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 2001-06-18
Anticipated expiration: 2016-03-15
Also published as: JPH09249972A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜の形成に係
り、特にイリジウム薄膜、酸化イリジウム薄膜を形成す
る薄膜形成方法、半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】イリジウム薄膜は、ＳｒＴｉＯ₃、（Ｂ
ａ，Ｓｒ）ＴｉＯ₃等の高誘電性材料の電極として用い
られている。従来より、半導体装置の製造工程において
イリジウム膜や酸化イリジウム膜を成膜するには、熱Ｃ
ＶＤ（化学気相成長：Chemical Vapor Deposition）
法、プラズマＣＶＤ法、スパッタリング法等の種々の方
法が用いられていた。

【０００３】ＣＶＤ法によりイリジウム膜や酸化イリジ
ウム膜を堆積する方法においては、イリジウム原料とし
て、イリジウムジピバロイルメタン（Iridium dipivalo
ylmethane：以下、Ｉｒ（ＤＰＭ）₃と表す）が用いられ
ていた。Ｉｒ（ＤＰＭ）₃は室温において粉末状の固体
であるため、ＣＶＤ法に用いるには気体にする必要があ
る。そこで、Ｉｒ（ＤＰＭ）₃は、以下の手順により昇
華されていた。

【０００４】まず、粉末のＩｒ（ＤＰＭ）₃を低蒸気圧
用の原料容器に充填して恒温槽内に載置する。次いで、
恒温槽内をＩｒ（ＤＰＭ）₃の昇華温度まで昇温し、Ｉ
ｒ（ＤＰＭ）₃を昇華する。続いて、Ｉｒ（ＤＰＭ）₃を
不活性ガスによりバブリングし、昇華したＩｒ（ＤＰ
Ｍ）₃を不活性ガスとともに成膜室内に導入する。こう
して、成膜室内に導入した原料を約３００〜５００℃に
加熱保持された基板上で分解・反応させ、基板上にイリ
ジウム膜が堆積されていた。

【０００５】また、酸化イリジウム膜は、Ｉｒ（ＤＰ
Ｍ）₃の導入と同時に酸素ガスを成膜室内に導入するこ
とにより堆積されていた。このように堆積したイリジウ
ム膜や酸化イリジウム膜は、その用途に応じたパターン
に加工する必要があるが、イリジウム膜や酸化イリジウ
ム膜は蒸気圧の高い反応物を生成しないため、ＲＩＥ
（反応性イオンエッチング：Reactive Ion Etching）法
のような反応を利用するパターニング方法を用いること
が困難であった。

【０００６】そこで、イリジウム膜や酸化イリジウム膜
をパターニングする際には、イオンの衝撃により物理的
にターゲットを加工する、いわゆるイオンミリング法が
用いられていた。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来のイオンミリング法によるイリジウム膜や酸化イリジ
ウム膜のパターニングでは微細なパターンを加工するこ
とが困難なため、ＤＲＡＭ等、微細加工を必要とするデ
バイスプロセスへの適用が困難であった。また、かかる
観点からイリジウム膜や酸化イリジウム膜の選択成長は
望ましい技術であるが、従来の成膜条件においては選択
成長の可能性については全く見い出されていなかった。

【０００８】本発明の目的は、イリジウム膜及び酸化イ
リジウム膜を選択成長する薄膜形成方法を提供すること
にある。また、本発明の他の目的は、イリジウム膜及び
酸化イリジウム膜を選択的に成長することにより、イリ
ジウム膜及び酸化イリジウム膜の微細パターンを有する
半導体装置及びその製造方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的は、第１の領域
に第１の物質が露出し、第２の領域に第２の物質が露出
した被堆積基板上の前記第１の領域に、Ｉｒ（ＤＰＭ）
₃ を原料に用いた化学気相成長法により、選択的にイリ
ジウム膜又は酸化イリジウム膜を堆積することを特徴と
する半導体装置の製造方法によって達成される。このよ
うに選択的にイリジウム膜又は酸化イリジウム膜を形成
するので、イオンミリング法によりイリジウム膜又は酸
化イリジウム膜をパターニングする必要がなく、微細な
パターンを有するイリジウム膜や酸化イリジウム膜を容
易に形成することができる。

【００１０】また、上記の半導体装置の製造方法におい
て、前記第１の物質はＴｉ又はＴｉＮであり、前記第２
の物質はシリコン酸化物であることが望ましい。このよ
うに被堆積基板を構成すれば、Ｔｉ又はＴｉＮ上にのみ
イリジウム膜又は酸化イリジウム膜を堆積することがで
きる。また、上記の半導体装置の製造方法において、前
記イリジウム膜を堆積する際には、前記イリジウム膜を
堆積する基板を、４００℃より高く、５５０℃より低い
温度に設定し、前記イリジウム膜を成膜する成膜室を、
０．１Ｔｏｒｒより高く、２０Ｔｏｒｒより低い圧力に
設定することが望ましい。このように薄膜形成条件を設
定すれば、イリジウム膜を選択的に成長することができ
る。

【００１１】また、上記の半導体装置の製造方法におい
て、前記酸化イリジウム膜を堆積する際には、前記酸化
イリジウム膜を堆積する基板を、４００℃より高く、６
００℃より低い温度に設定し、前記酸化イリジウム膜を
成膜する成膜室を、０．１Ｔｏｒｒより高く、３０Ｔｏ
ｒｒより低い圧力に設定することが望ましい。このよう
に薄膜形成条件を設定すれば、酸化イリジウム膜を選択
的に成長することができる。

【００１２】

【００１３】

【００１４】また、下地基板上の第１の領域に、Ｔｉ膜
又はＴｉＮ膜よりなるバリア層を形成するバリア層形成
工程と、Ｉｒ（ＤＰＭ） ₃ を原料に用いた化学気相成長
法により、前記バリア層上に選択的にイリジウム膜又は
酸化イリジウム膜を堆積して下部電極を形成する工程
と、前記下部電極上に誘電体膜を形成する工程と、前記
誘電体膜上に上部電極を形成する工程とを有することを
特徴とする半導体装置の製造方法によっても達成され
る。このように半導体装置を製造することにより、下部
電極のパターニングが不要となり、製造工程を簡略にす
ることができる。また、微細なパターン形成をも可能と
なる。

【００１５】また、上記目的は、被堆積基板の所定の領
域に、Ｉｒ（ＤＰＭ） ₃ を原料に用いた化学気相成長法
により、第１のイリジウム膜又は第１の酸化イリジウム
膜を選択的に形成する工程と、選択的に形成された前記
第１のイリジウム膜又は前記第１の酸化イリジウム膜を
有する前記被堆積基板上の全面に、第２のイリジウム膜
又は第２の酸化イリジウム膜を堆積する工程とを有する
ことを特徴とする半導体装置の製造方法によっても達成
される。。

【００１６】また、上記目的は、スルーホールが形成さ
れたシリコン酸化膜を有する被堆積基板の前記スルーホ
ール内に、Ｉｒ（ＤＰＭ） ₃ を原料に用いた化学気相成
長法により選択的にイリジウム膜又は酸化イリジウム膜
を埋め込み、前記イリジウム膜又は前記酸化イリジウム
膜よりなるプラグを形成する工程と、前記プラグ上及び
前記シリコン酸化膜上に、非選択的にイリジウム膜又は
酸化イリジウム膜を形成し、前記プラグに接続された前
記イリジウム膜又は前記酸化イリジウム膜よりなる電極
を形成する工程とを有することを特徴とする半導体装置
の製造方法によっても達成される。このように半導体装
置を製造すれば、スルーホールの埋め込みと電極の形成
を、単にイリジウム膜又は酸化イリジウム膜の堆積条件
を変化するだけで連続して行うことができる。これによ
り、半導体装置の製造工程を簡略にすることができる。

【００１７】

【発明の実施の形態】本発明の第１の実施形態による薄
膜形成方法について図１乃至図４を用いて説明する。図
１は本実施形態による薄膜形成方法に用いたＣＶＤ装置
の概略図、図２はイリジウム膜をシリコン酸化膜上に形
成した場合の堆積速度の成膜条件依存性を示すグラフ、
図３はイリジウム膜をＴｉＮ膜上に形成した場合の堆積
速度の成膜条件依存性を示すグラフ、図４は酸化イリジ
ウム膜をシリコン酸化膜上に形成した場合の堆積速度の
成膜条件依存性を示すグラフである。

【００１８】本願発明者は、イリジウム膜及び酸化イリ
ジウム膜の成長条件について鋭意検討を行った結果、所
定の条件下においてＣＶＤ法による選択成長が可能であ
ることを新たに見いだした。本発明は、本願発明者が見
いだした上記の現象に基づくものである。以下に、その
内容について詳述する。

【００１９】始めに、本実施形態による薄膜形成方法に
用いたＣＶＤ装置を図１を用いて説明する。薄膜の成長
を行う成膜室１０には、真空ポンプ１２が接続されてお
り、成膜室１０内部を減圧できるようになっている。成
膜室１０内部には、成膜を行う基板１４を載置するため
のサセプタ１６が設けられている。サセプタ１６上に
は、成膜の際に基板１４を加熱するランプヒータ１７が
設けられている。

【００２０】成膜室１０には更に、Ｈ₂（水素）ガス又
はＯ₂（酸素）ガスを導入するガス供給配管１８と、有
機金属原料を含むガスを導入するガス供給配管２０が接
続されている。また、このようにして成膜室１０内に導
入されたガスが成膜室１０内に均一に供給されるよう
に、成膜室１０内にはシャワーヘッド２２が形成されて
いる。

【００２１】ガス供給配管２０の他方は、金属化合物を
加熱昇華させてキャリアガスとともに成膜室１０に導入
するガス制御装置２４に接続されている。ガス制御装置
２４には、一般式、

【００２２】

【化１】で示される金属原料であるＩｒ（ＤＰＭ）₃が充填され
た原料容器２６が設けられている。Ｉｒ（ＤＰＭ）₃は
室温においてオレンジ色の粉末であり、成膜にあたって
はこれを昇華して用いる。このため、原料容器２６は、
原料容器２６を１５０〜２００℃程度の温度に加熱する
ための恒温槽２８の内部に載置されている。

【００２３】原料容器２６には更に、キャリアガスであ
るＡｒガスを導入するガス供給配管３０が接続されてお
り、ガス供給配管３０からＡｒガスを原料容器２６に導
入することにより、Ａｒガスとともに昇華されたＩｒ
（ＤＰＭ）₃を成膜室１０に導入できるようになってい
る。また、成膜室１０、ガス供給配管１８、２０、成膜
室１０と原料容器２６間の配管には、配管内でのガスの
凝縮を抑えるためにヒータ３２が設けられており、成膜
にあたっては、Ｉｒ（ＤＰＭ）₃の昇華温度より例えば
５℃程度高い１５０〜２１０℃で保温される。

【００２４】図１に示すＣＶＤ装置によりイリジウム膜
又は酸化イリジウム膜を形成する際には、例えば、以下
の手順により成膜を行う。まず、成膜室１０内を真空ポ
ンプ１２により減圧した後、イリジウム膜を堆積する基
板１４をサセプタ１６のヒータにより加熱する。次い
で、キャリアガスであるＡｒガスを所定の流量だけ流
し、昇華されたＩｒ（ＤＰＭ）₃とともに成膜室１０に
導入する。これと同時にガス供給配管１８よりＨ₂ガス
を導入することにより、Ｉｒ（ＤＰＭ）₃とＨ₂ガスとを
基板１４上で反応させ、基板１４上にイリジウム薄膜を
堆積する。

【００２５】基板１４上に酸化イリジウム薄膜を堆積す
る際には、Ｈ₂ガスの代わりにＯ₂ガスを成膜室１０内に
導入し、Ｉｒ（ＤＰＭ）₃とＯ₂ガスとを基板１４上で反
応させればよい。次に、上記のＣＶＤ装置を用い、選択
的にイリジウム膜及び酸化イリジウム膜を堆積する薄膜
形成方法について説明する。

【００２６】図２は、シリコン基板上に膜厚２００ｎｍ
のシリコン酸化膜が形成された下地基板上にイリジウム
膜を堆積した場合の、堆積速度の基板温度依存性（図２
（ａ））、及び堆積速度の成膜室圧力依存性（図２
（ｂ））を示したものである。図示するように、イリジ
ウム膜の堆積速度は、基板温度及び成膜室の圧力に依存
するが、この図において特に注目すべき点は、特定の基
板温度において特定の成膜室圧力に設定すると、堆積速
度がほぼ零となる条件があることである。

【００２７】すなわち、基板温度を４５０℃に設定し、
成膜室の圧力を１Ｔｏｒｒした場合、基板温度を５００
℃に設定し、成膜室の圧力を１０Ｔｏｒｒとした場合に
おいて、堆積速度がほぼ零になっている。従って、この
成膜条件においては、イリジウム膜がシリコン酸化膜上
には堆積されない。図２の結果を表１にまとめる。

【００２８】

【表１】表中、○印はイリジウム薄膜が堆積されなかった条件を
示し、×印はイリジウム薄膜が堆積された条件を示して
いる。表１から推測されるように、イリジウム膜が堆積
されない条件は、基板温度と成膜室の圧力との関係にお
いて成立し、その範囲内においては、基板温度が高いほ
どに成膜室の圧力を高くする必要がある。

【００２９】また、基板温度が４００℃より低い場合、
又は５５０℃より高い場合には、イリジウム薄膜が堆積
されない条件は見いだされなかった。同様に、成膜室の
圧力が０．１Ｔｏｒｒより低い場合、又は２０Ｔｏｒｒ
より高い場合には、イリジウム薄膜が堆積されない条件
は見いだされなかった。同様の測定を、下地がＴｉＮ
（窒化チタン）膜の場合について行った結果を図３に示
す。図３（ａ）は成膜室の圧力を１０Ｔｏｒｒ一定とし
て基板温度依存性を測定した結果を、図３（ｂ）は基板
温度を５００℃一定として成膜室の圧力依存性を測定し
た結果を示している。

【００３０】図示するように、イリジウム膜の堆積速度
は基板温度及び成膜室の圧力に依存するが、下地がシリ
コン酸化膜である場合にはイリジウム膜が堆積されなか
った条件、すなわち、基板温度が５００℃で成膜室の圧
力が１０Ｔｏｒｒの場合においてもイリジウム膜が堆積
されていることが判る。従って、シリコン酸化膜が露出
した領域と、ＴｉＮ膜が露出した領域とを有する基板上
に所定の条件でイリジウム膜を堆積すれば、ＴｉＮ膜上
にのみ選択的にイリジウム膜を堆積することができる。

【００３１】次に、酸化イリジウム膜について同様の測
定を行った結果を示す。図４は、シリコン基板上に２０
０ｎｍのシリコン酸化膜が形成された下地基板上に酸化
イリジウム膜を堆積した場合の、堆積速度の基板温度依
存性（図４（ａ））及び成膜室圧力依存性（図４
（ｂ））を示したものである。図示するように、酸化イ
リジウム薄膜の場合にもイリジウム膜の場合と同様に、
特定の基板温度において特定の成膜室圧力に設定すると
堆積速度がほぼ零となる条件があることが判る。

【００３２】すなわち、基板温度を４５０℃に設定し、
成膜室の圧力を１Ｔｏｒｒした場合、基板温度を５００
℃に設定し、成膜室の圧力を１０Ｔｏｒｒとした場合、
基板温度を５５０℃に設定し、成膜室の圧力を２０Ｔｏ
ｒｒとした場合とにおいて、堆積速度がほぼ零になって
いる。従って、この成膜条件においては、酸化イリジウ
ム膜はシリコン酸化膜上に堆積されない。

【００３３】図４の結果を表２にまとめる。

【００３４】

【表２】表中、○印は酸化イリジウム薄膜が堆積されなかった条
件を示し、×印は酸化イリジウム薄膜が堆積された条件
を示している。イリジウム膜の場合と同様に、酸化イリ
ジウム膜が堆積されない条件は、基板温度と成膜室の圧
力との関係において成立し、その範囲においては、基板
温度が高いほどに成膜室の圧力を高くする必要がある。

【００３５】また、基板温度が４００℃より低い場合、
又は６００℃より高い場合には、イリジウム薄膜が堆積
されない条件は見いだされなかった。同様に、成膜室の
圧力が０．１Ｔｏｒｒより低い場合、又は３０Ｔｏｒｒ
より高い場合には、酸化イリジウム薄膜が堆積されない
条件は見いだされなかった。酸化イリジウム膜をＴｉＮ
膜上に堆積した場合には、イリジウム膜の場合と同様
に、酸化イリジウム膜が成膜されない条件については見
いだせなかった。

【００３６】従って、シリコン酸化膜が露出した領域
と、ＴｉＮ膜が露出した領域とを有する基板上に所定の
条件で酸化イリジウム膜を堆積すれば、ＴｉＮ膜上にの
み選択的に酸化イリジウム膜を堆積することができる。
このようにイリジウム膜や酸化イリジウム膜が選択的に
成長できるメカニズムについては明確ではないが、シリ
コン酸化膜上にイリジウム膜や酸化イリジウム膜が堆積
されなかった条件では、イリジウム原料であるＩｒ（Ｄ
ＰＭ）₃がシリコン酸化膜表面には吸着するが、分解せ
ずに蒸発してしまうため、基板上には膜が堆積されなか
ったものと考えられる。

【００３７】逆に、シリコン酸化膜上にイリジウム膜・
酸化イリジウム膜が堆積された条件では、吸着したＩｒ
（ＤＰＭ）₃が基板上で分解するに十分な基板温度であ
ったり、基板温度が低いために蒸発されなかったため、
基板上にイリジウム膜・酸化イリジウム膜が堆積された
と考えられる。また、選択成長することができる条件の
幅が、イリジウム膜を堆積する場合よりも酸化イリジウ
ム膜を堆積する場合の方が広いのは、成膜時に導入する
Ｏ₂ガスがＩｒ（ＤＰＭ）₃の蒸発を促進するためと考え
られる。

【００３８】このように、本実施形態によれば、Ｉｒ
（ＤＰＭ）₃を原料ガスに用いたＣＶＤ法によりイリジ
ウム膜や酸化イリジウム膜を堆積する場合において、膜
を堆積する基板の温度と成膜室の圧力との関係を所定の
条件に設定することにより、選択的にイリジウム膜、酸
化イリジウム膜を堆積することができる。なお、上記実
施形態では、イリジウム膜又は酸化イリジウム膜が選択
成長する条件において、イリジウム膜又は酸化イリジウ
ム膜の成膜が可能な下地材料としてＴｉＮ膜を用いた例
を示したが、シリコン酸化膜上おいてイリジウム膜及び
酸化イリジウム膜が堆積されないだけであるので、他の
材料を用いても選択成長を実現することができる。例え
ば、下地材料としてＴｉ膜を用いてもよいし、酸化イリ
ジウム膜又はイリジウム膜を用いてもよい。

【００３９】また、イリジウム膜の成膜中にＨ₂ガスを
導入することにより配向性に優れたイリジウム膜を形成
することができる。これは、同一出願人による特願平７
−６７８１６号明細書に示したように、Ｈ₂ガスの導入
により膜中に含まれる炭素濃度を減少できるからであ
る。このような効果を得るためには、成膜室に導入する
Ｈ₂ガスの濃度を、全ガス濃度の３０％以下にすること
が望ましい。

【００４０】また、酸化イリジウム膜を成膜する際に
は、成膜室内に導入するＯ₂ガスの濃度を、全ガス濃度
のほぼ５０％に設定することが望ましい。次に本発明の
第２実施形態による半導体装置及びその製造方法につい
て図５乃至図１０を用いて説明する。図５は本実施形態
による半導体装置の構造を示す図、図６及び図７は本実
施形態による半導体装置の製造方法を示す工程断面図、
図８乃至図１０は本実施形態の変形例による半導体装置
の構造を示す図である。

【００４１】本実施形態では、第１実施形態による薄膜
製造方法により選択的に形成した酸化イリジウム薄膜を
半導体装置に応用する例として、イリジウム薄膜をキャ
パシタの下部電極に有するＤＲＡＭの構造及び製造方法
について示す。始めに、本実施形態による半導体装置の
構造を図５を用いて説明する。素子分離膜４２により画
定されたシリコン基板４０上の素子領域には、ソース拡
散層４４と、ドレイン拡散層４６と、ゲート電極４８と
により構成された転送トランジスタＴｒが形成されてい
る。ドレイン拡散層４６上には、ビット線を構成する配
線層５０が形成されている。転送トランジスタＴｒが形
成されたシリコン基板４０上には、ソース拡散層４４上
にスルーホール５２が形成された層間絶縁膜５４が形成
されている。

【００４２】層間絶縁膜５４上には、ＴｉＮ膜／Ｔｉ膜
の積層構造よりなるバリア層５６を介して、イリジウム
膜よりなる下部電極５８と、ＳｒＴｉＯ₃よりなるキャ
パシタ誘電体膜６０と、Ｐｔ（プラチナ）よりなる上部
電極６２とを有するキャパシタＣが形成されている。下
部電極５８は、バリア層５６と、スルーホール５２に埋
め込まれた導電性のプラグ６４とを介してソース拡散層
４４に接続されている。また、キャパシタ上には層間絶
縁膜６６が形成されており、その上部には配線層６８が
形成されている。

【００４３】このようにして、１トランジスタ、１キャ
パシタよりなるＤＲＡＭが構成されている。次に、本実
施形態による半導体装置の製造方法について図６乃至図
１０を用いて説明する。まず、素子分離膜４２により素
子領域が画定されたシリコン基板４０上に、通常のＭＯ
Ｓトランジスタの製造工程により、ソース拡散層４４
と、ドレイン拡散層４６と、ゲート電極４８とを有する
転送トランジスタＴｒを形成する（図６（ａ））。

【００４４】次いで、ゲート電極４８を覆う絶縁膜４９
を形成した後、ドレイン拡散層４６に接続された配線層
５０を形成する。配線層５０はゲート電極４８と直交す
る方向に延在し、ビットライン（図示せず）を構成す
る。続いて、熱ＣＶＤ法により、層間絶縁膜５４となる
シリコン酸化膜を成膜し、ソース拡散層４４上に開口さ
れたスルーホール５２を形成する（図６（ｂ））。

【００４５】この後、全面に多結晶シリコン膜を堆積し
てエッチバックし、スルーホール５２内に埋め込まれた
プラグ６４を形成する。次いで、バリア層５６となるＴ
ｉ膜とＴｉＮ膜をスパッタ法により連続して成膜し、通
常のリソグラフィー工程及びエッチング工程によりパタ
ーニングする。こうしてバリア層５６が形成される（図
６（ｃ））。

【００４６】続いて、第１実施形態による薄膜形成方法
を用い、イリジウム膜を選択成長する。このとき、シリ
コン基板４０表面には、シリコン酸化膜よりなる層間絶
縁膜５４と、ＴｉＮ膜よりなるバリア層５６が露出され
ている。従って、イリジウム膜は、層間絶縁膜５４上に
は堆積されず、バリア層５６上にのみ堆積される。こう
して、イリジウム膜よりなる下部電極５８を形成する
（図７（ａ））。

【００４７】このようにして下部電極５８をイリジウム
膜の選択成長により形成すれば、イオンミリング法によ
りイリジウム膜をパターニングする必要がないので、下
部電極５８の微細加工が可能となる。この後、スパッタ
法によりＳｒＴｉＯ₃膜を堆積してイオンミリング法に
よりパターニングし、ＳｒＴｉＯ₃膜よりなるキャパシ
タ誘電体膜６０を形成する。

【００４８】次いで、スパッタ法によりＰｔ膜を堆積し
てイオンミリング法によりパターニングし、Ｐｔ膜より
なる上部電極６２を形成する。こうして、下部電極５８
と、キャパシタ誘電体膜６０と、上部電極６２よりなる
キャパシタＣが形成される。続いて、熱ＣＶＤ法により
シリコン酸化膜を堆積して層間絶縁膜６６を形成する。

【００４９】この後、層間絶縁膜６４を介して上部電極
６２に接続された配線層６８を形成する。こうして、１
トランジスタ、１キャパシタよりなるＤＲＡＭを形成す
ることができる（図７（ｂ））。このように、本実施形
態による半導体装置の製造方法では、下部電極５８とな
るイリジウム膜を選択成長により堆積するので、イオン
ミリングにより加工する必要がない。これにより、デバ
イスサイズを犠牲にすることなく、微細なパターンを有
する下部電極５８を形成することができる。

【００５０】また、下部電極５８はＣＶＤ法を用いた選
択成長により形成するので、バリア層５６を覆うように
形成される。これにより、キャパシタ誘電体膜６０を堆
積する際に、バリア層５６が酸化されることを防止する
ことができる。これにより、バリア層５６の高抵抗化を
防止することができる。なお、上記実施形態では、下部
電極としてイリジウム膜を用いたが、選択成長により形
成した酸化イリジウム膜を用いてもよい。

【００５１】また、図８に示すように、イリジウム膜７
０と、酸化イリジウム膜７２とを連続して選択成長する
ことによって下部電極５８を形成してもよい。また、図
９に示すように、酸化イリジウム膜７２とイリジウム膜
７４とを連続して選択成長することによって下部電極５
８を形成してもよい。さらにまた、図１０に示すよう
に、イリジウム膜７０と、酸化イリジウム膜７２と、イ
リジウム膜７４とを連続して選択成長することによって
下部電極５８を形成してもよい。

【００５２】次に、本発明の第３実施形態による半導体
装置及びその製造方法について図１１至図１７を用いて
説明する。図１１は本実施形態による半導体装置の構造
を示す図、図１２及び図１３は本実施形態による半導体
装置の製造方法を示す工程断面図、図１４乃至図１７は
本実施形態の変形例による半導体装置の構造を示す概略
断面図である。

【００５３】本実施形態は、イリジウム膜又は酸化イリ
ジウム膜の成長過程において、第１実施形態による選択
成長技術と、選択成長によらない成膜技術とを組み合わ
せて半導体装置を製造していることに特徴がある。すな
わち、本実施形態による半導体装置では、図５に示す第
２実施形態による半導体装置において、スルーホール５
２内に選択成長したイリジウム膜によりプラグ６４を形
成し、選択成長を行わずに成長したイリジウム膜により
下部電極５８を形成している（図１１）。

【００５４】次に、本実施形態による半導体装置の製造
方法を図１２乃至図１７を用いて説明する。まず、図６
（ａ）、（ｂ）に示す第２実施形態による半導体装置の
製造方法と同様にして、転送トランジスタＴｒを形成
し、続いて配線層５０を形成する。次いで、Ｔｉ膜とＴ
ｉＮ膜をスパッタ法により連続して成膜し、通常のリソ
グラフィー工程及びエッチング工程によりパターニング
する。こうして、ソース拡散層４４上にバリア層５６を
形成する。

【００５５】続いて、熱ＣＶＤ法により、層間絶縁膜５
４となるシリコン酸化膜を成膜し、ソース拡散層４４上
に開口されたスルーホール５２を形成する。スルーホー
ル５２底部には、バリア層５６が露出することになる
（図１２（ａ））。なお、層間絶縁膜５４の形成後にバ
リア層５６を形成してもよい。例えば、スルーホール５
２を開口した後、全面にＴｉ膜とＴｉＮ膜とをスパッタ
法により堆積し、層間絶縁膜５４上のＴｉ膜及びＴｉＮ
膜のみを除去することにより、スルーホール５２内壁及
び底部にバリア層５６を残存させることができる（図１
４）。層間絶縁膜５４上のＴｉ膜及びＴｉＮ膜は、例え
ば、ＣＭＰ（化学的機械的研磨：Chemical Mechanical
Polishing）法により容易に除去することができる。

【００５６】この後、第１実施形態による薄膜形成方法
を用い、イリジウム膜を選択成長する。このとき、イリ
ジウム膜が成長しうるＴｉＮ膜は、スルーホール５２の
底部のみに露出しているので、イリジウム膜の成長はス
ルーホール５２内部においてのみ生じる。こうして、ス
ルーホール５２内部に埋め込まれたプラグ６４を形成す
る（図１２（ｂ））。

【００５７】次いで、イリジウム膜の成膜条件を、選択
成長が生じない条件に変え、更にイリジウム膜の成膜を
続ける。これにより、プラグ６４に接続されたイリジウ
ム膜６５が形成される（図１２（ｃ））。なお、下部電
極５８のパターンが微細であり、イオンミリング法によ
るパターニングが適切でない場合には、プラグ６４が形
成された段階で一度イリジウム膜の成膜を中断し、下部
電極５８の形状に加工されたＴｉＮ膜６７を層間絶縁膜
５４上に堆積すればよい。こうすることにより、ＴｉＮ
膜６７上にはイリジウム膜の選択成長が可能となり、微
細なパターンを有する下部電極５８をも形成することが
できる（図１５）。

【００５８】続いて、イリジウム膜６５をイオンミリン
グ法により所定の形状に加工し、下部電極５８とする。
この後、下部電極５８上に、キャパシタ蓄積電極６０及
び上部電極６２を形成し、キャパシタＣを構成する（図
１３（ａ））。次いで、第２実施形態と同様の方法によ
り、１トランジスタ、１キャパシタよりなるＤＲＡＭを
形成する（図１３（ｂ））。

【００５９】このように、本実施形態によれば、スルー
ホール５２をイリジウム膜の選択成長により埋め込み、
下部電極５８となるイリジウム膜６５を非選択に成長す
るので、スルーホール５２に埋め込むプラグ６２と、下
部電極５８を、単に成膜の条件を変化することのみによ
って連続成長することができる。なお、上記実施形態で
は、プラグ６４及び下部電極５８をともにイリジウム膜
により形成したが、一方を酸化イリジウム膜により形成
してもよいし、両方を酸化イリジウム膜により形成して
もよい。酸化イリジウム膜を用いる場合にも、第１実施
形態に示したように、選択成長と非選択成長を容易に制
御することができる。

【００６０】また、下部電極５８を積層膜により形成し
てもよい。例えば、図１６に示すように、プラグ６４を
イリジウム膜の選択成長により形成し、下部電極５８を
非選択的に成長した酸化イリジウム膜７２とイリジウム
膜７４との積層膜により形成してもよいし、図１７に示
すように、プラグ６４を酸化イリジウム膜の選択成長に
より形成し、下部電極５８を非選択的に成長したイリジ
ウム膜７０と酸化イリジウム膜７２との積層膜により形
成してもよい。

【００６１】また、上記実施形態では、選択成長と非選
択成長とを組み合わせた半導体装置の製造方法の一例と
して、ＤＲＡＭにおけるプラグ６４と下部電極５８とを
連続して形成する方法について示したが、上記の用途に
限定されるものではない。

【００６２】

【発明の効果】以上の通り、本発明によれば、第１の領
域に第１の物質が露出し、第２の領域に第２の物質が露
出した被堆積基板上の第１の領域に、Ｉｒ（ＤＰＭ）₃
を原料に用いた化学気相成長法によりイリジウム膜又は
酸化イリジウム膜を選択的に堆積するので、イオンミリ
ング法によりイリジウム膜又は酸化イリジウム膜をパタ
ーニングする必要がなく、微細なパターンを有するイリ
ジウム膜や酸化イリジウム膜を形成することができる。

【００６３】また、上記の薄膜形成方法において、第１
の物質としてＴｉ又はＴｉＮを用い、第２の物質として
シリコン酸化物を用いれば、Ｔｉ又はＴｉＮ上にのみイ
リジウム膜又は酸化イリジウム膜を堆積することができ
る。また、上記の薄膜形成方法においてイリジウム膜を
堆積する際には、イリジウム膜を堆積する基板を、４０
０℃より高く、５５０℃より低い温度に設定し、イリジ
ウム膜を成膜する成膜室を、０．１Ｔｏｒｒより高く、
２０Ｔｏｒｒより低い圧力に設定すれば、イリジウム膜
を選択的に成長することができる。

【００６４】また、上記の薄膜形成方法において酸化イ
リジウム膜を堆積する際には、酸化イリジウム膜を堆積
する基板を、４００℃より高く、６００℃より低い温度
に設定し、酸化イリジウム膜を成膜する成膜室を、０．
１Ｔｏｒｒより高く、３０Ｔｏｒｒより低い圧力に設定
すれば、酸化イリジウム膜を選択的に成長することがで
きる。

【００６５】また、上記の薄膜形成方法により形成され
たイリジウム膜又は酸化イリジウム膜を用いて半導体装
置を構成すれば、イリジウム膜又は酸化イリジウム膜を
有する半導体装置を微細化することができる。また、下
部電極と、誘電体膜と、上部電極とが順次積層して形成
されたキャパシタを有する半導体装置において、上部電
極又は下部電極として、上記の薄膜形成方法により形成
されたイリジウム膜又は酸化イリジウム膜を用いるの
で、イリジウム膜又は酸化イリジウム膜のパターニング
工程が不要となり、微細なパターンを有するキャパシタ
を構成することができる。

【００６６】また、上記の薄膜形成方法により下地基板
に形成されたスルーホール内に選択的に形成されたプラ
グと、プラグが形成された下地基板上に非選択的に形成
された、イリジウム膜又は酸化イリジウム膜よりなる電
極とにより半導体装置を構成するので、スルーホールの
埋め込みと電極の形成工程とを簡略にすることができ
る。

【００６７】また、下地基板上の第１の領域に、Ｔｉ膜
又はＴｉＮ膜よりなるバリア層を形成するバリア層形成
工程と、上記の薄膜形成方法により、バリア層上に選択
的にイリジウム膜又は酸化イリジウム膜を堆積して下部
電極を形成する下部電極形成工程と、下部電極上に誘電
体膜を形成する誘電体膜形成工程と、誘電体膜上に上部
電極を形成する上部電極形成工程とにより半導体装置を
製造方法するので、下部電極のパターニングが不要とな
り、製造工程を簡略にすることができる。また、微細な
パターン形成をも可能となる。

【００６８】また、被堆積基板の所定の領域に、第１の
イリジウム膜又は第１の酸化イリジウム膜を選択的に形
成する第１の薄膜形成工程と、選択的に形成された第１
のイリジウム膜又は第１の酸化イリジウム膜を有する被
堆積基板上の全面に、第２のイリジウム膜又は第２の酸
化イリジウム膜を堆積する第２の薄膜形成工程とにより
半導体装置を製造することもできる。

【００６９】また、その表面にスルーホールが形成され
たシリコン酸化膜を有する被堆積基板のスルーホール内
に、上記の薄膜形成方法により選択的にイリジウム膜又
は酸化イリジウム膜を埋め込むプラグ形成工程と、プラ
グがスルーホール内に埋め込まれたシリコン酸化膜上
に、非選択的にイリジウム膜又は酸化イリジウム膜を形
成し、プラグに接続された電極を形成する電極形成工程
とにより半導体装置を製造すれば、スルーホールの埋め
込みと電極の形成を、単にイリジウム膜又は酸化イリジ
ウム膜の堆積条件を変化するだけで連続して行うことが
できる。これにより、半導体装置の製造工程を簡略にす
ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による薄膜形成方法に用
いたＣＶＤ装置の概略図である。

【図２】イリジウム膜をシリコン酸化膜上に形成した場
合の堆積速度の成膜条件依存性を示すグラフである。

【図３】イリジウム膜をＴｉＮ膜上に形成した場合の堆
積速度の成膜条件依存性を示すグラフである。

【図４】酸化イリジウム膜をシリコン酸化膜上に形成し
た場合の堆積速度の成膜条件依存性を示すグラフであ
る。

【図５】本発明の第２実施形態による半導体装置の構造
を示す概略断面図である。

【図６】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。

【図７】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。

【図８】本発明の第２実施形態の変形例による半導体装
置の構造を示す概略断面図（その１）である。

【図９】本発明の第２実施形態の変形例による半導体装
置の構造を示す概略断面図（その２）である。

【図１０】本発明の第２実施形態の変形例による半導体
装置の構造を示す概略断面図（その３）である。

【図１１】本発明の第３実施形態による半導体装置の構
造を示す概略断面図である。

【図１２】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。

【図１３】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。

【図１４】本発明の第３実施形態の変形例による半導体
装置の構造を示す概略断面図（その１）である。

【図１５】本発明の第３実施形態の変形例による半導体
装置の構造を示す概略断面図（その２）である。

【図１６】本発明の第３実施形態の変形例による半導体
装置の構造を示す概略断面図（その３）である。

【図１７】本発明の第３実施形態の変形例による半導体
装置の構造を示す概略断面図（その４）である。

【符号の説明】

１０…成膜室１２…真空ポンプ１４…基板１６…サセプタ１７…ランプヒータ１８…ガス供給配管２０…ガス供給配管２２…シャワーヘッド２４…ガス制御装置２６…原料容器２８…恒温槽３０…ガス供給配管３２…ヒータ４０…シリコン基板４２…素子分離膜４４…ソース拡散層４６…ドレイン拡散層４８…ゲート電極４９…絶縁膜５０…配線層５２…スルーホール５４…層間絶縁膜５６…バリア層５８…下部電極６０…キャパシタ誘電体膜６２…上部電極６４…プラグ６５…イリジウム膜６６…層間絶縁膜６７…ＴｉＮ膜６８…配線層７０…イリジウム膜７２…酸化イリジウム膜７４…イリジウム膜

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ 27/04 27/108 (58)調査した分野(Int.Cl.⁷，ＤＢ名) C23C 16/00 - 16/56 C23C 14/00 - 14/58 H01L 21/31 - 21/32 H01L 21/285 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108

Claims

(57)【特許請求の範囲】

【請求項１】第１の領域に第１の物質が露出し、第２
の領域に第２の物質が露出した被堆積基板上の前記第１
の領域に、Ｉｒ（ＤＰＭ）₃を原料に用いた化学気相成
長法により、選択的にイリジウム膜又は酸化イリジウム
膜を堆積することを特徴とする半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記第１の物質はＴｉ又はＴｉＮであり、前記第２の物質はシリコン酸化物であることを特徴とす
る半導体装置の製造方法。
【請求項３】請求項１又は２記載の半導体装置の製造
方法において、前記イリジウム膜を堆積する際には、前記イリジウム膜
を堆積する基板を、４００℃より高く、５５０℃より低
い温度に設定し、前記イリジウム膜を成膜する成膜室
を、０．１Ｔｏｒｒより高く、２０Ｔｏｒｒより低い圧
力に設定することを特徴とする半導体装置の製造方法。
【請求項４】請求項１又は２記載の半導体装置の製造
方法において、前記酸化イリジウム膜を堆積する際には、前記酸化イリ
ジウム膜を堆積する基板を、４００℃より高く、６００
℃より低い温度に設定し、前記酸化イリジウム膜を成膜
する成膜室を、０．１Ｔｏｒｒより高く、３０Ｔｏｒｒ
より低い圧力に設定することを特徴とする半導体装置の
製造方法。
【請求項５】下地基板上の第１の領域に、Ｔｉ膜又は
ＴｉＮ膜よりなるバリア層を形成するバリア層形成工程
と、Ｉｒ（ＤＰＭ）₃を原料に用いた化学気相成長法によ
り、前記バリア層上に選択的にイリジウム膜又は酸化イ
リジウム膜を堆積して下部電極を形成する工程と、前記下部電極上に誘電体膜を形成する工程と、前記誘電体膜上に上部電極を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。
【請求項６】被堆積基板の所定の領域に、Ｉｒ（ＤＰ
Ｍ）₃を原料に用いた化学気相成長法により、第１のイ
リジウム膜又は第１の酸化イリジウム膜を選択的に形成
する工程と、選択的に形成された前記第１のイリジウム膜又は前記第
１の酸化イリジウム膜を有する前記被堆積基板上の全面
に、第２のイリジウム膜又は第２の酸化イリジウム膜を
堆積する工程とを有することを特徴とする半導体装置の
製造方法。
【請求項７】スルーホールが形成されたシリコン酸化
膜を有する被堆積基板の前記スルーホール内に、Ｉｒ
（ＤＰＭ）₃を原料に用いた化学気相成長法により選択
的にイリジウム膜又は酸化イリジウム膜を埋め込み、前
記イリジウム膜又は前記酸化イリジウム膜よりなるプラ
グを形成する工程と、前記プラグ上及び前記シリコン酸化膜上に、非選択的に
イリジウム膜又は酸化イリジウム膜を形成し、前記プラ
グに接続された前記イリジウム膜又は前記酸化イリジウ
ム膜よりなる電極を形成する工程とを有することを特徴
とする半導体装置の製造方法。