CN1636253B - 多层电气元件及其制造方法 - Google Patents

多层电气元件及其制造方法 Download PDF

Info

Publication number
CN1636253B
CN1636253B CN028089928A CN02808992A CN1636253B CN 1636253 B CN1636253 B CN 1636253B CN 028089928 A CN028089928 A CN 028089928A CN 02808992 A CN02808992 A CN 02808992A CN 1636253 B CN1636253 B CN 1636253B
Authority
CN
China
Prior art keywords
layer
characteristic thermistor
multilayer positive
electrode layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN028089928A
Other languages
English (en)
Other versions
CN1636253A (zh
Inventor
L·科斯滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN1636253A publication Critical patent/CN1636253A/zh
Application granted granted Critical
Publication of CN1636253B publication Critical patent/CN1636253B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877Conductive materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/1266O, S, or organic compound in metal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

本发明涉及一种多层电气元件,它有一个带有重叠布置的介电层(2)的复层体(1),这些介电层包含有一种陶瓷材料,还有在介电层之间的能导电的电极层(3),其中至少一个电极层(3)包含一基体(4),它由一个保护层(3)覆盖着,该基体(4)含有一种金属,该保护层(5)含有一种延缓该金属氧化的保护材料。本发明还涉及一种制造该元件的方法,其中在高温时可以进行烧结处理。通过所给出的发明,可以制造出具有成本低廉的电极以及简化的制造工艺过程的陶瓷多层元件。

Description

多层电气元件及其制造方法
技术领域
本发明涉及一种多层电气元件,它具有一个复层体,该复层体有重叠排列的且包含一陶瓷材料的介电层以及位于它们之间的且能导电的电极层。本发明还涉及多层元件的制造方法。
背景技术
从文献DE 19719174A1中公开一种上述类型的元件,其中介电层的电阻具有正的温度系数,而且电极层由铝制成。为了制造这样的多层正温度系数热敏电阻,必需以廉金属为电极层,这是因为只有这样的金属才能在其表面上形成一个对正温度系数(PTC)元件的功能来说是必需的氧化层,它对电极层和介电层之间的阻挡层分解来说是必要的。
已知元件的缺点在于,所用的铝在对正温度系数热敏电阻来说是典型的超过1300℃的烧结温度下是不稳定的并且被氧化。因而,电极层在烧结后具有高的欧姆电阻,这对于多层正温度系数热敏电阻来说是不希望的。
已知的PTC元件还有以下缺点:铝在超过1000℃的烧结高温下易渗入陶瓷内并将影响PTC陶瓷的所希望的性能。
此外,从文献DE 19916380A1中公开了上述类型的元件,其中介电层是由一压电材料中选出来的。该电极层由银钯混合物制成。
这些已知元件的缺点在于,银和钯比较昂贵。更方便且更廉价地可供使用的材料如铜则要求很高昂的工艺技术成本,以使铜不氧化。
发明内容
因而,本发明的目的是提出一种多层电气元件,它允许用在电极层中的金属不会在高温和含氧的氛围中被氧化。
根据本发明,通过一种电气的多层正温度系数热敏电阻来实现该目的,所述电气的多层正温度系数热敏电阻具有:
-一个有上下重叠的介电层的复层体,这些介电层包含有一种陶瓷材料;
-位于它们之间的能导电的电极层;
-其中,至少一个电极层含有一个由一保护层覆盖住的基体;
-该基体含有碳化钨或氮化钨;
-该保护层含有一种保护材料,该保护材料可以延缓该基体金属的氧化。
本发明还给出了其它技术方案和一种按照本发明的制造方法,在该制造方法中,生膜和电极层的烧结是在大于800℃的温度下进行的。
本发明提出一种多层电气元件,它包括一个具有重叠排列的介电层的复层体。这些介电层包含一种陶瓷材料并通过布置在介电层之间的且能导电的电极层相互分开。至少一个电极层包含一个被保护层覆盖的基体。该基体含有一种金属。保护层的任务是阻止或延缓基体氧化。作为保护层,考虑这样的金属,即它有比基体里的金属且尤其是贵金属更高的标准电极电位。但保护层也可以是每个其它适合的化合物如含硼或含硅的玻璃。
作为本发明的多层元件,尤其考虑使用电容器、热敏电阻、压敏电阻和压电元件。
本发明的多层元件的优点在于,该保护层由于其中含有保护材料而保护基体不会被不希望地氧化。尤其是,本发明可以以廉金属为基体的金属。廉金属的优点是,它们可以廉价且方便地提供使用。所谓的廉金属就是在标准氢电极在25℃测得的标准电极电位为正的所有金属。
此外,按本发明的元件也允许使用一些工艺步骤,在这些步骤中,元件在制造期间内和之后被置于一种氧气氛围中。由于有保护层,所以与没有保护层的多层元件相比,可以在元件上利用较高的氧气分压或较高的温度或者两者条件,而不会使电极层完全氧化。若多层元件通过烧结工艺制成,则这是特别有利的。当在电极层里应用廉金属时,在烧结时还要很仔细地注意到相对空气而言减小的氧气分压。利用本发明的元件,可以在比较高的氧气分压下进行烧结。因而,可以简化工艺并节省加工成本。
本发明的元件可以特别有利地通过共烧结陶瓷生膜和导电层来制成。因而,将许多层重叠起来并在一个唯一的工艺步骤里组合成一个单片元件,这可以在一个简单实施的作业中实现。陶瓷生膜和电极层的共烧结尤其可以用来制造有很多电极层的元件,这例如对电容器来说可被用于大电容,对多层热敏电阻来说可被用于低电阻以及对压电元件来说可被用于大的机械偏移。
此外,在一个有利的实施形式中,可以在本发明元件的外表面上设置外电极,这些外电极与电极层接通。因而,可以制成适于表面安装技术的多层元件。适当的外电极例如是可以成盖罩状布置在复层体的两个对置的侧面上的电极,它们可以马上按照表面安装技术与一块电路板的印刷电路钎焊连接。
本发明的另一个有利的实施形式在于:使相邻电极层与不同的外电极接通。因而,可以将电极层布置成相互嵌合的梳状结构。这样一来,尤其是对电容器来说,可通过并联各个不同的分电容来获得高电容,对多层热敏电阻来说,可通过并联多个分电阻来降低基本电阻,对压电元件来说,可以获得更大的机械偏移。
为了在温度>800℃时满足某些烧结作业的要求,有利地如此选择保护材料,即,即便烧结温度>800℃,也延缓了物体的氧化。因而,可以实现在电极层里使用廉金属的陶瓷多层元件,如果没有保护层的话,这些金属在上述烧结温度下就已经氧化了。这样一些陶瓷元件例如是压电执行元件或者也可以是多层热敏电阻。
对基体金属来说,特别考虑使用廉金属,而对于保护材料来说,最好使用贵金属,它们在空气中烧结时具有所谓的温度稳定性。作为用于保护材料的贵金属,特别考虑银、金、铂或钯。但也可以用其它材料,例如含硼或含硅的化合物。
适用于基体的金属例如有钨、铜、镍、铬、铝或钛。金属钨例如也适用作添加剂来制造多层热敏电阻。这同样也适合于铬和锌。铜特别适用于制造压电执行元件,而金属镍与一个本发明的保护层一起被更有利地用在电容器上,这样,由于由此可在空气中烧结代替了在含氧量降低时的烧结,所以可以简化此工艺过程。
为实现一种陶瓷的多层正温度系数热敏电阻,介电层的欧姆电阻具有正温度系数是特别有利的。这例如可以通过应用正温度系数热敏电阻陶瓷达到。一种适合的正温度系数热敏电阻例如是具有普通成分(Ba,Ca,Br,Pb)TiO3的钛酸钡陶瓷,该陶瓷添加了施主和/或受主如锰和钇。
在使用这样的陶瓷时,为了减小阻挡层,最好在电极层里使用廉金属添加物,如铝、铬或锌。但钨尤其适用作电极层的金属。所谓的阻挡层分解就是指,使电极/陶瓷的界层上的廉金属氧化并且因此增高在位于电极层和介电层之间的边缘层里的载流子浓度(增强边缘层)。因此,构成了一个对多层正温度系数热敏电阻的功能来说是必要的欧姆接触。但是,在空气中烧结而又没有保护层时,这正如简单实现多层元件所需要的那样,所列举的金属就在热敏电阻陶瓷通常的烧结温度下完全氧化。因此,这些电极层和陶瓷也就不可使用了,因为氧化的电极成分就会从电极/陶瓷的分界层扩散渗入陶瓷里。必须在一种含氧氛围里进行烧结,以便在烧结后的冷却时建立起正温度系数热敏电阻陶瓷的晶界活性层。但借助该保护层,保证了必要的烧结条件,而不会使电极层或电极添加物完全氧化。
为防止使元件或组件通过大电流而应用了多层正温度系数热敏电阻。当电流突然增高时,这种多层热敏电阻的电阻很快增大,这样就能有效地保护串联于多层热敏电阻上的元件或电路,以防止过电流。在排除引起大电流的故障状态之后,多层热敏电阻就变冷并又达到一个低电阻。多层陶瓷热敏电阻由于许多单个电阻采用了并联,因而其优点为:它在低温时具有很小的元件阻抗,这种阻抗即使在流过热敏电阻的电流多次升高和降低之后也能反复地可靠达到。
当本发明元件以多层正温度系数热敏电阻形式实现时,尤其也考虑了成钨的化合物形式的基体用材料。特别考虑了碳化钨或者氮化钨。这种钨的混合物或者钨的化合物的优点是:阻碍但并不完全阻止钨的氧化,因而就能如上所述地发生所需的阻挡层分解,而尽管如此,仍在电极层内确保了强导电性。
在本发明的第一个实施形式中,电极层可以包含一个层状基体,在基体的上面和下面各布置了一个保护层。
在本发明的另一个实施形式中,这些布置在电极层里的基体也可以是由一个保护层包住的颗粒。本发明的这种实施形式可以使用含有许多这样的颗粒的粉末来制造电极层,这样就可以应用众所周知的丝网印刷方法。由此带来的优点是:对于将电极层涂覆到陶瓷生膜上或对于其它的加工来说,都不需要开发新的技术。
此外,当在多层热敏电阻的电极层里使用包住的颗粒时,如果电极层除了含有这些颗粒外还含有一种贵金属如银者钯,则这是有利的,这样,即使在颗粒芯里的对阻挡层分解负责的电极成分发生了部分氧化,也保证了电极层内的强导电性。多层正温度系数热敏电阻的一个电极层例如可以由10重量%的涂层钨粉和90重量%的由银和钯组成的混合物构成。
另外,该保护层可以有至少两个分层,它们含有各种不同的材料。例如考虑应用一种用于电极层的粉末,其芯中的颗粒主要由钨组成,其中颗粒的芯由一个银层包裹住。含银的包裹层又由第二壳层包起来,该壳层含有铂。这样一种设计成双层的保护层的优点在于:在加热烧结由银和铂组成的元件时,可以生成一种合金,这种合金的熔化温度比银高(银的熔化温度约为960℃),这样一来,就能阻止局部的保护层分解。因而,保护层就不允许太多的氧气接触到颗粒芯里的钨。
适用在本发明多层元件里的粉末例如可以通过用一种贵金属包住一种适合的金属颗粒而借助物理方法制成。作为用于制造其颗粒被包住的粉末的物理方法,例如可以考虑溅射法或者汽相扩散渗镀法。但是,必须注意到粉末颗粒在汽相渗镀或溅射时必须要运动,从而使它们各个面都被涂覆上。
作为保护材料的含硼或含硅的玻璃可以以保护层的形式并通过化学方法如PVD(物理喷镀)或CVD(化学喷镀)被涂在一粉末上。
当本发明的多层元件被用作压电执行元件或电容器时,若保护层致密地封住基体,则这是有利的。在这些情况下,不希望基体发生氧化。通过用保护层致密地封住基体,可以尽可能地减少氧气接近,除了借助扩散的氧气输送外。
在制造其颗粒被包住的粉末的方法中,形成了保护层,它们都有孔隙。这些孔隙可以按照比较有利的方式允许氧气接近颗粒芯并因而用于在多层正温度系数热敏电阻中分解阻挡层。然而,一方面为了阻止太多氧气接近基体,可以有利地这样来选择保护层厚度,即孔隙数量减小并因此使氧气进入减小到对阻挡层分解来说所必需的程度。保护层的合适厚度即使就所要使用的丝网印刷法而言也至少小于5μm。
还有利的是:在被用在用于制造电极层的一膏剂里的粉末中含有的颗粒具有一般为<5μm伸长尺寸。同时,有利的是,保护层的厚度也通常为<5μm。这样的颗粒尺寸的优点是:常用于丝网印刷法的丝网可被用于将电极层涂在陶瓷生膜上。这些常用的丝网具有一般小于5μm的网眼尺寸。
但也可以考虑在颗粒和保护层之间有其它的尺寸比例。
本发明还指出了一种多层电气元件的制造方法,其中层的烧结是在一般高于800℃的温度下进行的。
这样的方法的优点是:可以达到对许多应用场合或对陶瓷材料来说是必需的烧结温度。此外,基于本发明的保护层,考虑将廉价金属用于基体的金属。
此外,这样的多层元件的制造方法是有利的,其中复层体的烧结在一种超过基体金属/基体金属氧化物平衡的氧气平衡分压的氛围中进行。这种方法的优点是:随着氧气压力增高,例如空气就可以作为烧结时的工作气体,从而大大简化了元件制造过程。例如当以钨为基体金属时,可在超过钨/钨氧化物的平衡分压的氧气氛围中进行加工。
因而,可以将对许多陶瓷来说是必要的高氧含量供给烧结氛围,其中保护层有效地保护了廉金属如钨,使其免受高氧气分压作用。
附图说明
以下,根据实施例和附图对本发明进行详细的叙述。
图1举例表示本发明多层元件的主视图。
图2A以横截面示意图表示可用于制造本发明元件的电极层的一种粉末的颗粒,;
图2B表示如图2A所示的一种颗粒,其保护层具有孔隙;
图3以横截面示意图举例表示本发明元件的一个电极层的构造。
具体实施方式
图1以透视图表示一个元件。它通过烧结一组重叠的生膜和电极层制成。为此,在一个生膜表面的规定用于电极的部位上涂上一电极膏剂。为此适用的方式是一系列的特别是厚涂层法并最好是印刷,如借助丝网印刷。至少在生膜的棱边部位或只是在生膜的边角部位上,还留有一个未被电极膏剂盖住的表面区。也可以不以平面层形式来涂覆电极,而是使其结构化,必要时,使电极成断续的图形。
丝网印刷膏剂例如具有包括金属钨或者钨化合物并用于产生所需的导电性能的金属颗粒和必要时还包括能烧结的且用于使电极膏剂的衰落性适应于陶瓷衰落性的陶瓷颗粒和一种可烧尽的有机粘合剂,以保证陶瓷体的可成形性或生材融合。在这里,可以使用由纯钨组成的颗粒、由钨合金、钨化合物组成的颗粒或者由钨和其它金属组成的混合颗粒。这些颗粒由一种按本发明的保护层包封起来(见图2A、2B)。对于只承受小机械负荷的陶瓷多层元件来说,电极膏剂也可以完全没有陶瓷成分。
接着,使印好的生膜以所希望的数量上下层叠成一个薄膜复层体,结果,(生)陶瓷层和电极层交替地重叠。
接着,因有粘合剂而仍然有弹性形状的薄膜复层体通过挤压和必要时通过裁切被制成所需外形。然后,烧结陶瓷,这可以牵涉到一个多级烧结过程。在最终的烧结时,陶瓷被烧结到完全的或所希望的致密程度,最终烧结的温度一般在800℃-1500℃之间。
在烧结之后,由这些单个的生膜层形成了一个单块的陶瓷多层复层体1,它在各个由陶瓷层形成的介电层2之间有着牢固接合。在连接点即陶瓷/电极/陶瓷上,也存在这种牢固接合。在多层复层体1里,介电层2和电极层3是交替重叠布置的。在元件基体的两个对置侧上,产生了外电极6,它们分别与每第二个电极层3处于电接触。为此,可以例如先在陶瓷上产生一个金属化层,通常是由银组成的金属化层,例如通过无电流沉积。紧接着,可以用电镀来加强,例如涂上一个涂层系列Ag/Ni/Sn。因而,改善了在线路板上的钎焊性能。但另外一些使电极层6金属化或产生电极层的可行方法也是适用的。
通过与一正温度系数热敏电阻陶瓷有关地使用含有如图2所示的被包住的钨颗粒的电极层,获得了以下优点:
a.减少氧化,因而减小体积膨胀;
b.改善与陶瓷的附着强度;
c.由于氧化少而改善了导电性能;
d.由烘焙银膏制成的外金属化层在电极层上有较好的粘接性能;
e.由于氧化少而改善了均质性,这使层内电荷分布变得均匀;
f.由于钨与正温度系数热敏电阻陶瓷相结合实现了阻挡层分解,从而形成欧姆接触。
但本发明并不局限于具有含钨电极层的正温度系数热敏电阻陶瓷,而是也可以用在其它种类的陶瓷电气元件上,例如用于电容器或压电元件,其中最好是使用钙钛陶瓷,或者也可用于与尖晶石陶瓷有关的热敏电阻。此外,作为本发明的元件,也可以考虑这样的元件,其中陶瓷层含有氧化锌陶瓷并因而适用作压敏电阻。此外,当在介电层中使用了具有添加物钡、钛、钙、锶或铅或其它掺杂元素的钛酸钡陶瓷,则本发明的元件也可被用作热敏电阻。
图2A表示一个成颗粒状的基体4,它由一个保护层5包围着,该保护层将颗粒紧密包裹起来。为了获得用于多层热敏电阻所必需的部分氧化,可以形成多孔隙的保护层,或者可以使层厚适应于允许使少量氧气接近基体4保护层。图2B表示这样的颗粒,即其保护层5具有孔隙7。基体4例如可由钨制成,而保护层5由作为保护材料的钯组成。
图3表示一个电极层3,其中基体4成层状,该基体层在上、下表面上用一个保护层5覆盖住。保护层5例如可由钯构成,而基件4可以含有钨。
本发明并不限于所示实施例,其最一般的形式由权利要求1限定。

Claims (20)

1.一种电气的多层正温度系数热敏电阻,它具有
-一个有上下重叠的介电层(2)的复层体(1),这些介电层包含有一种陶瓷材料;
-位于它们之间的能导电的电极层(3);
-其中,至少一个电极层(3)含有一个由一保护层(5)覆盖住的基体(4);
-该基体(4)含有碳化钨或氮化钨;
-该保护层(5)含有一种保护材料,该保护材料可以延缓该基体金属的氧化。
2.按权利要求1所述的多层正温度系数热敏电阻,该元件通过陶瓷生膜和电极层(3)的共烧结而制成。
3.按权利要求2所述的多层正温度系数热敏电阻,其中,如此选择该保护材料,即它在高于800℃的烧结时能延缓该基体金属的氧化。
4.按权利要求1所述的多层正温度系数热敏电阻,其中,该保护层是一种贵金属。
5.按权利要求1所述的多层正温度系数热敏电阻,其中,该保护材料是金、银、铂或钯。
6.按权利要求1所述的多层正温度系数热敏电阻,其中,所述介电层(2)的欧姆电阻具有正温度系数。
7.按权利要求1所述的多层正温度系数热敏电阻,其中,该基体(4)是一个层,它在至少一面上被一个保护层(5)覆盖住。
8.按权利要求1所述的多层正温度系数热敏电阻,其中,该基体(4)是一个由保护层(5)包围住的颗粒。
9.按权利要求1所述的多层正温度系数热敏电阻,其中,该保护层(5)具有至少两个含有不同材料的分层。
10.按权利要求1所述的多层正温度系数热敏电阻,其中,该电极层(3)由一种粉末制成,所述粉末的颗粒通过一种化学方法或物理方法被一保护材料包裹起来。
11.按权利要求9所述的多层正温度系数热敏电阻,其中,该保护层(5)紧密包裹着基体(4)。
12.按权利要求8所述的多层正温度系数热敏电阻,其中,该保护层(5)具有孔隙(7)。
13.按权利要求8所述的多层正温度系数热敏电阻,其中,所述颗粒具有最大为5μm的伸长尺寸,该保护层(5)的厚度最大为5μm。
14.按权利要求1所述的多层正温度系数热敏电阻,其中,在该复层体(1)的外表面上设有外电极(6),所述外电极与电极层(3)接通。
15.按权利要求14所述的多层正温度系数热敏电阻,其中,相邻的电极层(3)与不同的外电极(6)接通。
16.按权利要求1所述的多层正温度系数热敏电阻,其中,所述基体(4)是由一个保护层(5)包住的颗粒并且所述电极层(3)还包括一种贵金属。
17.按权利要求1所述的多层正温度系数热敏电阻,其中,所述保护材料包括含硼或含硅的玻璃。
18.按权利要求1所述的多层正温度系数热敏电阻,其中,如此选择该保护材料,即它在高于800℃的烧结时能延缓该基体金属的氧化。
19.一种制造如权利要求2或3所述电气的多层正温度系数热敏电阻的制造方法,其中,生膜和电极层(3)的烧结是在大于800℃的温度下进行的。
20.按权利要求19所述的方法,其中,所述烧结是在一种氧气氛围里进行的,其中超过了金属/金属氧化物平衡的氧气平衡分压。
CN028089928A 2001-04-26 2002-04-11 多层电气元件及其制造方法 Expired - Fee Related CN1636253B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10120517A DE10120517B4 (de) 2001-04-26 2001-04-26 Elektrischer Vielschicht-Kaltleiter und Verfahren zu dessen Herstellung
DE10120517.1 2001-04-26
PCT/DE2002/001360 WO2002089160A2 (de) 2001-04-26 2002-04-11 Elektrisches vielschichtbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
CN1636253A CN1636253A (zh) 2005-07-06
CN1636253B true CN1636253B (zh) 2013-02-13

Family

ID=7682843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028089928A Expired - Fee Related CN1636253B (zh) 2001-04-26 2002-04-11 多层电气元件及其制造方法

Country Status (8)

Country Link
US (1) US6898071B2 (zh)
EP (1) EP1386335B1 (zh)
JP (1) JP2004521508A (zh)
CN (1) CN1636253B (zh)
AT (1) ATE460739T1 (zh)
DE (2) DE10120517B4 (zh)
TW (1) TW588384B (zh)
WO (1) WO2002089160A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319086C (zh) * 2001-05-08 2007-05-30 埃普科斯股份有限公司 陶瓷质多层元件及其制造方法
DE10218154A1 (de) 2002-04-23 2003-11-13 Epcos Ag PTC-Bauelement und Verfahren zu dessen Herstellung
JP2005286014A (ja) * 2004-03-29 2005-10-13 Denso Corp 導電ペースト
US7626483B2 (en) * 2004-08-30 2009-12-01 Kyushu Institute Of Technology Self-recovering current limiting fuse using dielectrophoretic force
DE102005042520A1 (de) 2004-09-07 2006-03-30 Denso Corp., Kariya Gestapeltes piezoelektrisches Element und Herstellungsverfahren für dasselbe
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
DE102007043098A1 (de) * 2007-09-10 2009-03-12 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements
DE102007044604A1 (de) * 2007-09-19 2009-04-09 Epcos Ag Elektrisches Vielschichtbauelement
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
JP6024242B2 (ja) * 2012-07-02 2016-11-09 セイコーエプソン株式会社 電子デバイスの製造方法
CN104054682A (zh) * 2013-03-19 2014-09-24 上海科斗电子科技有限公司 防止飞虫尸体挂在高压阵列上的方法以及不挂虫高压杀虫板和杀虫系统
DE102013009646A1 (de) 2013-06-08 2014-12-11 Festo Ag & Co. Kg Piezoelektrische Aktoreinrichtung
CN104681273A (zh) * 2013-11-28 2015-06-03 北京有色金属研究总院 一种新型高压陶瓷电容器电极及制备方法
CN107275016B (zh) * 2017-06-28 2019-09-20 中国振华集团云科电子有限公司 在电阻器上形成保护层的方法及由该方法制得的电阻器
JP2022170162A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991527B2 (ja) * 1991-05-22 1999-12-20 第一工業製薬株式会社 セラミックコンデンサー電極用導体ペースト
CN1279490A (zh) * 1999-07-06 2001-01-10 株式会社村田制作所 单块陶瓷电子元件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
CA1264871A (en) 1986-02-27 1990-01-23 Makoto Hori Positive ceramic semiconductor device with silver/palladium alloy electrode
DE3830174A1 (de) * 1988-09-06 1990-03-15 Geesthacht Gkss Forschung Leitfaehige oberflaechenschicht
EP0514149B1 (en) 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
DE19620446A1 (de) * 1995-05-25 1996-11-28 Matsushita Electric Ind Co Ltd Elektronik-Chip-Bauteil und Verfahren zu dessen Herstellung
US6159267A (en) * 1997-02-24 2000-12-12 Superior Micropowders Llc Palladium-containing particles, method and apparatus of manufacture, palladium-containing devices made therefrom
DE19719174A1 (de) * 1997-05-06 1998-11-12 Siemens Matsushita Components Elektrisches Vielschichtbauelement
JP3341672B2 (ja) 1998-04-13 2002-11-05 株式会社村田製作所 圧電セラミック素子の製造方法
DE19902769A1 (de) * 1999-01-25 2000-07-27 Philips Corp Intellectual Pty Keramisches, passives Bauelement
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2991527B2 (ja) * 1991-05-22 1999-12-20 第一工業製薬株式会社 セラミックコンデンサー電極用導体ペースト
CN1279490A (zh) * 1999-07-06 2001-01-10 株式会社村田制作所 单块陶瓷电子元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平5-287305A 1993.11.02

Also Published As

Publication number Publication date
CN1636253A (zh) 2005-07-06
DE50214267D1 (de) 2010-04-22
TW588384B (en) 2004-05-21
DE10120517A1 (de) 2002-11-21
DE10120517B4 (de) 2013-06-06
WO2002089160A2 (de) 2002-11-07
US6898071B2 (en) 2005-05-24
JP2004521508A (ja) 2004-07-15
EP1386335B1 (de) 2010-03-10
EP1386335A2 (de) 2004-02-04
WO2002089160A3 (de) 2003-07-17
ATE460739T1 (de) 2010-03-15
US20040121179A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
CN1636253B (zh) 多层电气元件及其制造方法
KR102139753B1 (ko) 세라믹 전자 부품 및 이의 제조방법
CN101473387B (zh) 层叠型陶瓷电子元件
JP7522585B2 (ja) 電子部品、回路基板および電子部品の製造方法
CN103325567A (zh) 多层陶瓷电子元件及其制备方法
CN1848310B (zh) 层叠型片状压敏电阻
US20230298824A1 (en) Multilayer capacitor and board having the same mounted thereon
US20220301772A1 (en) Multilayer ceramic capacitor, a method of manufacturing the same and a substrate arrangement
CN114512343A (zh) 电子组件及其制造方法
JP2000124007A (ja) チップ型サーミスタおよびその製造方法
JP4302054B2 (ja) Ptc構成素子及びその製造方法
US5084323A (en) Ceramic multi-layer wiring substrate and process for preparation thereof
US6370014B1 (en) Monolithic ceramic electronic component and method for manufacturing the same
JP4898080B2 (ja) セラミックの多層デバイス及びその製造方法
US12094655B2 (en) Electronic component and method of manufacturing the same
JP2000012375A (ja) 積層セラミック電子部品
JP2002231561A (ja) 積層セラミック電子部品及びその製造方法
JPS60120510A (ja) 積層セラミックコンデンサの端子電極形成方法
JP2021197417A (ja) 半導体セラミック電子部品の実装構造
JPH01158702A (ja) 複合機能電子部品
JPH0793229B2 (ja) 積層セラミックコンデンサ
JPS6147691A (ja) セラミツク複合基板
JPS63169015A (ja) 積層型セラミツクチツプコンデンサ−の製造方法
JPH0737749A (ja) セラミック電子部品
JPH01718A (ja) セラミックコンデンサ電極用卑金属粉末

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20050706

CI01 Publication of corrected invention patent application

Correction item: Rejection of patent application

Correct: Dismiss

False: Reject

Number: 32

Volume: 26

ERR Gazette correction

Free format text: CORRECT: PATENT APPLICATION REJECTION OF AFTER PUBLICATION; FROM: REJECTION TO: REVOCATION REJECTED

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20130411