CN1623222A - 在半导体装置的不同含硅区域形成不同硅化物部分的方法 - Google Patents

在半导体装置的不同含硅区域形成不同硅化物部分的方法 Download PDF

Info

Publication number
CN1623222A
CN1623222A CNA028283538A CN02828353A CN1623222A CN 1623222 A CN1623222 A CN 1623222A CN A028283538 A CNA028283538 A CN A028283538A CN 02828353 A CN02828353 A CN 02828353A CN 1623222 A CN1623222 A CN 1623222A
Authority
CN
China
Prior art keywords
silicon
containing regions
metal
metal level
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028283538A
Other languages
English (en)
Other versions
CN100367465C (zh
Inventor
K·维克泽瑞科
M·豪斯特曼
R·斯蒂芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10208904A external-priority patent/DE10208904B4/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1623222A publication Critical patent/CN1623222A/zh
Application granted granted Critical
Publication of CN100367465C publication Critical patent/CN100367465C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种方法，其中不同的金属层依序沉积在含硅区域上，以便该金属层的类型及厚度可以适合于该下层含硅区域的特定的特性，接着，执行热处理以转换该金属成为金属硅化物，以便改善该含硅区域的电性传导性。在此方式中，硅化物部分可以形成为个别地适合特定的含硅区域，以便个别的半导体组件的装置效能或多个半导体组件的整体的效能可以显著地改善。再者，所揭露的半导体装置包括具有不同的硅化物部分在其中形成的至少两个含硅区域，其中至少一个硅化物部分包括贵重金属。

Description

在半导体装置的不同含硅区域形成不同硅化物部分的方法
技术领域
本发明涉及集成电路的制造的领域，并且尤指一种在半导体区域上具有金属硅化物部分以减少该半导体区域的片电阻(sheetresistance)的半导体装置以及制造这些半导体装置的方法。
背景技术
在现代超高密度集成电路中，装置尺寸持续地缩小以提升装置性能及功能性。然而，缩减该特征尺寸会产生某些问题，该问题可能部分抵消由该缩小的特征尺寸所获得的优点。通常，缩小例如晶体管组件特征尺寸将令该晶体管组件中的沟道电阻减小，并且因此使得该晶体管的较高的驱动电流能力及增加的切换速度。然而，由于这些线路及区域的截面面积随着缩减的特征尺寸而减少，在减少这些晶体管组件的特征尺寸中，传导线路及接触区域(即对于该晶体管组件的外围提供电性接触的区域)的增加的电性阻值变成控制的关键。然而，与包括该传导线路及接触区域的材料特性相结合的截面面积决定了该相对的线路或接触区域的电阻。
该上述的问题在此方面可以以典型的临界特征尺寸(critical feature size)，亦称为临界尺寸(critical dimension，CD，一般表示线路间的间隔尺寸)，作为例示性说明，诸如形成于闸极电极下方在该晶体管的源极区域及漏极区域之间的场效晶体管的沟道的延伸(extension)。因为在该闸极电极及该沟道之间的较小的电容，以及因为该较短沟道的减少的电阻，减少该沟道的延伸(一般称为沟道长度)可以显著地改善关于该晶体管组件的下降及上升时间的装置性能。然而，该沟道长度的缩减亦产生在任何传导线路的尺寸上的减少，诸如通常由多晶硅所形成的该场效晶体管的闸极电极以及允许对于该晶体管的漏极及源极区域做电性接触的接触区域的在尺寸上的缩减，所以用于电荷载子传输的可获得的截面将缩减。因此，除非该缩减的截面通过改善形成该线路及接触区域(诸如该闸极电极、及该漏极与源极接触区域)的材料的电性特性而做补偿，该传导线路与接触面积将显现较高的阻值。
因此改善实质上包括诸如硅的半导体材料的传导区域的特性是特别重要的，例如，在现代的集成电路中，个别的半导体装置(诸如场效晶体管、电容器等)主要是以硅材为基础，其中该个别的装置系通过硅材线路及金属线路做连接。虽然该金属线路的电阻率可以通过例如以铜替换一般常使用的铝而改善，但当需要改善含硅半导体线路及半导体接触区域的电性特性时，制造过程工程师将面临一项挑战性的任务。
参考图1a及1b，该图今将说明用于制造例如含有例如多个金氧半导体(MOS)晶体管的体集成电路的例示性制造过程，借以更详细地说明在改善含硅半导体区域的电性特性中所包含的问题。
在图1a中，半导体结构100包含基板101，例如硅基板，其中第一半导体组件110及第二半导体组件130形成于该基板101中。如同于图1a中所描述的，该第一半导体组件110表示第一传导形式的场效晶体管，诸如n-沟道晶体管，并且该第二半导体组件130可表示第二传导形式的场效晶体管，诸如p-沟道晶体管。该第一半导体组件110包括由绝缘材料所形成的浅沟槽隔离(shallow trenchisolation)113，诸如二氧化硅，并且该浅沟槽隔离113于该基板101中定义主动区域112。闸极电极115形成于闸极绝缘层118上方，该闸极绝缘层118分隔该闸极电极115与该主动区域112，例如由二氧化硅或氮化硅所构成的间隔组件116位在该闸极电极115的侧壁。在该主动区域112中，形成源极及漏极区域114并且呈现所需要的适当的掺杂分布(dopant profile)，以在该第一半导体组件110的操作期间连接建立在该漏极及该源极区域之间的传导沟道。
该第二半导体组件130包括实质上与该第一半导体组件110相同的部件并且除了″导引11″以″导引13″代替之外，该对应的部件通过该相同的组件符号表示。如同先前所提示的，该第二半导体组件130可例如在传导的形式上不同于该第一半导体组件110，意即，不同于提供于该主动区域112及132内的掺杂的形式及浓度、该闸极电极的侧向延伸(亦称为闸极长度、横截面面积)等等。再者，需要注意的是在第1a及1b图中虽然该第一及第二半导体组件110及130是以晶体管组件作说明，该第一及第二半导体组件110及130可表示为使用电荷载子传输的任何含硅区域。例如，相当长的多晶硅线路可连接在单一芯片区域的不同位置上的半导体组件并且这些多晶硅线路可以视为第一及第二半导体元作110、130，该多晶硅线路的电性特性需要改善以便对关于信号传递延迟获得增强的装置性能。
再次参考图1a，尤其该第一及第二半导体组件110及130的闸极长度决定这些装置的沟道长度，并且因此如同先前所提及的显著地影响该第一及第二半导体组件110及130的电性特性，由于该闸极电极115、135的横截面面积的缩减，通过缩短的闸极长度将导致该闸极电极115、135的电阻增加。
用于形成该半导体结构100的典型的制造过程流程可包括该下列步骤：在通过众所周知的光学微影技术形成该浅沟槽隔离113及133后，执行植入步骤以产生所需的掺杂浓度于该主动区域112及132内；接着，该闸极绝缘层118及138依据设计需求而形成；之后，通过复杂的光学微影及修整蚀刻(trim etch)方法将例如多晶硅层图案化而形成该闸极电极115及135；接着，用于在该源极及漏极区域114及134内部形成所谓的源极及漏极延伸的更进一步的植入步骤将会执行，并且该间隔组件116及126通过沉积及非等向性蚀刻技术而形成。该间隔组件116及126是用以作为后续的植入步骤用的植入屏蔽，其中掺杂粒子经植入至该源极及漏极区域114及134内以在这些区域内产生所需的高掺杂浓度。需要注意的是该掺杂浓度于图1a中在该水平方向上(即，在该闸极电极115、135的长度方向上)的改变和在垂直方向上一样，该垂直方向于下文中将称为深度方向。虽然该源极及漏极区域114及134的掺杂分布为描绘具有明确边界的区域，事实上该掺杂分布因为该植入制造过程及该后续的退火步骤的性质而为连续性的变化，该退火步骤为执行用于活化该植入的原子及用于修补因该植入步骤所造成的晶格损伤。通常，该掺杂分布必须选自符合该第一及第二半导体组件110及130的其它的参数，例如，短的闸极长度及因此较短的沟道长度需要″浅的″掺杂分布以避免所谓的″短沟道效应(shortchannel effect)″。因此，在深度方向上的峰值浓度可能位在该漏极及源极区域114及134的表面下方数百奈米处。再者，p-沟道晶体管可能比n-沟道晶体管组件更需要不同的掺杂分布。
如同先前所提及的，可以视为多晶硅线路的该闸极电极115及135的横截面以及在该源极及漏极区域114及134的上方的接触区域显著地影响该第一及第二半导体组件110及130的电性特性。由于通常这些装置区域主要含有诸如以单晶、多晶及非晶形式的硅材的半导体材料，虽然它们通常包含掺杂物，但这些区域例如与金属线路相较之下则呈现相当高的电阻。因此，这些区域需经由处理以增加这些区域的传导性，借以改善该装置的整体的效能。
为了达到此目的，依据图1a，金属层140沉积于该第一及第二半导体组件110及130上方。通常，该金属层140包括钛、钴或其它耐火金属。接着，第一次热处理(例如快速热退火)系经由在该源极及漏极114、134内的硅材、该闸极电极115、135与包含于该金属层140内的金属之间开始进行化学反应而完成，例如，若该金属层140实质上包括钴，该第一次热处理的平均温度可以设定在大约400℃以产生呈现相当高的电阻率的介稳态(metastable)钴硅化合物(compound)。由于包含于该间隔组件116、136及该浅沟槽隔离113、133内的硅是以二氧化物或氮化物的形式的化学键结，该金属层140的金属并未实质上与该间隔组件115、136及该浅沟槽隔离113、133的材料起反应。在该第一次热处理之后，未与该下层材料反应的该金属层140的材料例如将通过选择性湿式蚀刻制造过程而移除。之后，执行第二次热处理，例如，以温度高于在该第一次退火步骤的第二次快速退火步骤转换该介稳态金属-硅化合物成为金属硅化物。在该上述的例子中，当使用钴时，钴的硅化物于该第二次退火步骤中形成。该金属硅化物比该介稳态金属-硅化合物呈现显著较低的电阻，并且比该掺杂的多晶硅的片电阻呈现显著较低(大约5至10倍的倍数)的电阻。
图1b概略性显示最终获得的第一及第二半导体组件110及130，该第一及第二半导体组件110及130具有分别形成于该个别的源极及漏极区域114、134上及该闸极电极115、135上的金属硅化物区域141。虽然该金属硅化物区域141显著地改善该第一及第二半导体组件110及130的电性特性，但由于在该公知的制造过程流程中，必须形成该金属硅化物区域141以便符合该第一半导体组件110及该第二半导体组件130的需求，以至于最佳化该第一半导体组件110的硅化物区域141的特性时会损及该第二半导体组件130的硅化物区域141的作用，并且反过来亦如此，故仍具有待改良的空间。
因此需要具有一种半导体及形成该半导体的方法，其中该传导的半导体区域的特性可依不同的半导体组件个别地最佳化。
发明内容
本发明一般涉及半导体装置及用于制造该半导体装置的方法，在该半导体装置中含硅区域接受金属硅化物部分，以增加这些区域的电性性质，其中材料的形式及/或该金属硅化物部分的厚度于不同的区域为个别地调整，以在这些不同的半导体区域获得所需的电性传导率，而更进一步最佳化该半导体装置的效能。
依据一项说明的实施例，制造半导体装置的方法包括提供已经在其上形成第一含硅区域及第二含硅区域的基板，该方法更包括选择性地于该第一含硅区域之上形成第一金属层及选择性地于该第二含硅区域之上形成第二金属层。再者，于该基板上执行热处理以转换至少部分该第一金属层为第一金属硅化物并转换该第二金属层为第二金属硅化物，其中该第一及该第二金属硅化物于本身的组成及/或本身的膜层厚度上为彼此不同的。
依据更进一步说明的实施例，制造半导体组件的方法包括在基板上所提供的第一含硅区域上及第二含硅区域上形成第一金属层。再者，该第一金属层为选择性地由该第二含硅区域移除并且形成光阻屏蔽以覆盖该第一含硅区域及曝露出该第二含硅区域。此外，该方法包含沉积第二金属层及移除该光阻屏蔽。再者，化学反应系在该第一及第二金属层与包含于该第一及第二区域的硅材之间开始进行。
依据本发明的另一个实施例，形成半导体装置的方法包括提供已经在其内形成第一及第二含硅区域的基板，该第一及第二含硅区域在晶格结构、尺寸、掺杂浓度及掺杂分布的至少其中一者上是彼此不同的。再者，该方法包含在该第一及第二含硅区域上沉积第一金属层并且形成光阻屏蔽以曝露出该第一含硅区域及覆盖该第二含硅区域。再者，该第一金属层由该第一含硅区域移除并且接着将第二金属层沉积于该基板之上。此外，该方法包含移除该光阻屏蔽及热处理该基板，以分别在该第一及第二含硅区域内获得第一硅化物部分及第二硅化物部分，其中于该第一及第二金属层内的材料的形式及该热处理的制造过程参数被选择以调整该第一及第二硅化物部分的深度。
虽然本发明容许各种修正及其它的形式变更，本发明的特定的形式已经通过于图式中的例子做呈现并且于此详细描述。然而，应该了解的是在此所描述的特定实施例并非用以限定本发明为该所揭示的特定形式，而相反地，是意在含括所有落在由随附的申请专利范围所定义的本发明的精神及范畴内的修正、等效组件及替代组件。
附图说明
本发明可以通过结合该随附的图式与下列说明而了解，其中相同的组件符号代表相同的组件。
第1a及图1b示意性地显示公知制造半导体组件的横截面图；以及
第2a至图2f示意性地显示依据本发明的一项实施例的半导体装置在不同制造阶段期间的横截面图。
具体实施方式
本发明的说明的实施例于下文中说明。为了说明明确的目的，并非所有实际完成的特征系于此说明书中做描述。当然将会了解的是在任何此类实际实施例的开发中，各种特定实现的决定必须符合以达到该开发者的特定目标，诸如与系统相关的及业务相关的限制的兼容性，因此所实际完成的实施例亦会彼此不同。再者，将会了解的是此类开发的努力必定是复杂及耗时的，但是尽管如此对于熟习此项技艺的人士在具有此揭示的优点后将是例行性的任务。
参考第2a至图2f，本发明的说明的实施例今将做描述，其中，如同先前所指出的，两个或两个以上的不同的传导含硅区域容纳有硅化物部分，该硅化物部分的材料形式及/或厚度系相对应地设计以改善这些区域的电性传导。例如，若对于连接两个不同的晶粒区域的长的硅材线路而言必须获得类似的信号传递延迟，其中该硅材线路的其中一条比该另一条呈现较大的横截面面积，依据本发明，不同的硅化物部分形成于这些硅材线路上以改善该整体的特性并且对于该不同的横截面面积做实质上补偿。该方法应用于不同类型的晶体管组件，诸如n-沟道晶体管及p-沟道晶体管，通常，这些晶体管具有不同的掺杂分布并且亦具有显现电荷载子在该硅化物部分及该掺杂的含硅区域之间的接口处的不同的阻障高度。在此情况中，本发明亦允许其中一个晶体管适当地于该装置中形成相对应的硅化物部分，以个别地最佳化该装置的效能。同样地，短沟道组件通常比长沟道装置需要不同类型的硅化物部分，因为例如在长沟道装置中，该峰值掺杂浓度是位在漏极及源极区域内的较深处，而比需要相当浅的接合的短沟道装置为更深。本发明允许个别地调整该硅化物部分在该峰值掺杂浓度所在处的深度处的覆盖，以便令电荷载子获得最小的迁移阻值，尤其是当该金属硅化物的阻障层高度经由选择以符合一般在该晶体管组件的主动区域内的掺杂形式。因此，虽然在下列的详细描述中是依据互补式晶体管对的第一及第二半导体组件而表示，本发明是意在含括其中含硅区域需要个别地容纳的硅化物部分的所有态样，以改善该个别半导体领域的效能或改善该半导体装置的整体的效能。
在图2a中，半导体结构200包括基板201，该基板201为例如硅基板或任何其它适合形成半导体组件的基板。在该基板201中，第一半导体组件210包括由浅沟槽隔离213所定义的主动区域212，闸极电极215通过闸极绝缘层218而与主动区域212隔离，绝缘材料的间隔组件216(诸如二氧化硅或氮化硅)系邻接该闸极电极215侧壁而形成，而在该主动区域212中，源极及漏极区域214系形成。
该半导体结构200更包含实质上包括与该第一半导体组件210相同的构件。因此，相对应的部件除了导引″21″以导引″23″代替之外，以相同的组件符号来标示。然而，需要注意的是虽然所描绘的是如此地类似，该第一及第二半导体组件210及230于上文所描述意义上是彼此不同的。意即，该第一及第二半导体组件210及230可以分别表示不同形式的场效晶体管，例如不同的沟道传导性、沟道长度、于该基板201内的位置等等。再者，该第一及第二半导体组件210及230可以表示为硅材线路，诸如于该基板201中连接不同的区域的多晶硅线路，或者可以表示为多个硅材线路，该硅材线路在掺杂、掺杂浓度、尺寸(即于在长度或横截面方面)、晶格结构(即多晶、单晶、非晶)等形式上是不同的。
第一金属层240沉积于该第一及第二半导体组件210及230上，该第一金属层240包括一种材料形式并且以沉积具有一定厚度，使得欲形成于该第一半导体组件210的硅化物部分可以实质上呈现该所需的电气特性。例如，在其中一项实施例中，该第一金属层可以包括钴、钛、锆、钨、镍或任何其它的耐火金属的至少其中一种，该金属与硅反应以形成具有相当低的电阻值的金属硅化物。在另一项实施例中，该第一金属层可以包含一种或一种以上的贵重金属，诸如铂、钯或金等金属。在其它实施例中，该第一金属层240可以由不同的金属组成而设置或者可设置为双层或多层。
用于形成该半导体结构200的典型的制造过程流程可能十分类似于参考第1a及1b图所描述的制造过程，并且因此将省略这些制造过程步骤的描述。
图2b概略性地显示具有光阻屏蔽250提供于该第二半导体组件230上的半导体结构200。该光阻屏蔽250可以通过标准的光学微影技术而形成，其中由于该光阻屏蔽250在该浅沟槽隔离233的精确位置并不是关键的，任何覆盖考虑，意即定位该光阻屏蔽250于该第二半导体组件230上的精确度，并非为主要的考虑。
图2c概略性地显示在该第一金属层240由该第一半导体组件210移除之后的半导体结构200。该第一金属层240在该第一半导体组件210处的移除可以通过选择性湿式化学蚀刻制造过程而达成。
图2d概略性地显示该半导体结构200，其中第二金属层242沉积在该半导体结构200的上方。该第二金属层242可以包括单一金属，或者在其它实施例中，该第二金属层2A2可以包括两种或两种以上的金属，诸如钴、钛、锆、钨、镍、铂、钯、金及上述任何金属的组合，其中包含于该第二金属层242的材料的类型、这些材料的成分(即是否该材料提供作为多个个别的层膜或化合物)、及厚度可以不同于该第一金属层240的相对的特性，以便依设计法则所需的电性特性实质上呈现待形成于该第一半导体组件210内的硅化物部分。
可完成该第二金属层242的沉积并使得该光阻屏蔽250的侧壁部分252仍然实质上未由该第二金属层242的材料所覆盖，意即，可使用允许最小的阶梯覆盖的沉积技术。例如，诸如溅镀沉积的物理气相沉积(physical vapor deposition，PVD)技术可以使用，其中制造过程参数系以由靶材所溅镀脱离的金属粒子实质上垂直地碰撞该半导体结构200的方式而调整。因此，该第二金属层242的材料的沉积速率在该侧壁部分252处是最小的。调整该金属粒子指向该半导体结构200的表面的轨迹(trajectories)使得该金属粒子实质上垂直地进入该基板表面，可以通过在接近该基板201处使用准直管而获得。另外，或者此外，该进入金属粒子的所需的方向性亦可以通过在该第二金属层242的沉积期间调整磁性及电场而获得，使得最小的阶梯覆盖可以达到。
图2e概略性显示使用该光阻屏蔽250的半导体结构200，并且因此，形成于该光阻屏蔽250的上方的第二金属层242由该第二半导体组件230所移除。因此，该半导体结构200包括在该第一半导体组件210上的第二金属层242及在该第二半导体组件230上的第一金属层240，其中，如同先前所提及的，该第一及第二金属层240及242在材料的形式及/或膜层厚度上为彼此不同，以便对于欲形成于该第一及第二半导体组件210及230内的对应的硅化物部分产生该所需的特性。
移除该光阻屏蔽250及沉积于该光阻屏蔽250上的第二金属层242可以通过使用对于该光阻屏蔽250比对于该第二金属层242具有实质上较高的蚀刻速率的化学药剂的选择性湿式蚀刻制造过程而达成，视具有该第二金属层242的金属的侧壁部分252的覆盖程度而定，该初始沉积的第二金属层242的预定的厚度可以相对应地选择，以便在该后续的蚀刻制造过程中在该第一半导体组件210上方的第二金属层242的厚度将不会减少至所需的最小厚度以下。在移除该光阻屏蔽250中，该侧壁部分252为受到″下方蚀刻(underetched)″，因此，使得在该光阻屏蔽250的上方的第二金属层242的结构完整性将破裂，并且使该第二金属层242分离的个别的部件将在该蚀刻制造过程期间冲离。即使该侧壁部分252为受到该第二金属层242所覆盖，该光阻屏蔽250仍可以可靠地移除，虽然相较于实质上无金属的侧壁部分252而言为较长的蚀刻，但在该侧壁部分252的金属层厚度比该第二金属层242在该基板201的实质上水平的表面部分处为明显地较小。在一项说明的实施例中，该第二金属层242在该侧壁部分252处的膜层厚度将不会超过在水平表面部分的膜层厚度的约10％。在此方面，需要注意的是，因为在此区域将完全不会有硅化物部分形成，在该第一半导体组件210的其它部分处的降低的阶梯覆盖(例如在该间隔组件216处)将不受影响。
图2f概略地显示具有第一硅化物部分214形成于该第二半导体组件230内及第二硅化物部分243形成于该第一半导体组件210内的半导体结构200。虽然并未描绘于图2f中，该第一及第二硅化物部分241及243在本身的深度或厚度上为彼此不同，意即，分别地进入该区域214、215及234、235内部的穿透深度及/或材料/组成的类型。因此，该第一硅化物部分214经由设计以改善具在该区域234及235内部的电性传导率并且可提供于该区域234、235内所提供的掺杂物的峰值浓度的实质的重迭，及/或在该硅化物部分241及该区域234、235之间产生最小的阻障高度。该设计同样应用于该第二硅化物部分243，意即，该第一及第二硅化物部分241、243经由设计以对于每个该第一及第二半导体组件210、230产生可以在相对应预先定义的范围内的片电阻。
该第一及第二硅化物241、243可以通过该下列的制造过程步骤而获得，依据一项实施例，执行例如快速热退火步骤的热处理，以在该第一及该第二金属层240、242中的金属与在该区域214、234及215、235内所包含的硅材之间开始产生化学反应。在以第一温度持续第一时间间隔的该第一快速热退火步骤，以及接着将过量的金属通过选择性蚀刻制造过程从该半导体结构200的表面移除之后，可以第二温度执行第二快速热退火步骤于第二时间间隔，该第二温度通常较高于该第一温度以获得具有相当低的电性特性的稳定的金属硅化物。在移除在该第一及第二快速热退火步骤之间的该第一及第二金属层240、242的过量的金属中，该蚀刻剂并不需要相对于该第一及第二金属层240、242为选择性的，以便该过量的金属可以在一般蚀刻制造过程中移除。
在该第一快速热退火步骤期间，该区域214、234、215、235的原子及该第一及第二金属层240、242的原子的扩散将发生，以便维持在该硅材及该金属之间的连续性的反应，扩散的程度以及因此在该反应期间所形成的金属-硅化合物的数量视材料的种类、该温度及该退火制造过程的持续时间而定，通常，具有较高的熔融温度的金属倾向呈现较低的扩散活性。因此，该金属-硅化合物的厚度可以通过控制该第一平均温度及该第一时间间隔而做部分调整。在该第二快速热退火步骤中，使用该第二温度，其中该金属-硅化合物转换成低的奥姆型态的反应将发生。通常，该第二平均温度高于该第一温度以获得具有相对低的电性阻值的稳定的金属硅化物。该第二平均温度及该第二时间间隔亦可加以控制，以在每个该区域214、215、234、235中获得该所需的片电阻。
需要注意的是虽然该第一及第二金属层240、242彼此不同，由于包括该第一及第二金属层240、242的材料的反应特性为众所周知的并且可以经由选择以产生该所需的片电阻，因此于该第一及第二半导体组件210及230内的片电阻仍可在单一共同的热处理中个别地调整，例如，上文所描述的两阶段退火。
上文所揭示的该特定的实施例仅为例示性说明的，因为本发明对于那些熟习此项技艺的人士在了解于此所教授的好处后明显地将可以以不同但等效的方式做修改及施行。例如，上文所提出的制造过程步骤可以以不同的顺序执行。再者，本发明并非意在限定于于此所显示的架构或设计的细部上，而是限定在下文所描述的申请专利范围中。因此很明显地上文所揭示的该特定的实施例可以做变更或修正，并且所有此类变化皆视为本发明的范畴及精神内。因此，于此所请求的保护为如同于下文的申请专利范围中所提出的内容。

Claims (14)

1.一种用于制造半导体装置的方法，系包括：
提供其上形成有第一含硅区域及第二含硅区域的基板；
选择性地形成第一金属层于该第一含硅区域上；
选择性地形成第二金属层于该第二含硅区域上；以及
热处理该基板以转换至少部分该第一金属层成为第一金属硅化物及至少部分该第二金属层成为第二金属硅化物，其中该第一及第二金属硅化物部分在组成及厚度的至少一者上是彼此不同的。
2.如权利要求1所述的方法，其中选择性地形成该第一金属层包含：
于该第一及第二含硅区之上沉积该第一金属层；
于该第一含硅区上形成光阻屏蔽；以及
从该第二含硅区域移除该第一金属层。
3.如权利要求2所述的方法，其中于该第二含硅区域上选择性地形成该第二金属层包含：
于该第二含硅区域及该光阻屏蔽上沉积该第二金属层；以及
移除该光阻屏蔽。
4.如权利要求3所述的方法，其中沉积该第二金属层包含控制该金属沉积使得该光阻屏蔽的阶梯覆盖是最少的。
5.如权利要求4所述的方法，其中该阶梯覆盖通过使用其中金属粒子实质上垂直地碰撞该基板的气相沉积技术而减少。
6.如权利要求4所述的方法，其中在该第二金属层的沉积期间金属粒子碰撞该基板的方向性系通过在该第二金属层的沉积期间使用准直管及控制所使用的该磁性及电性场的至少其一者而做控制。
7.如权利要求1所述的方法，其中该第一及该第二金属层的金属类型及膜层厚度、温度及该热处理的持续时间的至少其中一者为经由选择，以在该第一及第二硅化物部分内获得第一及第二片电阻，使得该第一及第二片电阻在相对预先定义的范围之内。
8.如权利要求1所述的方法，其中至少其中一个该第一及第二金属层包括钴、钛、钽、锆、镍、钨、贵重金属及上述任何金属的组合的至少其中者。
9.如权利要求1所述的方法，其中该第一含硅区域包含至少其中一个n-沟道场效晶体管并且该第二含硅区域包含至少其中一个p-沟道场效晶体管。
10.一种用于制造半导体装置的方法，系包括：
在基板具有的第一含硅区域及第二含硅区域上形成第一金属层；
形成光阻屏蔽以覆盖该第一含硅区域及曝露出该第二含硅区域；
由该第二含硅区域移除该第一金属层；
在该第二含硅区域及该光阻屏蔽之上沉积第二金属层；
移除该光阻屏蔽；以及
在该第一及第二金属层与包含于该第一及第二区域内的硅材之间启始化学反应，以分别在该第一及第二含硅区域内形成第一及第二硅化物部分。
11.如权利要求10所述的方法，其中沉积该第二金属层包含控制该金属沉积使得该光阻屏蔽的阶梯覆盖是最少的。
12.如权利要求11所述的方法，其中该阶梯覆盖通过使用其中金属粒子实质上垂直地碰撞该基板的气相沉积技术而减少。
13.如权利要求10所述的方法，其中在该第二金属层的沉积期间金属粒子碰撞该基板的方向性系通过在该第二金属层的沉积期间使用准直管及控制所使用的该磁性及电性场的至少其中一者而做控制。
14.一种用于形成半导体装置的方法，该方法包括：
提供其上形成有第一及第二含硅区域的基板，该第一及第二含硅区域在晶格结构、尺寸、掺杂浓度及掺杂分布的至少其中一者上为彼此不同的；
在该第一及第二含硅区域上沉积第一金属层；
形成光阻屏蔽以曝露出该第一含硅区域及覆盖该第二含硅区域；
从该第一含硅区域移除该第一金属层；
在该第一含硅区域及该光阻屏蔽上方沉积第二金属层；
移除该光阻屏蔽；以及
热处理该基板以分别在该第一及第二含硅区域中获得第一硅化物部分及第二硅化物部分，其中在该第一及该第二金属层中的材料的参数及该热处理的制造过程参数被选择，以调整该第一及第二硅化物部分的深度。
CNB028283538A 2002-02-28 2002-12-20 在半导体装置的不同含硅区域形成不同硅化物部分的方法 Expired - Lifetime CN100367465C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10208904A DE10208904B4 (de) 2002-02-28 2002-02-28 Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10208904.3 2002-02-28
US10/282,720 2002-10-29
US10/282,720 US7226859B2 (en) 2002-02-28 2002-10-29 Method of forming different silicide portions on different silicon-containing regions in a semiconductor device

Publications (2)

Publication Number Publication Date
CN1623222A true CN1623222A (zh) 2005-06-01
CN100367465C CN100367465C (zh) 2008-02-06

Family

ID=27789716

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028283538A Expired - Lifetime CN100367465C (zh) 2002-02-28 2002-12-20 在半导体装置的不同含硅区域形成不同硅化物部分的方法

Country Status (6)

Country Link
EP (1) EP1479102B1 (zh)
JP (1) JP2005519468A (zh)
CN (1) CN100367465C (zh)
AU (1) AU2002360826A1 (zh)
TW (1) TWI256088B (zh)
WO (1) WO2003075330A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1015721A3 (nl) 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting.
US7064025B1 (en) * 2004-12-02 2006-06-20 International Business Machines Corporation Method for forming self-aligned dual salicide in CMOS technologies
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices
US20060163670A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Dual silicide process to improve device performance
GB2442174B (en) * 2005-06-30 2008-11-12 Advanced Micro Devices Inc Technique for forming contact insulation layers and silicide regions with different characteristics
DE102005030583B4 (de) * 2005-06-30 2010-09-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement
WO2007005136A1 (en) * 2005-06-30 2007-01-11 Advanced Micro Devices, Inc. Technique for forming contact insulation layers silicide regions with different characteristics
JP2007142347A (ja) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014030B2 (ja) * 1995-05-31 2000-02-28 日本電気株式会社 半導体装置の製造方法
US6020242A (en) * 1997-09-04 2000-02-01 Lsi Logic Corporation Effective silicide blocking
US6040606A (en) * 1998-11-04 2000-03-21 National Semiconductor Corporation Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture
TW428231B (en) * 1999-01-16 2001-04-01 United Microelectronics Corp Manufacturing method of self-aligned silicide
US6238984B1 (en) * 2000-05-05 2001-05-29 United Microelectronics Corp. Integrating high voltage and low voltage device with silicide block mask

Also Published As

Publication number Publication date
EP1479102B1 (en) 2010-08-11
JP2005519468A (ja) 2005-06-30
CN100367465C (zh) 2008-02-06
TWI256088B (en) 2006-06-01
AU2002360826A1 (en) 2003-09-16
TW200303587A (en) 2003-09-01
EP1479102A1 (en) 2004-11-24
WO2003075330A1 (en) 2003-09-12

Similar Documents

Publication Publication Date Title
KR100387389B1 (ko) 반도체 장치 및 그 제조 방법
JP4722448B2 (ja) 半導体の接続領域の接触抵抗を低減する方法
JP5048480B2 (ja) 使い捨てスペーサを隆起ソース／ドレイン処理に取り入れた半導体デバイスの製造方法
US7291527B2 (en) Work function control of metals
CN1777976A (zh) 形成通过加入硅来调整功函数的金属栅极结构的方法
US20050118769A1 (en) Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity
JP2005123625A (ja) シリサイド化された電極を有する半導体装置の製造方法
EP0682359A1 (en) Multilayer gate MOS device
CN101093816A (zh) 完全金属硅化栅极与无金属硅化电阻与其制备方法
CN100367465C (zh) 在半导体装置的不同含硅区域形成不同硅化物部分的方法
CN106409677A (zh) 半导体器件及其形成方法
KR100978647B1 (ko) 반도체 장치의 상이한 실리콘 함유 영역 상에 상이한실리사이드 부분을 형성하는 방법
CN104218000B (zh) 晶体管及其形成方法
US9640438B2 (en) Integrated circuits with inactive gates and methods of manufacturing the same
JP3316027B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
CN100481333C (zh) 具有不同金属硅化物部分的半导体器件的制造方法
CN101194349A (zh) 通过改变垂直掺杂物质分布以减少硅化物不均匀度的技术
CN1517300A (zh) 微小线宽金属硅化物及其制作方法
US7115464B2 (en) Semiconductor device having different metal-semiconductor portions formed in a semiconductor region and a method for fabricating the semiconductor device
CN100380625C (zh) 在集成电路中含硅导体区域形成改良的金属硅化物部分的方法
CN100423212C (zh) 高压金属氧化物半导体晶体管元件及其制造方法
JP2003258246A (ja) 電界効果トランジスタの製造方法
CN2699481Y (zh) 微小线宽金属硅化物结构
JPS61225838A (ja) 電極配線の形成方法
KR100223275B1 (ko) 반도체 소자의 폴리실리콘층 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080206

CX01 Expiry of patent term