CN1619837A - 具有串联薄膜晶体管的有源矩阵有机发光装置及其制法 - Google Patents
具有串联薄膜晶体管的有源矩阵有机发光装置及其制法 Download PDFInfo
- Publication number
- CN1619837A CN1619837A CNA2004101005507A CN200410100550A CN1619837A CN 1619837 A CN1619837 A CN 1619837A CN A2004101005507 A CNA2004101005507 A CN A2004101005507A CN 200410100550 A CN200410100550 A CN 200410100550A CN 1619837 A CN1619837 A CN 1619837A
- Authority
- CN
- China
- Prior art keywords
- source
- drain region
- coupling part
- conduction type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000011159 matrix material Substances 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 230000008878 coupling Effects 0.000 claims description 90
- 238000010168 coupling process Methods 0.000 claims description 90
- 238000005859 coupling reaction Methods 0.000 claims description 90
- 239000012535 impurity Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920001621 AMOLED Polymers 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
串联TFT具有包括第一本体，第二本体，以及串联连接第一本体和第二本体的半导体层。第一本体具有第一沟道区和位于第一沟道区两侧的第一源/漏区。第二本体具有第二沟道区和位于第二沟道区两侧的第二源、漏区。在第一源/漏区和第二源/漏区之间插入连接部分，用于串联连接第一本体和第二本体，连接部分的导电类型与第一源/漏区和第二源/漏区中的至少一个不同。第一栅的位置相应于第一沟道区，第二栅的位置相应于第二沟道区。使用这种串联TFT可以制造一种有源矩阵OLED。
Description
相关申请的交叉引用
本申请要求享受2003年9月3日提交的韩国专利申请2003-61587的优先权，为了充分公开在此援引该专利以作参考。
技术领域
本申请涉及一种薄膜晶体管，具有此类薄膜晶体管的有机发光装置(OLED)，以及用于制造这种OLED的方法，特别是涉及一种串联薄膜晶体管，具有此类晶体管的有源矩阵OLED，以及一种用于制造这种有源矩阵OLED的方法。
背景技术
典型的OLED是一种已经被电致发光的荧光有机化合物的发射显示器。根据显示像素是如何驱动的，OLED被分为无源OLED和有源矩阵(AM)OLED。在AM OLED中，每个像素由其自身的像素驱动电路来驱动。AM OLED消耗的功率比无源矩阵(PM)OLED少，并且AM OLED能在较大的区域内和较高的清晰度下应用。像素驱动电路包括开关薄膜晶体管(TFT)，驱动TFT，以及用于构成基本像素驱动电路的电容。可以给像素驱动电路增加TFT，用于补偿TFT的临界电压，载流子迁移率等等。在此例中，驱动TFT可以通过局部互连线彼此相连。这种相互串联的TFT被称为串联TFT。
图1示出了根据现有技术的具有串联TFT的OLED的截面图。
参看图1，第一构图半导体层30和第二构图半导体层35位于衬底10上。第一构图半导体层30由第一沟道区30a，和形成在第一沟道区30a两侧的第一源/漏区30b，30c构成。第二构图半导体层35由第二沟道区35a，和形成在第二沟道区35a两侧的第二源/漏区35b，35c构成。第一栅极50和第二栅极55分别位于第一沟道区30a和第二沟道区35a之上。栅绝缘层40插入在沟道区30a，35a和栅电极50，55之间。形成中间层60，用于覆盖栅电极50，55，栅绝缘层40，以及半导体层30，35。在中间层60和栅绝缘层40中，形成第一接触孔61，第二接触孔63，用于分别暴露第一源/漏区30b，30c，以及形成第三接触孔65和第四接触孔67，用于分别暴露第二源/漏区35b，35c。在中间层60和栅绝缘层40中还形成第一源/漏电极71，73和第二源/漏电极75，77。最后，在中间层60上形成互连线74。因此，第一源/漏电极71，73与暴露在第一和第二接触孔61，63中的第一源/漏区30b，30c相连；第二源/漏电极75，77与暴露在第三和第四接触孔65，67中的第二源/漏区35b，35c相连。互连线74串联连接第一源/漏电极73和第二源/漏电极75。这样，第一半导体层30和第二半导体层35就通过第一源/漏电极73，第二源/漏电极75以及插入的互连线74彼此串联连接。最后，第一TFT51和第二TFT56彼此串联连接。
为了实现这种串联TFT，需要两个接触孔，分别被称作第二接触孔63和第三接触孔65，其中第二接触孔63用于形成第一源/漏电极73，第三接触孔65用于形成第二源/漏电极75。由于需要在衬底上形成这两个接触孔，因此增加了像素驱动电路所占的面积，这对增加孔径比的可能性产生了不利的影响。此外，具有两个接触孔对于设计规则：即外周图案应该相对于接触孔保持规则的间隔，也产生了不利的影响。
发明内容
因此，本发明涉及一种串联TFT，一种OLED以及制造这种OLED的方法，这种OLED基本上克服了由现有技术的限制以及缺陷引起的一个或多个问题。
本发明提供一种能够减少对设计规则的限制并且能增加孔径比的串联TFT。
本发明提供一种能够减少对设计规则的限制并且能增加孔径比的OLED。
本发明的其他特征将出现在下面的描述中，从以下描述中部分内容将变得清楚或者可以通过对本发明的实践而获知。
本发明公开了一种具有包括第一本体，第二本体以及连接部分的半导体层的串联TFT，其中第一本体具有第一沟道区和位于第一沟道区两侧的第一源/漏区，第二本体具有第二沟道区和位于第二沟道区两侧的第二源/漏区，连接部分插入在第一源/漏区和第二源/漏区之间用于串联连接第一本体和第二本体，连接部分的导电类型与第一源/漏区或第二源漏区中至少一个的导电类型不同。TFT还具有位置与第一沟道区相应的第一栅电极，和位置与第二沟道区相应的第二栅电极。
本发明还提供一种具有衬底和半导体层的AMOLED，其中半导体层位于衬底上，并且包括第一本体，第二本体以及连接部分，其中第一本体具有第一沟道区和位于第一沟道区两侧的第一源/漏区，第二本体具有第二沟道区和位于第二沟道区两侧的第二源/漏区，连接部分插入在第一源/漏区和第二源/漏区之间用于串联连接第一本体和第二本体，并且连接部分的导电类型与第一源/漏区或第二源/漏区中至少一个的导电类型不同。AMOLED还具有位于半导体层上并通过第一沟道区的第一栅电极，位于与第一电极相同的半导体层上并通过第二沟道区的第二栅电极，以及位于第一和第二栅电极上用于覆盖半导体层以及第一和第二栅电极的中间层。
本发明进一步公开了一种用于制造这种AMOLED的方法。
应该理解上述的总体描述以及下面的详细描述都是示例性和解释性的，其目的在于对权利要求限定的本发明提供进一步的解释。
附图说明
用于提供对本发明的进一步理解，并且结合并构成本说明书的其中一部分的附图示出了本发明的实施例，并且与文字描述一起用于解释本发明的原理。
图1是具有根据现有技术的串联TFT的OLED的截面图。
图2A，2B，2C是OLED，以及用于制造具有根据本发明第一实施例的串联TFT的OLED的截面图。
图3A，3B是根据本发明第一实施例的串联TFT的等价电路。
图4A，4B，4C是OLED，以及用于制造具有根据本发明第二实施例的串联TFT的OLED的截面图。
图5A，5B是根据本发明第二实施例的串联TFT的等价电路。
图6A，6B，6C分别是根据第一，第二，以及比较例的TFT的截面图。
图7A，7B是根据基于预定条件的第一实施例的TFT的电流传递特性图。
图7C，7D是分别根据第二实施例和比较例的TFT的电流传递特性图。
具体实施方式
现在对本发明的实施例进行详细说明，在附图中示出了具体的例子。图中，采用相同的数字来表示在整个说明书中相同的元件。
图2A，2B，2C是OLED，以及用于制造OLED的方法的截面图，其中OLED具有根据本发明第一实施例的串联TFT。
参照图2A，设置衬底100，在衬底100上可以形成缓冲层200。缓冲层200用于防止衬底100内的杂质以后影响串联TFT的其他层。然后在缓冲层200上形成半导体层300。半导体层可以由无定形硅或多晶硅组成。如果半导体层由多晶硅组成，那么半导体层是在无定形硅形成在缓冲层200上之后通过采用不同的结晶方法形成的，这在本领域已经是公知的。
然后使用光阻材料对形成在缓冲层200上的半导体层进行构图，由此形成具有图案的半导体层300，其具有第一本体330，第二本体350，以及用于将第一本体330串联连接到第二本体350上的连接部分370。
然后形成光阻材料图案(未示出)，用于暴露连接部分370和第一本体330的预定区域，使用光阻材料图案作为掩模掺杂第一类导电杂质，使得在第一本体330内形成第一S/D区330b，330c，以及掺有杂质的连接部分370。结果，在第一S/D区330b和330c之间限定出第一沟道区330a。使用n型掺杂剂，诸如PH3，或p型掺杂剂，诸如BF3来掺杂第一类导电杂质，使得第一S/D区330a，330c和连接部分370被掺杂为n型或p型。
参照图2B，形成栅极绝缘层400，用于覆盖已经形成有第一S/D区330b，330c以及被掺杂的连接部分370的半导体层300，然后在栅极绝缘层400上形成分别通过第一沟道区330a和第二本体350的第一栅电极500和第二栅电极550。
然后在衬底100上形成光阻图案(未示出)，用于暴露第二本体350，使用光阻图案和第二栅电极550作为掩模掺杂第二类导电杂质，由此形成第二S/D区350b和350c。结果，在第二栅电极550下限定出位于第二S/D区350b和350c之间的第二沟道区350a，同时形成连接在连接部分370和第二S/D区350b之间的接触表面370a。第二类导电杂质是导电类型与第一类导电杂质不同的掺杂剂。由此，当第一S/D区330b和330c以及连接部分370被掺杂为n型时，第二S/D区350b和350c就被掺杂为p型，当第一S/D区330b和330c以及连接部分370被掺杂为p型时，第二S/D区350b和350c就被掺杂为n型。
结果，形成第一TFT510和第二TFT560。第一TFT510具有第一栅电极500和第一本体330，本体330又进一步具有第一沟道区330a和第一S/D区330b和330c。第二TFT560具有第二栅电极550和第二本体350，第二本体350又进一步具有第二沟道区350a和第二S/D区350b和350c。插入在第一S/D区330c和第二S/D区350b之间的连接部分370将第一本体330连接到第二本体350上，由此将第一TFT510串联连接到第二TFT560上。在此示范实施例中，连接部分370是具有预定阻值的电阻。
参照图2C，形成中间层600，用于覆盖栅绝缘层400和栅电极500和550。然后在中间层600以及栅绝缘层400内形成第一电极接触孔610，连接接触孔630以及第二电极接触孔670。第一电极接触孔610暴露第一S/D区330b，连接接触孔630暴露接触表面370a，第二电极接触孔670暴露第二S/D区350c。
然后形成导电层填充接触孔610，630，670，并且采用光阻材料作为掩模对形成的导电层进行构图，由此形成第一S/D电极710，第二S/D电极770，以及连接电极730。第一S/D电极710接触通过第一电极接触孔610暴露的第一S/D区330b，第二S/D电极770接触通过第二电极接触孔670暴露的第二S/D区350c。连接电极730接触通过连接接触孔630暴露的接触表面370b，由此接触第二S/D区350b以及连接部分370。
如以下所解释的，当采用TFT510和560来实现该电路时，在对接触表面370a施加反偏压时使用连接接触孔630和连接电极730。由于第二S/D区350b和连接部分370被掺杂为不同的导电类型，因此在接触表面370a上就会存在有pn结。当对接触表面370a上的pn结施加正向偏压时，pn结的内在电势会非常低(大约0.7伏)，这使得电流可以很容易的通过。另一方面，当对接触表面370a上的pn结施加反向偏压时，内在电势会非常高，这使得电流很难通过。由此，当对接触表面370a上的pn结施加反向偏压时，采用连接接触孔630和连接电极730分流pn结的内在电势，使得电流容易通过。
这样，依照本发明的第一示范实施例，具有第一S/D区330b和330c并且掺杂有第一类导电杂质的第一TFT510，和具有第二S/D区350b和350c并且掺杂有第二类导电杂质的第二TFT560被连接部分370串联连接，其中连接部分370是掺杂有第一类导电杂质并具有预定阻值的电阻。本示范实施例不具有互连线而是需要单个连接接触孔，减少了对于设计规则的限制同时增加了孔径比。此外，与现有技术中的互连线相比，连接部分370的阻值分布更加均匀，使得串联TFT的分布特性也更加均匀。
图3A和3B是根据本发明第一示范实施例的串联TFT的等效电路图。
参看图3A，第一TFT M1a(图2C中的510)是具有掺杂了n型杂质(图2C中的330b，330c)的第一S/D区的n型TFT，第二TFT M2a(图2C中的560)是具有掺杂了p型杂质(图2C中的350b，350c)的第二S/D区的p型TFT。在该示范实施例中，连接部分，即电阻Rn(图2C中的370)，掺杂有n型杂质(与图2C中第一S/D区330b，330c的导电类型相同)，其用于将n型TFT M1a连接到p型TFT M2a上。Pn二极管(D)代表位于图2C中的接触表面370a上的pn结。当采用这种串联TFT构成电路时，随着电流从n型TFT M1a流向p型TFT M2a，希望形成路径P，诸如连接电极(图2C中的730)，用于使电流容易地绕过pn二极管D。
参看图3B，第一TFT M1b(图2C中的510)是具有掺杂了p型杂质(图2C中的330b，330c)的第一S/D区的p型TFT，第二TFT M2b(图2C中的560)是具有掺杂了n型杂质(图2C中的350b，350c)的第二S/D区的n型TFT。在该示范实施例中，连接部分，即电阻Rn(图2C中的370)，掺杂有p型杂质(与图2C中第一S/D区330b，330c的导电类型相同)，其用于将p型TFT M1b连接到n型TFT M2b上。Pn二极管(D)代表位于图2C中的接触表面370a上的pn结。当采用这种串联TFT构成电路时，随着电流从n型TFT M2b流向p型TFT M1b，希望能够形成路径P，诸如连接电极(图2C中的730)，用于使电流容易地绕过pn二极管D。
图4A，4B，4C是OLED的截面图，并且示出了具有根据本发明第二示范实施例的串联TFT的OLED的制造方法。与第一示范实施例不同，该第二示范实施例示出了由相同类型的TFT组成的串联TFT，其中这些相同类型的TFT由不同类型的连接部分连接。
参看图4A，设置衬底100，最好在衬底100上形成缓冲层200。缓冲层200用于防止衬底100内的杂质以后影响串联TFT的其他层。在缓冲层200上形成半导体层300。半导体层可以由无定形硅或多晶硅构成。如果采用多晶硅构成，那么半导体层是在无定形硅形成在缓冲层200上之后通过不同的结晶方法形成的。
然后使用光阻材料对形成在缓冲层200上的半导体层进行构图，由此形成被构图的半导体层300，其具有第一本体330，第二本体350，以及将第一本体330串联连接到第二本体350上的连接部分370。
然后形成光阻材料图案(未示出)，用于暴露出连接部分370，使用光阻材料图案作为掩模在连接部分370内掺杂第一类导电杂质，使得在被构图的半导体层300上形成掺有杂质的连接部分370。使用n型掺杂剂，诸如PH3，或p型掺杂剂，诸如BF3掺杂第一类导电杂质，使得连接部分370被掺杂为n型或p型。
参看图4B，形成栅绝缘层400，用于覆盖其上已经形成被掺杂的连接部分370的半导体层300，在栅绝缘层400上形成第一栅电极500和第二栅电极550，第一栅电极和第二栅电极分别跨过第一本体330和第二本体350。在该示范实施例中，在栅电极500和550之间形成金属线530，金属线跨过连接部分370。金属线530用于对在本图中没有示出的其他元件提供电信号。
然后在衬底100上形成光阻材料图案(未示出)，用于暴露第一本体330和第二本体350，使用光阻材料图案以及第一和第二本体500，550作为掩模掺杂第二类导电杂质，由此形成第一S/D区330b和330c，第二S/D区350b和350c。结果，在第一栅电极500下限定出位于第一S/D区330b和330c之间的第一沟道区330a，在第二栅电极550下限定出位于第二S/D区350b和350c之间的第二沟道区350a。此外，形成连接在连接部分370和第二S/D区350b之间的第一接触表面370a，和连接在连接部分370和第二S/D区330c之间的第二接触表面370b。
第二类导电杂质是导电类型与第一类导电杂质不同的掺杂剂。由此，当第一S/D区330b和330c，以及第二S/D区350b和350c被掺杂为p型时，连接部分370被掺杂为n型，当第一S/D区330b和330c，以及第二S/D区350b和350c被掺杂为n型时，连接部分370被掺杂为p型。在该示范实施例中，金属线530不允许连接部分370被掺杂为与第一或第二S/D区330b，330c，350b，350c相同的导电类型。
结果，形成第一TFT510和第二TFT560。第一TFT510具有第一栅电极500，第一本体330，第一本体330又具有第一沟道区330a和第一S/D区330b和330c。第二TFT560具有第二栅电极550和第二本体350，第二本体350又具有第二沟道区350a和第二S/D区350b和350c。置于第一S/D区330c和第二S/D区350b之间的连接部分370将第一本体330连接到第二本体350上，由此将第一TFT510串联连接到第二TFT560上。在该示范实施例中，连接部分370是具有预定阻值的电阻。
参看图4C，形成中间层600，用于覆盖栅绝缘层400，栅电极500，550，以及金属线530。然后在中间层600和栅绝缘层400内形成第一电极接触孔610，连接接触孔630和第二电极接触孔670。第一电极接触孔610暴露第一S/D区330b，连接接触孔630暴露第一接触表面370a，第二电极接触孔670暴露第二S/D区350c。
然后形成用于填充接触孔610，630，670的导电层，并使用光阻材料作为掩模对其进行构图，由此形成第一S/D电极710，第二S/D电极770，以及连接电极730。第一S/D电极710接触由第一电极接触孔610暴露的第一S/D区330b，第二S/D电极770接触由第二电极接触孔670暴露的第二S/D区350c。连接电极730接触由连接接触孔630暴露的第一接触表面370a，由此同时接触第二S/D区350b和连接部分370。可替代的，也可以形成连接接触孔630用于暴露第二接触表面370b，使得连接电极730同时连接连接部分370和第一S/D区330c。如上所述，连接部分370被掺杂为第一导电类型，其相邻的第一S/D区330c和第二S/D区350b被掺杂为第二导电类型，使得第一接触表面370a和第二接触表面370b形成为pn结。当采用TFT510和560构成电路时，第一和第二接触表面370a，370b其中之一将会正向偏压，其他元件将会反向偏压。由于其上pn结的内在电势较低，电流可以很容易地通过正向偏压的接触表面，然而由于反向偏压的接触表面上的pn结的内在电势很高，电流将很难通过反向偏压的接触表面。因此，形成一路径，也就是连接接触孔630和连接电极730，用于给由反向偏压接触表面上的pn结产生的内在电势加旁路，这使得电流便于通过反向偏压的接触表面。
这样，根据本发明的第二示范实施例，具有掺杂了第二类导电杂质的第一S/D区330b和330c的第一TFT510，和具有掺杂了第二类导电杂质的第二S/D区350b和350c的第二TFT560被连接部分370串联连接，其中连接部分370是掺杂了第一类导电杂质并且具有预定阻值的电阻。本示范实施例不具有互连线而是需要一个连接接触孔，可以减少对于设计规则的限制同时增加了孔径比。此外，连接部分370的阻值分布要比现有技术中的互连线更加均匀，使得串联TFT的分布特性也更加均匀。
图5A和5B时根据本发明第二示范实施例的串联TFT的等效电路图。
参看图5A，第一和第二TFT(图4C中的510，560)是具有第一S/D区(图4C中的330b，330c)的第一p型TFT M3a，和具有第二S/D区(图4C中的350b，350c)的第二p型TFT M4a。第一S/D区和第二S/D区掺杂了p型杂质。在该示范实施例中，将p型TFT M3a串联连接到p型TFT M4a上的连接部分(图4C中的370)是导电类型与S/D区(图4C中的330b，330c，350b，350c)不同的n型电阻Rn。图中所示位于接触表面370b和370a上的pn结分别是第一pn二极管D1和第二pn二极管D2。当采用这种串联TFT构成电路时，随着电流从第一p型TFT M3a流向第二p型TFT M4a，优选的是形成一路径P，诸如给第二pn二极管D2加旁路的连接电极(图4C中的730)，用于使电流易于流过。
参看图5B，第一和第二TFT(图4C中的510，560)是具有第一S/D区(图4C中的330b，330c)的第一n型TFT M3b，和具有第二S/D区(图4C中的350b，350c)的第二n型TFT M4b。第一S/D区和第二S/D区掺杂了n型杂质。在该示范实施例中，将n型TFT M3b串联连接到n型TFT M4b上的连接部分(图4C中的370)是导电类型与S/D区(图4C中的330b，330c，350b，350c)不同的p型电阻Rp。图中所示位于接触表面370b和370a上的pn结分别是第一pn二极管D1和第二pn二极管D2。当采用这种串联TFT构成电路时，随着电流从第二n型TFT M4b流向第一n型TFT M3b，优选的是形成一路径P，诸如给第二pn二极管D2加旁路的连接电极(图4C中的730)，用于使电流易于流过。
为了有助于进一步理解本发明，下面将介绍涵盖在本发明的示范实施例中的概念的示例。但是这些示例仅用于提供对请求保护的本发明的进一步解释，并不用于限制本发明的范围。
下面的第一和第二实施例考察用于形成根据本发明示范实施例的串联TFT的一个TFT。示例中示出该TFT的电流传输特性，根据本发明的示范实施例在该TFT的源区或漏区上形成pn结。
第一示例
参看图6A，形成在衬底800上的无定形硅层经过结晶和构图，形成半导体层830。然后在半导体层830上形成光阻材料图案，用于暴露半导体层830的预定区域，使用光阻材料作为掩模掺杂作为第一类导电杂质的n型掺杂剂，使得形成第一区830d。然后去掉光阻材料图案，在半导体层830上形成栅绝缘层840。堆栈栅电极材料并对其进行构图，以便在栅绝缘层840上形成栅电极850。然后在已经形成栅电极850的衬底上形成光阻材料图案，用于暴露除第一区830d以外的区域，接着使用光阻材料和栅电极850作为掩模掺杂作为第二类导电杂质的p型掺杂剂，以便形成第二区830b和830c。结果，在栅电极850下限定出位于第二区830b和830c之间的沟道区830a。然后形成中间层860用于覆盖包括栅电极850的衬底的整个表面。
使用光刻工艺在中间层860和栅绝缘层840内形成暴露第一区830d的第一S/D接触孔868和暴露第二区830c的第二S/D接触孔867。然后在已经形成有被构图的接触孔的衬底上形成导电层，由此形成与第一区830d接触的第一S/D电极878，与第二区830c接触的第二S/D电极877，从而构造出TFT。该TFT没有在根据参照图2C描述的本发明示范实施例的串联TFT中的连接电极(图2C中的730)。在图6A中，第一区830d与串联TFT的连接部分(图2C中的370)相应，第二区830b和830c与串联TFT中的第二S/D区(图2C中的350b和350c)相应。
图7A是在给栅电极850施加栅电压，给第一S/D电极878施加电压Vd，并且将第二S/D电极877接地后，图6A所示的TFT的电流传递特性图。在以上这些条件下，在第一区830d和第二区830b之间的接触表面830e上施加有正向偏压。另一方面，图7B是给栅电极850施加栅电压，给第二S/D电极877施加电压Vd，并且将第一S/D电极878接地后的TFT的电流传递特性图。在以上这些条件下，在第一区830d和第二区之间的接触表面830e上施加有反向偏压。
第二示例
参看图6B，使用与第一示例相同的方法在衬底800上形成具有第一区830d的半导体层830，第二区830b和830c，以及沟道区830a，栅绝缘层840，栅电极850，中间层860。
然后在中间层860和栅绝缘层840内形成暴露接触表面830e的第一S/D接触孔863和暴露第二区830c的第二S/D接触孔867。然后在已经形成有被构图的接触孔的衬底上堆栈导电层，由此形成与接触表面830e接触的第一S/D电极873，与第二区830c接触的第二S/D电极877，从而构造出TFT。这种TFT在根据参照图2C描述的本发明示范实施例中的串联TFT中具有连接电极(图2C中的730)。在图6B中，第一区830d相应于串联TFT的连接部分(图2C中的370)，第二区830b和830c相应于串联TFT的第二S/D区(图2C中的350b和350c)，第一S/D电极873相应于连接电极(图2C中的730)。
图7C是给栅电极850施加栅电压，给第二S/D电极877施加电压Vd，第一S/D电极873接地后的TFT的电流传送特性图、
比较例
参看图6C，在衬底80上形成无定形硅，使其结晶并对其进行构图，由此形成半导体层83。在半导体层83上形成栅绝缘层84，堆栈栅电极材料并对其进行构图，以便在栅绝缘层84上形成栅电极85。使用栅电极85作为掩模在半导体层83内掺杂作为杂质的p型掺杂剂，从而形成第一和第二S/D区83b和83c。结果，在栅电极85下，即第一和第二S/D区83b和83c之间限定出沟道区83a。然后形成中间层86，用于覆盖包括栅电极85的衬底的整个表面。
然后使用光刻工艺在中间层86和绝缘层84内形成暴露第一区83b的第一S/D接触孔86b，和暴露第二区83c的第二S/D接触孔86c。然后在已经形成上述接触孔的衬底上堆栈出导电层，并对其进行构图，由此形成与第二S/D区83b接触的第一S/D电极87b，与第二S/D区83c接触的第二S/D电极87c，从而构造出根据本例的TFT。
图7D是给栅电极85施加栅电压，给第二S/D电极87c施加电压Vd，并将第一S/D电极87b接地后的TFT的电流传递特性图。
图7A和7D示出当给第一示例的TFT的接触表面830e(图6A)施加正向偏压时，第一(图6A)和比较示例(图6C)的TFT的电流传递特性不是显著不同。换句话说，在根据参照图2C的本发明示范实施例的串联TFT中，当在接触表面370a上施加正向偏压时，电流传递特性没有显示出任何问题。但是，图7B和7D显示当在第一示例的TFT的接触表面830e上(图6A)施加反向偏压时，在5V或是更低电压Vd处出现电流截断现象，并且出现与根据比较例的TFT相比较高的S-因数。换句话说，在根据参照图2C的本发明示范实施例的串联TFT中，当在接触表面370a上施加反向偏压时会出现上述问题。但是，如果这种TFT是在5V或是更高的电压下使用的，那么就不会有电流截断现象，而且对需要高S因数的元件应用这种TFT是更加有利的。
图7C和7D示出第二示例(图6B)和比较示例(图6C)的TFT的电流传递特性是几乎相同的。换句话说，在根据参照图2C的本发明示范实施例的串联TFT中，即使在接触表面370a施加反向偏压，在形成连接电极730时也能获得TFT的基本特性。
使用由串联TFT构成的OLED，如上所述，当使用掺杂杂质到预定阻值的半导体层作为电阻，用于连接本发明示范实施例阐述的串联TFT中的TFT时，可以减少对于设计规则的限制，并且可以增加孔径比，同时不会出现由形成在连接部分和S/D区之间的结引起的严重问题。因此，作为电阻的半导体层的阻抗分布使得串联TFT的分布特性更加均匀。
应该清楚的是对于本领域普通技术人员来说，在不脱离本发明精神或范围的情况下，可以作出本发明的多种改动和变形。由此，本发明意于覆盖这些在所附的权利要求以及它们的等价物范围之内的本发明的所有变形和改动。
Claims (22)
1.一种串联薄膜晶体管，具有：
半导体层，包括：
第一本体，具有第一沟道区和位于第一沟道区周围的第一源/漏区，
第二本体，具有第二沟道区和位于第二沟道区周围的第二源/漏区，
连接部分，插在第一源/漏区和第二源/漏区之间并且导电类型与第一源/漏区和第二源/漏区中的至少一个不同；
第一栅电极，位置相应于第一沟道区，
第二栅电极，位置相应于第二沟道区。
2.如权利要求1所述的串联薄膜晶体管，其中第一源/漏区具有第一导电类型，第二源/漏区具有第二导电类型，连接部分具有第一导电类型。
3.如权利要求2所述的串联薄膜晶体管，进一步包括：
连接电极，位于连接部分和与连接部分相邻的第二源/漏区之间的接触表面上，并且与连接部分和与接触表面相邻的第二源/漏区都进行接触。
4.如权利要求1所述的串联薄膜晶体管，其中第一源/漏区具有第一导电类型，第二源/漏区具有第二导电类型，连接部分具有第二导电类型。
5.如权利要求4所述的串联薄膜晶体管，进一步包括：
连接电极，位于连接部分和与连接部分相邻的第一源/漏区之间的接触表面上，并且与连接部分和与接触表面相邻的第一源/漏区都接触。
6.如权利要求3所述的串联薄膜晶体管，其中在连接部分和第二源/漏区之间施加反向偏压。
7.如权利要求1所述的串联薄膜晶体管，其中第一源/漏区具有第一导电类型，第二源/漏区具有第一导电类型，连接部分具有第二导电类型。
8.如权利要求7所述的串联薄膜晶体管，进一步具有：
连接电极，位于连接部分和与连接部分相邻的第一和第二源/漏区中任意一个之间的接触表面上，并且与连接部分以及第一和第二源/漏区中的任意一个接触。
9.如权利要求8所述的串联薄膜晶体管，其中在连接部分和第一、第二源漏区中的任意一个之间施加反向偏压。
10.一种有源矩阵有机发光装置，包括：
衬底，
位于衬底上的半导体层，包括：
第一本体，具有第一沟道区和位于第一沟道区两侧的第一源/漏区，
第二本体，具有第二沟道区和位于第二沟道区两侧的第二源/漏区，
连接部分，插在第一源/漏区和第二源/漏区之间用于串联连接第一本体和第二本体，并且导电类型与第一源/漏区和第二源/漏区中的至少一个不同；
第一栅电极，位于半导体层上并通过第一沟道区，
第二栅电极，位于与第一栅电极相同的半导体层上并通过第二沟道区，
中间层，位于第一栅电极和第二栅电极上，用于覆盖半导体层，第一栅电极和第二栅电极。
11.如权利要求10所述的有源矩阵有机发光装置，其中第一源/漏区具有第一导电类型，第二源/漏区具有第二导电类型，连接部分具有第一导电类型。
12.如权利要求11所述的有源矩阵有机发光装置，进一步包括：
接触孔，位于中间层内，用于暴露连接部分和与连接部分相邻的第二源/漏区之间的接触表面，
连接电极，位于具有接触孔的中间层上，并且连接部分和通过接触孔与接触表面相邻的第二源/漏区接触。
13.如权利要求10所述的有源矩阵有机发光装置，其中第一源/漏区具有第一导电类型，第二源/漏区具有第二导电类型，连接部分具有第二导电类型。
14.如权利要求13所述的有源矩阵有机发光装置，进一步包括：
接触孔，位于中间层内，用于暴露连接部分和与连接部分相邻的第一源/漏区之间的接触表面，
连接电极，位于具有接触孔的中间层上，并且与连接部分和通过接触孔与接触表面相邻的第一源/漏区接触。
15.如权利要求12所述的有源矩阵有机发光装置，其中在连接部分和第二源/漏区之间施加反向偏压。
16.如权利要求10所述的有源矩阵有机发光装置，其中第一源/漏区具有第一导电类型，第二源/漏区具有第二导电类型，连接部分具有第二导电类型。
17.如权利要求16所述的有源矩阵有机发光装置，进一步包括：
接触孔，位于中间层内，用于暴露连接部分和与连接部分相邻的第一、第二源/漏区中任何一个之间的接触表面，
连接电极，位于具有接触孔的中间层上，并且与连接部分和通过接触孔与接触表面相邻的第一、第二源/漏区中任意一个接触。
18.如权利要求17所述的有源矩阵有机发光装置，其中在连接部分与第一、第二源/漏区中的任意一个之间施加反向偏压。
19.一种用于制造有源矩阵有机发光装置的方法，包括：
在衬底上形成半导体层，
对半导体层进行构图，使其具有第一本体，第二本体，以及串联连接第一本体和第二本体的连接部分；
使用光阻材料作为掩模在连接部分和第一本体的预定区域内掺杂第一导电类型杂质，由此形成被掺杂的连接部分，以及第一源/漏区，并且在第一源/漏区之间限定出第一沟道区；
形成通过第一沟道区的第一栅电极，并且形成通过第一沟道区和第二本体的预定区域的第二栅电极，
使用第二栅电极和光阻材料作为掩模在第二本体内掺杂第二导电类型杂质，由此形成第二源/漏区并且在第二源/漏区之间限定出第二沟道区，以及
形成一个中间层，用于覆盖第一栅电极，第二栅电极和半导体层。
20.如权利要求19的方法，进一步包括：
在中间层内形成接触孔，用于暴露连接部分和与连接部分相邻的第二源/漏区之间的接触表面，
在具有接触孔的中间层上形成连接电极，用于通过接触孔接触连接部分和与接触表面相邻的第二源/漏区。
21.一种用于制造有源矩阵有机发光装置的方法，包括：
在衬底上形成半导体层，
对半导体层进行构图，使其具有第一本体，第二本体，串联连接第一本体和第二本体的连接部分，
使用光阻材料作为掩模在连接部分内掺杂第一导电类型杂质，以具有被掺杂的连接部分，
在已经形成有被掺杂的连接部分的半导体层上形成通过第一本体和第二本体的预定区域的第一栅电极和第二栅电极；
使用第一栅电极，第二栅电极以及光阻材料作为掩模在第一本体和第二本体内掺杂第二导电类型杂质，由此形成第一源/漏区和第二源/漏区，并且在第一源/漏区之间限定出第一沟道区，在第二源/漏区之间限定出第二沟道区；以及
形成中间层，用于覆盖第一栅电极，第二栅电极，以及半导体层。
22.如权利要求21所述的方法，进一步包括：
在中间层内形成接触孔，用于暴露出位于连接部分和与连接部分相邻的第一、第二源漏区中任意一个之间的接触表面；
在具有接触孔的中间层上形成连接电极，用于通过接触孔接触连接部分和与接触表面相邻的第一、第二源/漏区中的任意一个。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0061587A KR100514181B1 (ko) | 2003-09-03 | 2003-09-03 | 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법 |
| KR61587/03 | 2003-09-03 | ||
| KR61587/2003 | 2003-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1619837A true CN1619837A (zh) | 2005-05-25 |
| CN100358158C CN100358158C (zh) | 2007-12-26 |
Family
ID=34214812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101005507A Expired - Lifetime CN100358158C (zh) | 2003-09-03 | 2004-09-03 | 具有串联薄膜晶体管的有源矩阵有机发光装置及其制法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7271412B2 (zh) |
| JP (1) | JP4113859B2 (zh) |
| KR (1) | KR100514181B1 (zh) |
| CN (1) | CN100358158C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010918A (zh) * | 2017-11-27 | 2018-05-08 | 武汉华星光电技术有限公司 | Tft阵列基板及tft阵列基板的制作方法 |
| WO2020192574A1 (zh) * | 2019-03-22 | 2020-10-01 | 京东方科技集团股份有限公司 | 显示装置、显示基板及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1945541B1 (en) * | 2005-11-07 | 2013-04-10 | Brooks Automation, Inc. | Transport system |
| KR101094296B1 (ko) | 2010-05-31 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 표시장치 및 그 제조 방법 |
| JP6252022B2 (ja) * | 2013-08-05 | 2017-12-27 | セイコーエプソン株式会社 | 半導体装置 |
| KR102189223B1 (ko) | 2014-07-10 | 2020-12-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 그 구동 방법 및 제조 방법 |
| CN104882414B (zh) * | 2015-05-06 | 2018-07-10 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及其结构 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120705B2 (ja) * | 1987-11-17 | 1995-12-20 | 三菱電機株式会社 | 素子間分離領域を有する半導体装置の製造方法 |
| US5066613A (en) * | 1989-07-13 | 1991-11-19 | The United States Of America As Represented By The Secretary Of The Navy | Process for making semiconductor-on-insulator device interconnects |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3662263B2 (ja) * | 1993-02-15 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW281786B (zh) | 1993-05-26 | 1996-07-21 | Handotai Energy Kenkyusho Kk | |
| JPH06349735A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2814049B2 (ja) * | 1993-08-27 | 1998-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6777763B1 (en) * | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP3150840B2 (ja) * | 1994-03-11 | 2001-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3274081B2 (ja) * | 1997-04-08 | 2002-04-15 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6576924B1 (en) * | 1999-02-12 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate |
-
2003
- 2003-09-03 KR KR10-2003-0061587A patent/KR100514181B1/ko active IP Right Grant
-
2004
- 2004-06-21 JP JP2004182755A patent/JP4113859B2/ja not_active Expired - Lifetime
- 2004-08-31 US US10/929,561 patent/US7271412B2/en not_active Expired - Lifetime
- 2004-09-03 CN CNB2004101005507A patent/CN100358158C/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010918A (zh) * | 2017-11-27 | 2018-05-08 | 武汉华星光电技术有限公司 | Tft阵列基板及tft阵列基板的制作方法 |
| CN108010918B (zh) * | 2017-11-27 | 2020-06-16 | 武汉华星光电技术有限公司 | Tft阵列基板及tft阵列基板的制作方法 |
| WO2020192574A1 (zh) * | 2019-03-22 | 2020-10-01 | 京东方科技集团股份有限公司 | 显示装置、显示基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100358158C (zh) | 2007-12-26 |
| JP2005079574A (ja) | 2005-03-24 |
| JP4113859B2 (ja) | 2008-07-09 |
| US7271412B2 (en) | 2007-09-18 |
| US20050045886A1 (en) | 2005-03-03 |
| KR20050024594A (ko) | 2005-03-10 |
| KR100514181B1 (ko) | 2005-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10096589B2 (en) | Fin ESD protection diode and fabrication method thereof | |
| CN101043047A (zh) | 显示装置及其制造方法 | |
| US20110263088A1 (en) | Poly-si thin film transistor and organic light-emitting display having the same | |
| US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
| US8158477B2 (en) | Method for forming a pixel of an electroluminescence device having storage capacitors | |
| CN1685517A (zh) | 用于mosfet的铟－硼双盐注入 | |
| CN1716635A (zh) | 薄膜晶体管及其制备方法 | |
| JP2021526658A (ja) | アレイ基板、アレイ基板の製造方法、アレイ基板マザーボード、表示パネル及び表示装置 | |
| US20050221568A1 (en) | Manufacturing method of semiconductor device, semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus | |
| CN108122901B (zh) | 集成电路及制造半导体元件的方法 | |
| US7671366B2 (en) | Thin film transistor and organic light emitting device including thin film transistor | |
| CN1716597A (zh) | 半导体器件 | |
| CN100341152C (zh) | 半导体集成电路器件 | |
| CN1695245A (zh) | 横向lubistor结构和方法 | |
| CN1619837A (zh) | 具有串联薄膜晶体管的有源矩阵有机发光装置及其制法 | |
| US7335915B2 (en) | Image displaying device and method for manufacturing same | |
| CN1542986A (zh) | 薄膜晶体管及其制造方法和采用该薄膜晶体管的显示装置 | |
| EP3806151A1 (en) | Thin-film transistor architecture for high resolution displays | |
| CN1638576A (zh) | 有机电致发光器件及其制造方法 | |
| US7442594B2 (en) | Method for manufacturing a flat panel display with improved white balance | |
| CN1577457A (zh) | 平板显示器 | |
| US7847324B2 (en) | MOS transistor and semiconductor integrated circuit | |
| CN1448911A (zh) | 液晶显示装置的输入输出保护电路 | |
| KR102600041B1 (ko) | 유기 발광 표시 장치 | |
| KR102686541B1 (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co.,Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121018 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121018 Address after: Gyeonggi Do, South Korea Patentee after: SAMSUNG DISPLAY Co.,Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co.,Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20071226 |
|
| CX01 | Expiry of patent term |