CN1592543A - 焊盘图形结构以及电气部件搭载用基板 - Google Patents

焊盘图形结构以及电气部件搭载用基板 Download PDF

Info

Publication number
CN1592543A
CN1592543A CNA2004100560495A CN200410056049A CN1592543A CN 1592543 A CN1592543 A CN 1592543A CN A2004100560495 A CNA2004100560495 A CN A2004100560495A CN 200410056049 A CN200410056049 A CN 200410056049A CN 1592543 A CN1592543 A CN 1592543A
Authority
CN
China
Prior art keywords
pad
electric component
electrode
scolding tin
width dimensions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100560495A
Other languages
English (en)
Other versions
CN1301047C (zh
Inventor
桥田淳二
佐藤实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1592543A publication Critical patent/CN1592543A/zh
Application granted granted Critical
Publication of CN1301047C publication Critical patent/CN1301047C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种焊盘图形结构以及电气部件搭载用基板，在焊盘(12)的两侧边缘(12a)，在焊盘(12)的比电极配置位置(14)靠向各导电布线(3)被遮盖层(5)覆盖的一侧分别形成凹部(15)，该凹部(15)在焊盘(12)的另一方的侧边缘(12a)方向上形成切口，并使焊盘(12)的各凹部(15)之间的宽度尺寸(W1)短于焊盘(12)的电极配置位置(14)的宽度尺寸(W2)。由此，这种焊盘图形结构以及电气部件搭载用基板，能够在电气部件搭载用基板上防止电气部件搭载于与设计上的搭载位置不同的位置或所述电气部件的曼哈顿现象的发生。

Description

焊盘图形结构以及电气部件搭载用基板
技术领域
本发明涉及焊盘图形结构以及电气部件搭载用基板，特别涉及使用焊锡来电连接电气部件的电气部件搭载用基板的焊盘图形结构以及具有该焊盘图形结构的电器部件搭载用基板。
背景技术
近年来，作为将PCB(Printed Circuit Board)或FPC(Flexible PrintedCircuit)等电气部件搭载用基板的导体布线和IC芯片等电气部件的电极进行连接的手段使用焊锡。
所述电气部件搭载用基板，在底层基材的一面上形成多个导电布线图形，所述各导电布线被遮盖层覆盖。在该遮盖层的电气部件搭载位置及其周边部分形成有分别使例如一对导电布线的一端部分露出的开口部，且由该开口部露出的各导电布线的一端部分被设成与所述各电气部件的各电极连接的一对焊盘。
为了将该电气部件搭载用基板和所述电气部件进行连接，在所述电气部件搭载用基板的焊盘表面涂敷焊锡，介由所述焊锡使所述电气部件的各电极和所述各焊盘相对向地载置于所述电气部件上。然后，通过对所述焊锡加热、熔融，来电连接所述电气部件搭载用基板和所述电气部件。
但是，在所述的电气部件搭载用基板上，例如在所述的遮盖层上形成所述各开口部的时候、所述各开口部的形成位置会发生错位，或者在以覆盖所述导电布线的方式将形成有所述各开口部的所述遮盖层粘贴于所述底层基材上的时候，所述遮盖层的粘贴位置会发生错位。在这种情况下，所述电气部件搭载用基板上实际的各焊盘的配置位置会与设计的各焊盘的配置位置不同，而且，也有时所述各焊盘的面积相互不同。
在这里，焊锡具有通过熔融时的表面张力将电气部件引入到所述焊锡的中心位置的自对准(self alignment)的力。
因此，在所述的实际的焊盘的配置位置与设计上的焊盘配置位置不同的情况下，存在的问题是：若在实际的各焊盘的表面介由焊锡来载置电气部件，则通过在所述各焊盘整体上浸润扩大的焊锡的自对准的力，有可能使所述电气部件搭载于与所述电气部件的设计上的搭载位置不同的位置。
另外，在该电气部件搭载用基板上，所述各焊盘的面积变得不同的结果，也可能会出现电气部件的与大面积的焊盘连接的一方的电极被在所述各焊盘上浸润扩大的焊锡的表面张力拉近的情况。其结果，很可能出现所述电气部件的另一方的电极从小面积的焊盘的焊锡上脱落，从而所述电气部件在所述电气部件搭载用基板上立起的所谓曼哈顿(manhattan)现象。
专利文献1：登录实用新型案2541063号公报
发明内容
本发明是鉴于以上的问题点做出的，其目的在于提供一种能防止所述电气部件搭载于与设计上的搭载位置不同的位置、和所述电气部件的曼哈顿现象的发生的焊盘图形结构以及电气部件搭载用基板。
为了达到所述的目的，本发明的焊盘图形结构，在电气部件搭载用基板的底层基材的一面上形成多个导电布线，以覆盖所述各导电布线的方式设置覆盖层，使所述各导电布线的一端部分从所述覆盖层的开口部露出而设成介由焊锡与电气部件的各电极连接的多个焊盘，其特征在于：以使所述焊盘上的比所述各电极的配置位置靠向所述各导电布线被所述覆盖层覆盖一侧的一部分的宽度尺寸、短于所述焊盘的所述各电极的配置位置的宽度尺寸的方式形成所述焊盘。
根据本发明的焊盘图形的结构，在焊盘上涂敷焊锡的时候，可以使位于所述焊盘的宽度尺寸短的区域的焊锡的隆起、小于位于所述焊盘的包含电气部件的配置位置的一端部分的焊锡的隆起。由此，可以使施加到电气部件的电极的自对准力仅由位于所述焊盘的一端部分的焊锡的表面张力产生。
另外，本发明的另一个焊盘图形结构的特征在于：在所述焊盘的两侧边缘分别形成凹部，该凹部在所述焊盘的另一方的侧边缘方向上形成切口而构成，而使所述焊盘的所述各凹部之间的宽度尺寸短于所述焊盘上的所述各电极的配置位置的宽度尺寸。
根据本发明的焊盘图形的结构，可以使位于焊盘的各凹部之间的焊锡的隆起、小于位于所述焊盘的包含电气部件的配置位置的一端部分的焊锡的隆起，由此，可以使施加到电气部件的电极的自对准力仅由位于所述焊盘的一端部分的焊锡的表面张力产生。
另外，本发明的焊盘图形结构的另一个特征在于：所述底层基材由具有挠性的材料构成，且将所述电气部件搭载用基板设成柔性布线基板。
根据本发明的焊盘图形的结构，当将柔性布线基板弯曲安装于电气设备内的情况下，即使在所述柔性布线基板的电气设备的搭载位置的附近被弯曲时，也可以将弯曲的应力分散到覆盖层的开口部中的、与弯曲的线平行的开口边缘以及形成为短宽度尺寸的部分。
另外，本发明的电气部件搭载用基板，在底层基材的一面上形成多个导电布线，以覆盖所述导电布线的方式设置覆盖层，使所述各导电布线的一端部分从所述覆盖层的开口部露出而设成介由焊锡与电气部件的各电极连接的多个焊盘，其特征在于：以使所述焊盘上的比所述各电极的配置位置靠向所述各导电布线被所述覆盖层覆盖一侧的一部分的宽度尺寸、短于所述焊盘的所述各电极的配置位置的宽度尺寸的方式形成所述焊盘。
根据本发明的电气部件搭载用基板，可以使位于所述焊盘的形成短宽度的尺寸的部分的焊锡的隆起、小于位于所述焊盘的包含电气部件的配置位置的一端部分的焊锡的隆起。由此，可以使施加到电气部件的电极的自对准力仅由位于所述焊盘的一端部分的焊锡的表面张力产生。
如上所述，根据本发明的焊盘图形结构，例如，即使多少产生底层基材上覆盖层的粘贴错位、或覆盖层上的开口部的形成位置错位，各焊盘的各电极的配置位置的面积也会分别相同，且与设计上的面积相比不会有变化。因此，可以防止焊锡在各焊盘中的一方的焊盘扩大成大范围而拉近电气部件的情况，从而，防止所述电气部件被搭载于与所述电气部件的设计上的搭载位置不同的位置。
另外，可以防止载置于焊锡上的电气部件的仅一侧被在一方的焊盘上浸润扩大的焊锡拉近。由此，可以防止电气部件的曼哈顿现象。
并且，根据本发明，所述焊盘的比所述各电极的配置位置靠向所述各导电布线被所述覆盖层覆盖的一侧的一部分的宽度尺寸被形成得短，而在所述焊盘上比形成为短的宽度尺寸的区域更靠向各导电布线被所述覆盖层覆盖的一侧的一部分的宽度尺寸不形成得短，因此，可以将焊盘的强度保持为与以往相同的程度。
另外，当将作为电气部件搭载用基板的柔性布线基板弯曲装配于电气设备内时，可以将由弯曲产生的应力分散到覆盖层的开口部的、开口边缘及焊盘的形成短宽度尺寸的部分，由此，可以防止由于弯曲所述柔性基板、使应力集中在底层基材的一部分从而产生所述底层基材损坏的情况。
另外，根据本发明的电气部件搭载用基板，即使多少产生例如底层基材上的覆盖层的粘贴错位、或覆盖层上开口部的形成位置错位，各焊盘的各电极的配置位置的面积也会分别相同，且与设计上的面积相比不会有变化。因此，可以防止焊锡在各焊盘中的一方的焊盘扩大成大范围而拉近电气部件的情况，由此，防止所述电气部件搭载于与所述电气部件的设计上的搭载位置不同的位置。
并且，可以防止载置于焊锡上的电气部件的仅一侧被在一方的焊盘上浸润扩大的焊锡拉近。由此，可以防止电气部件的曼哈顿现象。
附图说明
图1是表示本发明的电气部件搭载用基板的第一实施方式的俯视图。
图2是表示在图1的电气部件搭载用基板上搭载了电气部件的A-A剖面图。
图3是表示在图1的电气部件搭载用基板上产生了覆盖层的粘贴错位时的俯视图。
图4是表示本发明的电气部件搭载用基板的第二实施方式的俯视图。
图中：1-柔性布线基板，2-底层基材，3-导电布线，5-遮盖层(coverlay)，6-电气部件，8-开口部，9-焊锡，10-电极，12-焊盘，14-电极配置位置，15-凹部，17-开口。
具体实施方式
(第1实施方式)
以下，参照着图1～图4，说明具有本发明的焊盘图形结构的电气部件搭载用基板的实施方式。
图1是表示本发明的电气部件搭载用基板的主要部分的俯视图，图2是表示在图1的电气部件搭载用基板的A-A剖面图。
如图1和图2所示，作为所述电气部件搭载用基板的柔性布线基板1具有由例如聚酰亚胺等挠性材料构成的底层基材2，且在该底层基材2的一面上介由粘接材料形成由铜箔等多个导电布线3而构成。
另外，在所述底层基材2的一面上，介由环氧树脂等材料构成的粘接材料，以覆盖所述各导电布线3的方式设置作为覆盖层的由例如聚酰亚胺等具有挠性的材料构成的遮盖层5。
在该遮盖层5上的IC芯片等的电气部件6的搭载位置和相当于其周边部分的位置，形成使对向配置一端边缘的所述各导电布线3的各一端部分、露出的开口部8，所述各导电布线3中的、从所述开口部8露出的部分涂敷焊锡9而使与其相对向的一端部分被形成与设在所述电气部件6上的多个电极10相连接的焊盘12。
在所述各焊盘12的两侧边缘12a的一部分，在比与设计上连接所述各电极10的各焊盘12的一端部分的电极配置位置14靠向所述各导电布线3被所述遮盖层5覆盖的一侧，分别设置沿一个焊盘12的另一侧边缘12a方向弯曲、形成切口的凹部15。从而，所述焊盘12上的所述凹部15之间的宽度尺寸W1、比所述焊盘12上电极配置位置14部分的宽度尺寸W2短。
而且，在该柔性布线基板1上，通过介由涂敷在所述各焊盘12上的焊锡9来连接所述各焊盘12和所述电气部件6的各电极10，而可以搭载电气部件6。
接着，说明本实施方式的作用。
在所述柔性布线基板1上搭载所述电气部件6的时候，首先，在所述柔性布线基板1的各焊盘上涂敷焊锡9。
此时，该焊锡9在所述各焊盘12的整个面上浸润扩大。此时，由于所述各焊盘12的各凹部15之间的宽度尺寸W1短于所述焊盘12的电极配置位置14部分的宽度尺寸W2，因此，所述焊锡9的浸润扩大区域，比起所述焊盘12上包含电极配置位置14部分的一端边缘12b侧的区域要窄。因此，在所述焊盘12的各凹部15之间浸润扩大的焊锡的量，比起在所述焊盘12的各凹部15之间的靠向一端边缘12b一侧的区域上浸润扩大的焊锡9的量更少，所以，如图2所示，由所述各凹部15之间的焊锡9的表面张力引起的隆起，比所述焊盘12的所述一端边缘12b一侧区域的焊锡9的隆起小。
接着，在所述各焊盘12上介由焊锡9使所述各焊盘12的电极配置位置14和所述电气部件6的各电极10相对向地载置所述电气部件6，再加热熔融所述焊锡9。由此，通过将所述各焊盘12和所述各电极10进行电连接，从而，在所述柔性布线基板1上搭载电气部件6。另外，所述电气部件6，不仅限定于所述的回流焊(reflow)方式，也可以通过波焊(flow)方式将焊锡附到所述柔性布线基板1上。
根据本实施方式，在所述各焊盘12上形成凹部15，可以使位于所述焊盘12的各凹部15之间的焊锡9的隆起小于位于所述各焊盘12的一端边缘12b侧的区域的焊锡9的隆起。由此，可以使施加到电极10的自对准力仅由位于所述焊盘12的一端边缘12b的区域的焊锡9的表面张力产生。
从而，如图3所示，在例如所述底层基材2上，即使在图3的右方向上多少产生所述遮盖层5的粘贴错位或产生所述遮盖层5的开口部8的形成位置错位，所述各焊盘12的一端边缘12b侧的区域的面积也彼此相同，且与设计上的面积相比没有变化。因此，可以防止焊锡9在各焊盘12中的一方的焊盘12上扩大成大范围而拉近电气部件6，由此，能够防止所述电气部件6搭载于与所述电气部件6的设计上的搭载位置不同的位置。
另外，可以防止载置于焊锡9上的电气部件6的仅一侧被在一方的焊盘12上浸润扩大的焊锡9拉近的情况发生，从而，可以防止电气部件6的曼哈顿现象。
并且，当将柔性布线基板1弯曲装配于电气设备内而所述柔性布线基板1上的电气部件6的搭载位置的附近被弯曲的时候，在以往的柔性布线基板上，由弯曲产生的应力集中施加于遮盖层的开口部中的与弯曲的线平行的开口边缘，其结果，有可能在与所述开口部相接的底层基材上产生龟裂。另一方面，在本实施方式中，即使在柔性布线基板1上的电气部件6的搭载位置被弯曲的情况下，也可以将应力分散到遮盖层5的开口部8中的与弯曲的线L1平行的开口边缘L2、以及连结分别与所述各凹部15的另一方的凹部15接近的边缘的线L3。由此，可以防止由所述柔性基板1弯曲使底层基材2的一部分产生应力集中从而所述底层基材2损坏的情况。
另外，由于在所述焊盘12上，不减短构成所述焊盘1的导电布线3中被遮盖层5覆盖的一侧的部分的宽度尺寸W3地设置各凹部15，因此，可以将焊盘12的强度保持在与以往相同的程度。
(第二实施方式)
接着，参照着图4，说明本发明的第二实施方式的电气部件搭载用基板。在这里，对于与第一实施方式相同的部件使用同样的符号说明。
图4是表示本发明的电气部件搭载用基板的第二实施方式的俯视图。
如图4所示，在本柔性布线基板1的各焊盘12的中央部分，在设计上连接电气部件6的各电极10的各焊盘12的一端部分的电极配置位置14的、向各导电布线3被遮盖层5覆盖的一侧的位置，分别设置椭圆形状的开口17，该开口17的椭圆形状在与各焊盘12的一端边缘12b平行的方向上长。由此，将在所述焊盘12的所述开口17中接近于所述焊盘12的两侧边缘12a的边缘和所述两侧边缘12a之间的宽度尺寸W4分别加合得到的尺寸，短于所述焊盘12上的电极配置位置14部分的宽度尺寸W2。
另外，第二实施方式的其他结构与第一实施方式的结构一样，这里省略其说明。
根据本实施方式，也可以使位于所述焊盘12上的开口17和两侧边缘12a之间的焊锡9的隆起小于位于所述各焊盘12上的所述开口17的形成位置靠向一端边缘12b一侧的区域的焊锡9的隆起。由此，可以使施加到所述电气部件6的电极10上的自对准力仅由位于所述焊盘12的所述一端边缘12b侧的区域的焊锡9的表面张力产生。
从而，即使在多少产生遮盖层5的粘贴错位、或所述遮盖层5上的开口部8的形成位置错位的情况下，所述各焊盘12上的开口17靠向一端边缘12b一侧的区域的面积也会分别相同，且与设计上的面积相比不会有变化。因此，可以防止焊锡9在各焊盘12中的一方的焊盘12上扩大成大范围而拉近电气部件6的情况，由此，能够防止所述电气部件6搭载于与所述电气部件6的设计上的搭载位置不同的位置。另外，可以防止电气部件6的曼哈顿现象。
并且，即使在柔性布线基板1的电气部件6的搭载位置被弯曲的情况下，也可以通过弯曲将施加到柔性布线基板1上的应力分散到遮盖层5的开口部8中的与弯曲的线L1平行的开口边缘L2、以及开口17的与弯曲的线L1平行的开口边缘L4。从而，可以防止由于所述柔性布线基板1被弯曲而损坏底层基材2的情况。
另外，本发明并不仅限于所述的实施方式，而可以根据需要进行各种变更。
例如，在本实施方式中，作为电气部件搭载用基板使用柔性布线基板1为例进行说明，但并不局限于此，也可以使用不具有挠性的电气部件搭载用基板。
另外，本实施方式中，关于由一对导电布线3的各一端部分构成的焊盘12的焊盘图形结构进行了说明，而并不限定于此，只要是与一个电气部件6的各电极10相连接的多个焊盘12的焊盘图形结构即可。另外，相对于一个电子部件6的焊盘图形结构，可以不从遮盖层5上的一个开口部8露出，也可以由各导电布线3的一端部分构成的各焊盘12分别从一个开口部8露出。

Claims (4)

1.一种焊盘图形结构，在电气部件搭载用基板的底层基材的一面上形成多个导电布线，以覆盖所述各导电布线的方式设置覆盖层，使所述各导电布线的一端部分从所述覆盖层的开口部露出而设成介由焊锡与电气部件的各电极连接的多个焊盘，其特征在于：
以使所述焊盘上的比所述各电极的配置位置靠向所述各导电布线被所述覆盖层覆盖一侧的一部分的宽度尺寸、短于所述焊盘的所述各电极的配置位置的宽度尺寸的方式形成所述焊盘。
2.如权利要求1所述的焊盘图形结构，其特征在于：
在所述焊盘的两侧边缘分别形成凹部，该凹部是在所述焊盘的另一方的侧边缘方向上形成切口而构成的，而使所述焊盘的所述各凹部之间的宽度尺寸短于所述焊盘上的所述各电极的配置位置的宽度尺寸。
3.如权利要求1所述的焊盘图形结构，其特征在于：
所述底层基材由具有挠性的材料构成，将所述电气部件搭载用基板设成柔性布线基板。
4.一种电气部件搭载用基板，在底层基材的一面上形成多个导电布线，以覆盖所述导电布线的方式设置覆盖层，使所述各导电布线的一端部分从所述覆盖层的开口部露出而设成介由焊锡与电气部件的各电极连接的多个焊盘，其特征在于：
以使所述焊盘上的比所述各电极的配置位置靠向所述各导电布线被所述覆盖层覆盖一侧的一部分的宽度尺寸、短于所述焊盘的所述各电极的配置位置的宽度尺寸的方式形成所述焊盘。
CNB2004100560495A 2003-08-27 2004-08-10 焊盘图形结构以及电气部件搭载用基板 Expired - Fee Related CN1301047C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003303251 2003-08-27
JP303251/2003 2003-08-27
JP2003303251A JP2005072482A (ja) 2003-08-27 2003-08-27 ランドパターン構造および電気部品搭載用基板

Publications (2)

Publication Number Publication Date
CN1592543A true CN1592543A (zh) 2005-03-09
CN1301047C CN1301047C (zh) 2007-02-14

Family

ID=34407304

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100560495A Expired - Fee Related CN1301047C (zh) 2003-08-27 2004-08-10 焊盘图形结构以及电气部件搭载用基板

Country Status (2)

Country Link
JP (1) JP2005072482A (zh)
CN (1) CN1301047C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336040B (zh) * 2007-06-28 2010-06-02 台达电子工业股份有限公司 通用焊垫结构
CN112616244A (zh) * 2020-12-22 2021-04-06 浙江清华柔性电子技术研究院 柔性电路板及柔性电路板制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106465548B (zh) * 2014-05-13 2019-04-02 株式会社村田制作所 树脂密封型模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432697A (en) * 1987-07-28 1989-02-02 Murata Manufacturing Co Mounting structure of chip part
JPH02305491A (ja) * 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd 混成集積回路装置
JPH05160560A (ja) * 1991-12-04 1993-06-25 Sony Corp 切り換え用ハンダ付ランド
JPH05226819A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd はんだ付け用電極構造
JPH066021A (ja) * 1992-06-16 1994-01-14 Ibiden Co Ltd 半田付けランドのパターン形状
JP2001057467A (ja) * 1999-08-18 2001-02-27 Sony Corp プリント配線基板
JP2001127419A (ja) * 1999-10-26 2001-05-11 Nec Saitama Ltd 端子及びランドの位置決め方法
JP3750650B2 (ja) * 2001-12-05 2006-03-01 株式会社村田製作所 回路基板装置
JP2003234567A (ja) * 2002-02-12 2003-08-22 Sanyo Electric Co Ltd ソルダランド、プリント基板、ソルダランド形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101336040B (zh) * 2007-06-28 2010-06-02 台达电子工业股份有限公司 通用焊垫结构
CN112616244A (zh) * 2020-12-22 2021-04-06 浙江清华柔性电子技术研究院 柔性电路板及柔性电路板制备方法
CN112616244B (zh) * 2020-12-22 2022-03-22 浙江清华柔性电子技术研究院 柔性电路板及柔性电路板制备方法

Also Published As

Publication number Publication date
JP2005072482A (ja) 2005-03-17
CN1301047C (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
US9089063B2 (en) Method of reducing solder wicking on a substrate
CN100536637C (zh) 导电连接方法
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
US7333344B2 (en) Flexible printed circuit board
CN1505455A (zh) 导电配线的连接构造
US8779292B2 (en) Substrate and substrate bonding device using the same
US6281844B1 (en) Electrical component and an electrical circuit module having connected ground planes
CN1585591A (zh) 半导体芯片安装用挠性布线基板及半导体芯片的安装方法
CN1812692A (zh) 带有接头端子的印刷基板、电子仪器及其制造方法
CN1235375A (zh) 半导体芯片的安装结构体、液晶装置和电子装置
CN1976557A (zh) 电路基板装置及基板间的连接方法
US7196269B2 (en) Mounting structure for circuit board terminal
JPH0579995U (ja) 高周波シールド構造を有する多層配線基板
CN1301047C (zh) 焊盘图形结构以及电气部件搭载用基板
JP2006100699A (ja) プリント配線板、情報処理装置、及びプリント配線板の製造方法
KR20190038139A (ko) 인쇄회로기판
CN107623985A (zh) 柔性电路板及移动终端
CN1956179A (zh) 芯片封装结构及凸块制程
CN1574307A (zh) 半导体器件
CN108282954B (zh) 一种电路板、电子设备和电路板制作方法
CN2681524Y (zh) 线路载板
CN218526493U (zh) 一种降低信号干扰的柔性电路板
KR20070111886A (ko) 표면 실장용 인쇄 회로 기판 및 그 형성방법
CN100341124C (zh) 芯片置入式封装制程
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20170810

CF01 Termination of patent right due to non-payment of annual fee