CN112616244A - 柔性电路板及柔性电路板制备方法 - Google Patents

柔性电路板及柔性电路板制备方法 Download PDF

Info

Publication number
CN112616244A
CN112616244A CN202011531235.5A CN202011531235A CN112616244A CN 112616244 A CN112616244 A CN 112616244A CN 202011531235 A CN202011531235 A CN 202011531235A CN 112616244 A CN112616244 A CN 112616244A
Authority
CN
China
Prior art keywords
layer
membrane
connection
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011531235.5A
Other languages
English (en)
Other versions
CN112616244B (zh
Inventor
付浩然
唐瑞涛
张柏诚
周涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Flexible Electronics Technology of THU Zhejiang
Original Assignee
Institute of Flexible Electronics Technology of THU Zhejiang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Flexible Electronics Technology of THU Zhejiang filed Critical Institute of Flexible Electronics Technology of THU Zhejiang
Priority to CN202011531235.5A priority Critical patent/CN112616244B/zh
Publication of CN112616244A publication Critical patent/CN112616244A/zh
Application granted granted Critical
Publication of CN112616244B publication Critical patent/CN112616244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Abstract

本发明涉及一种柔性电路板及柔性电路板制备方法。柔性电路板包括柔性的衬底以及第一连接层，所述第一连接层形成于所述衬底的芯片安装区域，所述第一连接层与所述芯片安装区域的边缘之间设有应力缓冲区。该柔性电路板在不增加互连面积的前提下，通过内移第一连接层的位置，提高第一连接层与导电底板之间的可拉伸性能，即相应提高柔性电路板与刚性芯片之间焊点连接的可靠性，从而提高弯折或拉伸状态下具有该柔性电路板的电子器件的可靠性。

Description

柔性电路板及柔性电路板制备方法
技术领域
本发明涉及电子器件技术领域，特别是涉及一种柔性电路板及柔性电路板制备方法。
背景技术
柔性电路板逐步应用于各种类型的柔性电子器件中，以满足电子器件小型化可折叠的需求。
而现有的柔性电路板中的衬底在与刚性芯片连接时，由于柔性衬底与刚性芯片之间的连接处会因几何尺寸与材料性质的突变产生应力集中的现象。衬底与刚性芯片因刚度失配而导致两者之间的焊点开裂问题，从而影响电子器件的正常运行。
发明内容
基于此，有必要针对上述的问题，提供一种改进的柔性电路板制备方法及柔性电路板。
一种柔性电路板，包括柔性的衬底以及第一连接层，所述第一连接层形成于所述衬底的芯片安装区域，所述第一连接层与所述芯片安装区域的边缘之间设有应力缓冲区。
进一步地，所述第一连接层用于与待安装芯片的焊盘相焊接，所述第一连接层的长度与所述应力缓冲区的长度之和等于所述待安装芯片的焊盘的长度。
进一步地，所述第一连接层的长度为所述待安装芯片的焊盘的长度的1/3～2/3。
进一步地，所述第一连接层与所述衬底之间设有第二连接层，所述第二连接层自所述第一连接层相对远离所述芯片安装区域边缘的一侧延伸至所述应力缓冲区，所述第一连接层叠设于所述第二连接层相对远离所述衬底的端面，并形成台阶状；
所述第二连接层包括与所述第一连接层相重叠的底盘部以及位于所述应力缓冲区内的弹性连接部，所述弹性连接部延伸至所述芯片安装区域的边缘；所述弹性连接部开设有多个贯穿所述第二连接层的连接孔，所述弹性连接部相对远离所述底盘部的一端用于与外部连接线电性连接。
进一步地，所述第二连接层为倒置的台阶状，所述底盘部的台阶面贴合于所述衬底，且所述弹性连接部用于连接所述外部连接线的一端悬空；或，
所述第二连接层为平片状，所述底盘部及所述弹性连接部均贴合于所述衬底。
进一步地，所述第一连接层及所述第二连接层的数量为多个，多个所述第二连接层的弹性连接部所在的区域覆设保护层。
进一步地，多个所述第二连接层的间隔处填充弹性层；及/或，
所述弹性连接部与所述衬底之间填充弹性层。
进一步地，所述弹性连接部与所述保护层之间设有隔膜，所述隔膜阻隔所述保护层的材料渗入所述弹性连接部的连接孔中。
本发明还提供一种柔性电路板制备方法，所述方法包括：
提供膜片，所述膜片上具有通孔；
将所述膜片覆设于衬底的芯片安装区域；
在所述通孔内形成第一连接层；
除去所述膜片，并保留与所述通孔对应的第一连接层于所述衬底；
其中，所述通孔与所述芯片安装区域边缘之间形成应力缓冲区。
进一步地，所述膜片包括第一膜片、第二膜片及第三膜片，所述第一膜片、第二膜片及第三膜片分别开设有对应的第一通孔、第二通孔及第三通孔，将所述膜片覆设于衬底的芯片安装区域；在所述通孔内形成第一连接层的步骤包括：
将所述第二膜片覆设于所述衬底的芯片安装区域，并在所述第二通孔内形成第二连接层；
除去所述第二膜片，将所述第一膜片覆设于所述第二连接层，并在所述第一通孔内形成第一连接层；
除去所述第一膜片，通过所述第三膜片的第三通孔对应于所述第二连接层未与所述第一连接层重叠的位置，并在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔；
其中，所述第二通孔所对应的区域延伸至所述衬底的芯片安装区域边缘，所述第一通孔的长度小于所述第二通孔的长度，以使所述第二连接层与所述第一连接层叠设并形成台阶状。
进一步地，所述膜片包括第一膜片、第二膜片及第三膜片，所述第一膜片、第二膜片及第三膜片分别开设有对应的第一通孔、第二通孔及第三通孔，将所述膜片覆设于衬底的芯片安装区域；在所述通孔内形成第一连接层的步骤包括：
将所述第一膜片覆设于所述衬底的芯片安装区域，并在所述第一通孔内形成第二连接层的第一台阶部；
除去所述第一膜片，将所述第二膜片覆设于所述第一台阶部，并在所述第二通孔内叠加第二连接层的第二台阶部；
除去所述第二膜片，将所述第一膜片覆设于所述第二台阶部，并在所述第一通孔内形成第一连接层；
除去所述第一膜片，通过所述第三膜片的第三通孔对应于所述第二连接层未与所述第一连接层重叠的位置，并在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔；
其中，所述第二通孔延伸至所述衬底的芯片安装区域边缘，所述第一通孔的长度小于所述第二通孔的长度，以使所述第二连接层与所述第一连接层叠设并形成台阶状；所述第一台阶部与所述第二台阶部叠设并形成所述第二连接层，所述第二连接层为倒置的台阶状，以使所述第二台阶部的一端悬空。
进一步地，在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔的步骤之后还包括：
为所述第二连接层设有所述连接孔的区域打印保护层。
该柔性电路板制备方法所制备的柔性电路板，在不增加互连面积的前提下，通过内移第一连接层的位置，提高第一连接层与导电底板之间的可拉伸性能，即相应提高柔性电路板与刚性芯片之间焊点连接的可靠性，从而提高弯折或拉伸状态下具有该柔性电路板的电子器件的可靠性。
附图说明
图1为本发明一实施方式中柔性电路板的结构示意图；
图2为本发明另一实施方式中柔性电路板的结构示意图；
图3为图2所示柔性电路板中第一连接层与第二连接层的结构示意图；
图4为本发明另一实施方式中第一连接层与第二连接层的结构示意图；
图5为图2所示柔性电路板覆盖保护层后的结构示意图；
图6为图5所示柔性电路板覆盖保护层过程的示意图；
图7为本发明一实施方式中膜片覆设于衬底芯片安装区域的结构示意图；
图8为本发明一实施方式中第一膜片的结构示意图；
图9为本发明一实施方式中第二膜片的结构示意图；
图10为本发明一实施方式中衬底形成第二连接层的结构示意图；
图11为本发明一实施方式中第三膜片的结构示意图。
元件标号说明
100、柔性电路板；10、衬底；11、应力缓冲区；20、第一连接层；30、30a、第二连接层；31、底盘部；32、弹性连接部；33、连接孔；40、保护层；200、膜片；201、第一膜片；2011、第一通孔；202、第二膜片；2021、第二通孔；203、第三膜片；2031、第三通孔。
以上主要元件符号说明结合附图及具体实施方式对本发明作进一步详细的说明。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施方式，对本发明进行进一步的详细说明。应当理解的是，此处所描述的具体实施方式仅用以解释本发明，并不限定本发明的保护范围。
需要说明的是，当组件被称为“安装于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。当一个组件被认为是“固定于”另一个组件，它可以是直接固定在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“或/及”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明一实施方式提供一种柔性电路板100，该柔性电路板100用于与芯片焊接，并制成柔性电子器件。
请参阅图1，图1为本发明一实施方式中柔性电路板100的结构示意图。
如图1所示，柔性电路板100包括柔性的衬底10以及设置于衬底10的第一连接层20。衬底10用于承载待安装芯片；第一连接层20用于与芯片的焊盘相互焊接。
而现有的柔性电路板中的衬底在与芯片连接时，由于柔性衬底与刚性的芯片之间的连接处会因几何尺寸与材料性质的突变产生应力集中的现象。特别是柔性电子器件，其在使用过程中出现应力集中现象的可能性更大，应力集中现象则容易引起刚性芯片与衬底之间的焊点断裂等问题。
为了减缓上述现象的发生，减少第一连接层20与衬底10之间或待安装芯片的焊盘与第一连接层20之间开裂问题，第一连接层20与衬底10的芯片安装区域边缘之间设有应力缓冲区11。该应力缓冲区11用于缓解第一连接层20所受到的应力。
对于柔性电路板朝向芯片方向弯折的情况，设置应力缓冲区11便可以极大的改进柔性电路板在弯折情况下应力分布。第一连接层20布设于芯片正下方，在弯折状态下不会对第一连接层20与连接处的焊点造成额外的挤压，由此提高焊点处的连接强度。
对于柔性电路板背离芯片方向弯折的情况，设置应力缓冲区11便可以极大的改进柔性电路板在弯折情况下应力分布。通常上述的柔性电路板100在实际应用过程中，会有封装层做保护。第一连接层20与衬底10的芯片安装区域边缘之间设置应力缓冲区11，即将第一连接层20的位置内移，以极大地改进在弯折情况下柔性电路板100中的应力分布情况。在弯折相同曲率的条件下，改进后柔性电路板100的弯折点往内移动，会导致封装层所承担的应力增大，而第一连接层20处的应力则相应减小，从而使得内移后的第一连接层20不易与芯片的焊盘或衬底10之间产生开裂等问题。
此外，相较于改进前位于芯片安装区域边缘处的第一连接层20，衬底10中间位置弯折的曲率半径大于衬底10芯片安装区域边缘处弯折的曲率半径，因此内移的第一连接层20能够减少一定的弯曲量。
需要解释的是：芯片在衬底10上的投影区域即为衬底10的芯片安装区域。在本申请的各个实施方式中，图中所示的衬底10即对应为芯片的安装区域，衬底10的其余区域图中未示出。衬底10还包括其他图中未示出区域，而衬底10除芯片安装区域以外的位置能够用于连接其他电子元件，以使得柔性电路板100能够形成一个完整功能的电子器件。
如图1所示，衬底10芯片安装区域大致呈正方形片状；衬底10上所形成的第一连接层20大致呈长方形。可以理解，衬底10芯片安装区域所对应的形状可以根据芯片形状而相应设置；第一连接层20的形状可以根据芯片的焊盘形状而相应设置，在此不做具体限定。
可选地，应力缓冲区11的长度与第一连接层20的长度之和等于待安装芯片的焊盘的长度。例如，芯片安装区域对应尺寸为5mm*5mm，且待安装芯片的焊盘的长度L0为1mm时，第一连接层20的长度L1为0.5mm，对应地应力缓冲区11的长度L2为0.5mm。而实际应用过程中可以根据衬底10芯片安装区域的实际尺寸而依据同等比例相应放大或缩小。如此设置，改进后的第一连接层20的长度L1保证与芯片的焊盘之间足够的连接强度，且在一定程度上大大降低了第一连接层20处的应力。
可以理解，在其他实施方式中，第一连接层20的长度L1与芯片焊盘的长度L0之比在0～1之间，其根据实际所焊接的材料而略有不同，因此对应的应力缓冲区11的长度L2也相应调整。
可选地，第一连接层20的长度为待安装芯片的焊盘的长度的1/3～2/3。如此设置，使得改进后的第一连接层20的长度L1保证与芯片的焊盘L0之间足够的连接强度，且第一连接层20与芯片安装区域边缘之间具有相应的应力缓冲区11。
优选地，第一连接层20的长度为待安装芯片的焊盘的长度的1/2。
根据上述实施方式的尺寸，第一连接层20的宽度为0.25mm，且第一连接层20距离芯片安装区域边缘的距离W1为0.125mm；第一连接层20的厚度H0为0.05mm。可以理解，在其他实施方式中，第一连接层20的宽度及厚度可以依据同等比例相应放大或缩小，也可以根据实际需求而设置其他的尺寸。
优选地，在实际应用过程中，芯片的管脚通常设置为多个，每个管脚都需要通过焊接固定于衬底10的第一连接层20。因此衬底10芯片安装区域上设置多个第一连接层20，以对应于芯片上的多个焊盘。多个第一连接层20成列设置于衬底10芯片安装区域的相对两侧，以适应刚性芯片的实际应用需求。
请参阅图2及图3，图2为本发明另一实施方式中柔性电路板100的结构示意图；图3为图2所示柔性电路板100中第一连接层20与第二连接层30的结构示意图。
在其中一个实施方式中，如图2所示，第一连接层20与衬底10之间设有第二连接层30，第二连接层30自第一连接层20相对远离芯片安装区域边缘的一侧延伸至应力缓冲区11。第一连接层20叠设于第二连接层30相对远离衬底10的一侧并形成台阶状的焊盘结构。第二连接层30用于连接衬底10以及第一连接层20。其中，第二连接层30包括与第一连接层20相重叠的底盘部31以及延伸至衬底10的芯片安装区域边缘的弹性连接部32。底盘部31用于连接第一连接层20以及弹性连接部32；弹性连接部32设置于应力缓冲区11内，且弹性连接部32用于与外部连接线相连，且能够缓冲第一连接层20受到的应力。
在本实施方式中，如图3所示，第二连接层30的厚度H2等于第一连接层20的厚度H1，且两者的总厚度等于图1所示仅设置第一连接层时H0的厚度，即对应芯片的焊盘厚度。例如，以安装芯片区域5mm*5mm为例，第一连接层20与第二连接层30的厚度相应为0.025mm。可以理解，在其他实施方式中，第一连接层20及第二连接层30的厚度可以根据实际需求而相应设置，只要保证两者的总厚度保持不变即可。
弹性连接部32开设有多个贯穿第二连接层30的连接孔33。多个连接孔33沿第二连接层30的长度方向均匀布设。在应力缓冲区11发生形变时，由于弹性连接部32开设的连接孔33周侧具有一定的活动空间，弹性连接部32围设连接孔33周缘的部分能够承受的应力相应变大，使得位于应力缓冲区11的弹性连接部32能够具有更好的弹性形变量。
第二连接层30设置的弹性连接部32，且该弹性连接部32位于应力缓冲区11内。如此设置，第二连接层30能够承受更大的应力，且在应力承受范围内不会发生开裂的现象。
当整个柔性电路板100发生形变时，带有连接孔33的第二连接层30所在的应力缓冲区11发生的变形可以缓解相应第一连接层20处的应力，从而使得通过第二连接层30连接于衬底10的第一连接层20，能够承受更大的应力变化。相较于未开设连接孔33的第二连接层30而言，第二连接层30本身由于连接孔33的开设而具有较好的弹性变形能力，以使第二连接层30能够具有更好的应力承受能力。
请参阅图4，图4为本发明另一实施方式中第一连接层20与第二连接层30a的结构示意图。
在其中一个实施方式中，如图4所示，第二连接层30a为倒置的台阶状，底盘部31的台阶面贴合于衬底10，且弹性连接部32用于连接外部连接线的一端悬空。弹性连接部32为第二连接层30a未与第一连接层20重合的部分。由于底盘部31与弹性连接部32形成倒置的台阶状，并通过底盘部31连接于衬底10，使得弹性连接部32用于连接外部连接线的一端悬空。
悬空端的弹性连接部32相较于上述连接于衬底10的弹性连接部32，具有更好地弹性变形性能，在于外部连接线相连的情况下，能够提升柔性电路板100整体的力学性能。
优选地，第二连接层30a底盘部31的厚度H2为第一连接层20厚度H1的两倍，且两者相加的总厚度等于图1所示仅设有第一连接层的厚度H0。此时，弹性连接部32的厚度小于第二连接层30a底盘部31的厚度。如此设置，两个连接层叠加的厚度不变，不会增加两个连接层与芯片的焊盘连接处的结合刚度。
在本实施方式中，弹性连接部32开设有连接孔33，以提高第二连接层30a的应力承受能力。其原理上述第二连接层30相近，在此不做赘述。
本发明各个实施方式中，衬底10以及对应的第一连接层20及第二连接层30、30a的尺寸可以根据实际应用大小，而进行等比例缩放。
请一并参阅图5及图6，图5为图2所示柔性电路板100覆盖保护层40后的结构示意图；图6为图5所示柔性电路板100覆盖保护层40过程的示意图。
在其中一个实施方式中，多个弹性连接部32所在的区域覆设保护层40。保护层40用于在刚性芯片焊接时防止焊料落入连接孔33中，使得连接孔33不被堵塞，进而弹性连接部32能够更好地缓解第一连接层20处的应力。其中，保护层40可以选用硅胶材料。该硅胶材料通过打印等方式叠设于弹性连接部32所在的区域之上。保护层40适用于图3或图4的实施方式的弹性连接部32。
在其中一个实施方式中，为了便于在弹性连接部32的区域覆设保护层40，多个第一连接层20及第二连接层30的间隔处填充弹性层(未标号)。弹性层用于填充多个第二连接层30之间的间隙或填充第二连接层30a与衬底10之间的间隙。
其中，弹性层的材料为聚氨酯材料(PU)、聚二甲基硅氧烷(PDMS)等材料的高弹性硅胶。如此设置，多个第一连接层20及第二连接层30之间填充的弹性层使后置的保护层结构不易塌陷；此外，多个第一连接层20及第二连接层30与弹性层之间形成一个整体，降低了焊盘处的应力，且加强了第一连接层20及第二连接层30与衬底10之间的连接强度。
优选地，所填充的弹性层保持与弹性连接部32的端面平齐的状态。该弹性层的填充状态适用于如图2或图4所示的实施方式。如此设置，使得后期叠设在弹性连接部32所在区域的结构能够保持平整的状态。
在其中一个实施方式中，弹性层及保护层40通过3D打印或丝网印刷等方式设置于弹性连接部32所在的区域。优选地，弹性层及保护层40通过3D打印技术同时设置于弹性连接部32所在的区域。如此设置，弹性层及保护层40一体打印设置，简化柔性电路板100的加工过程。
在其中一个实施方式中，为了避免弹性层的材料落入连接孔33内，在形成保护层40之前，多个弹性连接部32所在的区域覆设隔膜(未标号)。隔膜用于阻隔弹性层材料落入连接孔33内。
当上述的隔膜以及保护层40覆盖于多个弹性连接部32所在的区域时，保护层40的端面与第一连接层20的端面相平齐。如此设置，使得芯片所对应的焊接区域为平面。
本发明一实施方式提供一种柔性电路板。该柔性电路板在不增加互连面积的前提下，通过内移第一连接层的位置，改变柔性电路板应力分布状况，提高柔性电路板与刚性芯片之间焊点连接的可靠性，从而提高具有该柔性电路板的柔性电子器件在弯折或拉伸状态下的可靠性。
柔性电路板用以适配多种不同的刚性芯片，从而避免柔性电路板与刚性芯片之间因刚度失配而导致两者之间的焊点开裂问题，确保刚性芯片能够稳定地连接于柔性电路板上。
请参阅图7，图7为本发明一实施方式中膜片200覆设于衬底10芯片安装区域的结构示意图。
本发明一实施方式提供一种柔性电路板制备方法，用于形成上述的柔性电路板。
柔性电路板制备方法包括：
步骤S10，提供膜片，膜片上具有通孔；
步骤S20，将膜片覆设于衬底的芯片安装区域；
步骤S30，在通孔内形成第一连接层；
步骤S40，除去膜片，并保留与通孔对应的第一连接层于衬底；
其中，通孔与芯片安装区域边缘之间形成应力缓冲区。
具体地，膜片200为第一连接层20形成于衬底10芯片安装区域提供模板。通孔内所形成的第一连接层20与衬底10芯片安装区域的边缘之间形成应力缓冲区11。除去膜片200后，衬底10上所形成的第一连接层20能够用于与芯片对应的焊盘相连接。
其中，当衬底10需要形成多个第一连接层20时，膜片200上具有对应的多个通孔，如此便能够同时形成多个第一连接层20。
在本实施方式中，相对内移的第一连接层20能够在衬底10发生弯曲的情况下，改变柔性电路板100整体的应力分布情况，使得第一连接层20处弯曲的应力集中情况得到缓解，从而使得柔性电路板100能够承受的应力相对提升。
其中，第一连接层20为金、银或铜等具有较好导电性能的材料制备而成。
其中，由于形成于衬底10的第一连接层20尺寸及位置具有较高的要求，因此单独在衬底10形成上述尺寸的第一连接层20结构加工方法繁复，且加工成本及损坏率较高。本实施方式中，衬底10上先覆设一层膜片200，膜片200的形状大小与衬底10的芯片安装区域大致相同，且膜片200的特定位置开设有通孔。当膜片200覆设于衬底10时，形成于通孔内的第一连接层20与芯片安装区域边缘之间形成有应力缓冲区11。如此设置，能够同时形成多个第一连接层20且制备效率较高。
在本实施方式中，上述方法所制备的柔性电路板100属于微型电子器件，因此能够将第一连接层20内移的方法可选性不多且实施难度较大。在本实施方式中柔性电路板制备方法通过使用膜片200，使得第一连接层20能够以模板化的方式形成于衬底10上。
可选地，第一连接层20通过磁控溅射或原子沉积等方式形成于衬底10的芯片安装区域。采用磁控溅射或原子沉积的方法能够制备出相应厚度的第一连接层20，且制作的设备简单、易于控制。而通过磁控溅射或原子沉积所镀覆的第一连接层20，通常情况下镀膜面积大，若不使用膜片200加以覆盖，仅使衬底10通过通孔外露于磁控溅射或原子沉积的区域范围内，从而获得镀覆有第一连接层20的衬底10，且第一连接层20位于预设位上。
可以理解，在其他实施方式中，第一连接层20还可以采用胶粘等方式形成于衬底10芯片安装区域。
具体地，以磁控溅射为例，其参数设置如下：设定选择惰性的氩气为工作气体，气压设定为1.0Pa～2.0Pa，功率设定为10W～20W，磁控溅射时间为5min～15min。
请一并参阅图8至图11，图8为本发明一实施方式中第一膜片201的结构示意图；图9为本发明一实施方式中第二膜片202的结构示意图；图10为本发明一实施方式中衬底10形成第二连接层30(30a)的结构示意图；图11为本发明一实施方式中第三膜片203的结构示意图。
在其中一个实施方式中，衬底10与第一连接层20之间设置有第二连接层30。膜片200包括第一膜片201以及第二膜片202，第一膜片201以及第二膜片202分别对应开设有第一通孔2011以及第二通孔2021，第一通孔2011的长度小于第二通孔2021的长度，以使第二连接层30与第一连接层20叠设形成台阶状；第二通孔2021延伸至衬底10的芯片安装区域边缘。
制备方法如下：
步骤S20，将膜片覆设于衬底的芯片安装区域包括：
步骤S21，将第二膜片覆设于衬底的芯片安装区域，并在第二通孔内形成第二连接层；
步骤S30在通孔内形成第一连接层的步骤包括：
步骤S31，除去第二膜片，将第一膜片覆设于第二连接层，并在第一通孔内形成第一连接层。
具体地，第一膜片201、第二膜片202及衬底10的芯片安装区域大小大致相同。当第一膜片201或第二膜片202覆设于衬底10时，第一通孔2011以及第二通孔2021具有相应重叠的区域，以使得在第一通孔2011内形成的第一连接层20能够叠设于在第二通孔2021内形成的第二连接层30上。当第二连接层30及第一连接层20叠设并形成于衬底10的芯片安装区域时，第二连接层30与第一连接层20之间形成台阶状。第二连接层30与第一连接层20相对远离衬底10芯片安装区域边缘的侧边平齐，且第二连接层30延伸至衬底10的芯片安装区域边缘处。
在其中一个实施方式中，如图4所示，将第二连接层30a设置为倒置的台阶状并连接于衬底10芯片安装区域。具体制备方法如下：
步骤S20，将膜片覆设于衬底的芯片安装区域的步骤包括：
步骤S21，将第一膜片覆设于衬底的芯片安装区域，并在第一通孔内形成第二连接层的第一台阶部；
步骤S22，除去第一膜片，将第二膜片覆设于第一台阶部，并在第二通孔内叠加第二连接层的第二台阶部。
步骤S30在通孔内形成第一连接层的步骤包括：
步骤S31，除去第二膜片，将第一膜片覆设于第二台阶部，并在第一通孔内形成第一连接层。
其中，第一膜片201与第二膜片202如图8及图9所示。具体地，通过上述的步骤之后，第一台阶部(未标号)的长度小于与第二台阶部(未标号)的长度，两者叠设并形成第二连接层30a。第二连接层30a呈倒置的台阶状，以使第二台阶部的一端悬空。其中，第二台阶部未与第一台阶部重合的部分即为弹性连接部32。
为了更好地使弹性连接部的悬空端能够稳定地连接于衬底，在步骤S21及S22之间还包括：
步骤S211，为第二台阶部与衬底之间的间隙设置弹性层。
具体地，该弹性层可以通过3D打印或丝网印刷设置于衬底对应于第二台阶部悬空端的位置。
为了进一步增加第二连接层30(30a)的可拉伸性能，在第二连接层30(30a)未与第一连接层20重叠的位置，即弹性连接部32形成多个连接孔33。
步骤S31之后还包括：
步骤S311，除去第一膜片，通过第三膜片的第三通孔对应于第二连接层未与第一连接层重叠的位置，并在第二连接层未与第一连接层重叠的位置形成多个连接孔。
具体地，在制备好的第二连接层30(30a)及衬底10上涂覆光刻胶，利用制备好的第三膜片203使光刻胶曝光，再用显影液洗掉多余的光刻胶，使需刻蚀部分暴露(第三膜片203中的第三通孔)。再用激光对该区域进行刻蚀，即可得到具有连接孔33的第二连接层30(30a)，即为第二连接层30(30a)的弹性连接部32。
其中，激光刻蚀采用飞秒激光刻蚀，其设置的参数为：中心波长800nm，脉宽30fs，重复频率1KHz。所使用的光刻胶为斯彼特单一型光刻胶，光刻胶的涂覆厚度为200nm-300nm。
在其中一个实施方式中，膜片为掩膜版或水溶性基质膜的其中一种。具体地，上述的第一膜片201、第二膜片202或第三膜片203为掩膜版或水溶性基质膜。其中，当第一膜片201、第二膜片202或第三膜片203为掩膜版时，需要通过溅射等方式贴合至对应的衬底10上。当第一膜片201、第二膜片202或第三膜片203为水溶性基质膜时，通过丝网印刷、3D打印或开版灌注任意一种方法涂覆于衬底10中。膜片200所覆盖的位置即为衬底10的表面不需要镀覆第一连接层20的区域。
可选地，水溶性基质膜的基质材料为阿拉伯树胶与水的混合液，阿拉伯树胶与水的质量比为40～80:100。优选地，阿拉伯树胶与水的质量比为：50～100，成膜性最好。
具体地，当第一膜片201、第二膜片202或第三膜片203为水溶性基质膜时，除去第一膜片201、第二膜片202或第三膜片203的方法为水洗去除。
在其中一个实施方式中，步骤S311之后还包括：
步骤S312，为第二连接层设有连接孔的区域打印保护层。
具体地，保护层40可以通过3D打印技术或丝网印刷设置于第二连接层30(30a)的弹性连接部32所在的区域。
在其中一个实施方式中，步骤S312包括：
步骤S3121，在第二连接层之间的间隙设置弹性层；
步骤S3122，为第二连接层设有连接孔的区域打印保护层。
该弹性层用于支撑保护层40。弹性层设置方式与保护层40设置方式大致相同，且两者可以同时经由3D打印技术设置于第二连接层30(30a)的弹性连接部32所在的区域。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种柔性电路板，包括柔性的衬底(10)以及第一连接层(20)，所述第一连接层(20)形成于所述衬底(10)的芯片安装区域，其特征在于，所述第一连接层(20)与所述芯片安装区域的边缘之间设有应力缓冲区(11)。
2.根据权利要求1所述的柔性电路板，其特征在于，所述第一连接层(20)用于与待安装芯片的焊盘相焊接，所述第一连接层(20)的长度与所述应力缓冲区(11)的长度之和等于所述待安装芯片的焊盘的长度。
3.根据权利要求2所述的柔性电路板，其特征在于，所述第一连接层(20)的长度为所述待安装芯片的焊盘的长度的1/3～2/3。
4.根据权利要求1所述的柔性电路板，其特征在于，所述第一连接层(20)与所述衬底(10)之间设有第二连接层(30、30a)，所述第二连接层(30、30a)自所述第一连接层(20)相对远离所述芯片安装区域边缘的一侧延伸至所述应力缓冲区(11)，所述第一连接层(20)叠设于所述第二连接层(30、30a)相对远离所述衬底(10)的端面，并形成台阶状；
所述第二连接层(30、30a)包括与所述第一连接层(20)相重叠的底盘部(31)以及位于所述应力缓冲区(11)内的弹性连接部(32)，所述弹性连接部(32)延伸至所述芯片安装区域的边缘；所述弹性连接部(32)开设有多个贯穿所述第二连接层(30、30a)的连接孔(33)，所述弹性连接部(32)相对远离所述底盘部(31)的一端用于与外部连接线电性连接。
5.根据权利要求4所述的柔性电路板，其特征在于，所述第二连接层(30a)为倒置的台阶状，所述底盘部(31)的台阶面贴合于所述衬底(10)，且所述弹性连接部(32)用于连接所述外部连接线的一端悬空；或，
所述第二连接层(30)为平片状，所述底盘部(31)及所述弹性连接部(32)均贴合于所述衬底(10)。
6.根据权利要求4或5所述的柔性电路板，其特征在于，所述第一连接层(20)及所述第二连接层(30、30a)的数量为多个，多个所述第二连接层(30、30a)的弹性连接部(32)所在的区域覆设保护层(40)。
7.根据权利要求6所述的柔性电路板，其特征在于，多个所述第二连接层(30、30a)的间隔处填充弹性层；及/或，
所述弹性连接部(32)与所述衬底(10)之间填充弹性层。
8.根据权利要求6所述的柔性电路板，其特征在于，所述弹性连接部(32)与所述保护层(40)之间设有隔膜，所述隔膜阻隔所述保护层(40)的材料渗入所述弹性连接部(32)的连接孔(33)中。
9.一种柔性电路板制备方法，其特征在于，所述方法包括：
提供膜片，所述膜片上具有通孔；
将所述膜片覆设于衬底的芯片安装区域；
在所述通孔内形成第一连接层；
除去所述膜片，并保留与所述通孔对应的第一连接层于所述衬底；
其中，所述通孔与所述芯片安装区域边缘之间形成应力缓冲区。
10.根据权利要求9所述的柔性电路板制备方法，其特征在于，所述膜片包括第一膜片、第二膜片及第三膜片，所述第一膜片、第二膜片及第三膜片分别开设有对应的第一通孔、第二通孔及第三通孔，将所述膜片覆设于衬底的芯片安装区域；在所述通孔内形成第一连接层的步骤包括：
将所述第二膜片覆设于所述衬底的芯片安装区域，并在所述第二通孔内形成第二连接层；
除去所述第二膜片，将所述第一膜片覆设于所述第二连接层，并在所述第一通孔内形成第一连接层；
除去所述第一膜片，通过所述第三膜片的第三通孔对应于所述第二连接层未与所述第一连接层重叠的位置，并在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔；
其中，所述第二通孔所对应的区域延伸至所述衬底的芯片安装区域边缘，所述第一通孔的长度小于所述第二通孔的长度，以使所述第二连接层与所述第一连接层叠设并形成台阶状。
11.根据权利要求9所述的柔性电路板制备方法，其特征在于，所述膜片包括第一膜片、第二膜片及第三膜片，所述第一膜片、第二膜片及第三膜片分别开设有对应的第一通孔、第二通孔及第三通孔，将所述膜片覆设于衬底的芯片安装区域；在所述通孔内形成第一连接层的步骤包括：
将所述第一膜片覆设于所述衬底的芯片安装区域，并在所述第一通孔内形成第二连接层的第一台阶部；
除去所述第一膜片，将所述第二膜片覆设于所述第一台阶部，并在所述第二通孔内叠加第二连接层的第二台阶部；
除去所述第二膜片，将所述第一膜片覆设于所述第二台阶部，并在所述第一通孔内形成第一连接层；
除去所述第一膜片，通过所述第三膜片的第三通孔对应于所述第二连接层未与所述第一连接层重叠的位置，并在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔；
其中，所述第二通孔延伸至所述衬底的芯片安装区域边缘，所述第一通孔的长度小于所述第二通孔的长度，以使所述第二连接层与所述第一连接层叠设并形成台阶状；所述第一台阶部与所述第二台阶部叠设并形成所述第二连接层，所述第二连接层为倒置的台阶状，以使所述第二台阶部的一端悬空。
12.根据权利要求10或11所述的柔性电路板制备方法，其特征在于，在所述第二连接层未与所述第一连接层重叠的位置形成多个连接孔的步骤之后还包括：
为所述第二连接层设有所述连接孔的区域打印保护层。
CN202011531235.5A 2020-12-22 2020-12-22 柔性电路板及柔性电路板制备方法 Active CN112616244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011531235.5A CN112616244B (zh) 2020-12-22 2020-12-22 柔性电路板及柔性电路板制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011531235.5A CN112616244B (zh) 2020-12-22 2020-12-22 柔性电路板及柔性电路板制备方法

Publications (2)

Publication Number Publication Date
CN112616244A true CN112616244A (zh) 2021-04-06
CN112616244B CN112616244B (zh) 2022-03-22

Family

ID=75244139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011531235.5A Active CN112616244B (zh) 2020-12-22 2020-12-22 柔性电路板及柔性电路板制备方法

Country Status (1)

Country Link
CN (1) CN112616244B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780811B (zh) * 2021-07-09 2022-10-11 國立陽明交通大學 可拉伸的導電基板
US11627657B2 (en) 2021-08-04 2023-04-11 National Yang Ming Chiao Tung University Stretchable conductive substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592543A (zh) * 2003-08-27 2005-03-09 阿尔卑斯电气株式会社 焊盘图形结构以及电气部件搭载用基板
CN101138135A (zh) * 2005-03-07 2008-03-05 3M创新有限公司 将柔性印刷电路板连接至另一个电路板的方法
CN104869755A (zh) * 2014-02-25 2015-08-26 发那科株式会社 印制电路板
US20160066410A1 (en) * 2014-09-02 2016-03-03 Samsung Display Co. Ltd. Curved display device
JP2016131164A (ja) * 2015-01-13 2016-07-21 日立オートモティブシステムズ株式会社 電子制御装置
CN107833524A (zh) * 2017-11-16 2018-03-23 京东方科技集团股份有限公司 一种芯片、柔性显示面板及显示装置
CN109426040A (zh) * 2017-08-22 2019-03-05 三星显示有限公司 电子设备
CN209445322U (zh) * 2016-04-28 2019-09-27 飞利浦照明控股有限公司 管状固态照明设备
CN210167052U (zh) * 2019-08-02 2020-03-20 云谷（固安）科技有限公司 柔性显示屏及显示装置
JP2020088335A (ja) * 2018-11-30 2020-06-04 株式会社リコー 回路基板、回路基板の製造方法、撮像装置
CN111668185A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 电子装置模块以及该电子装置模块的制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592543A (zh) * 2003-08-27 2005-03-09 阿尔卑斯电气株式会社 焊盘图形结构以及电气部件搭载用基板
CN101138135A (zh) * 2005-03-07 2008-03-05 3M创新有限公司 将柔性印刷电路板连接至另一个电路板的方法
CN104869755A (zh) * 2014-02-25 2015-08-26 发那科株式会社 印制电路板
US20160066410A1 (en) * 2014-09-02 2016-03-03 Samsung Display Co. Ltd. Curved display device
JP2016131164A (ja) * 2015-01-13 2016-07-21 日立オートモティブシステムズ株式会社 電子制御装置
CN209445322U (zh) * 2016-04-28 2019-09-27 飞利浦照明控股有限公司 管状固态照明设备
CN109426040A (zh) * 2017-08-22 2019-03-05 三星显示有限公司 电子设备
CN107833524A (zh) * 2017-11-16 2018-03-23 京东方科技集团股份有限公司 一种芯片、柔性显示面板及显示装置
JP2020088335A (ja) * 2018-11-30 2020-06-04 株式会社リコー 回路基板、回路基板の製造方法、撮像装置
CN111668185A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 电子装置模块以及该电子装置模块的制造方法
CN210167052U (zh) * 2019-08-02 2020-03-20 云谷（固安）科技有限公司 柔性显示屏及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780811B (zh) * 2021-07-09 2022-10-11 國立陽明交通大學 可拉伸的導電基板
US11627657B2 (en) 2021-08-04 2023-04-11 National Yang Ming Chiao Tung University Stretchable conductive substrate

Also Published As

Publication number Publication date
CN112616244B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6545366B2 (en) Multiple chip package semiconductor device
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP4093818B2 (ja) 半導体装置の製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
CN112616244B (zh) 柔性电路板及柔性电路板制备方法
EP2733727B1 (en) Packaging method of quad flat non-leaded package
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
US6320250B1 (en) Semiconductor package and process for manufacturing the same
JP4708915B2 (ja) 封止型プリント基板の製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2005353956A (ja) 放熱部材およびその製造方法ならびに半導体パッケージ
JP2003218163A (ja) 半導体装置及びその製造方法
KR101324223B1 (ko) 리드 프레임의 제조방법
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
KR100919986B1 (ko) 반도체 팩키지용 기판, 그것을 구비한 반도체 팩키지 및,그것의 제조 방법
JP2005340864A (ja) 半導体装置の製造方法
JP3910937B2 (ja) 半導体装置
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JP3383597B2 (ja) 半導体装置の製造方法
KR100708033B1 (ko) 반도체 패키지용 섭스트레이트 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant