CN1581446A - 高介电常数膜的精确图案化 - Google Patents
高介电常数膜的精确图案化 Download PDFInfo
- Publication number
- CN1581446A CN1581446A CNA2004100708261A CN200410070826A CN1581446A CN 1581446 A CN1581446 A CN 1581446A CN A2004100708261 A CNA2004100708261 A CN A2004100708261A CN 200410070826 A CN200410070826 A CN 200410070826A CN 1581446 A CN1581446 A CN 1581446A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric material
- exposing
- metal portion
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000059 patterning Methods 0.000 title abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 3
- 239000003989 dielectric material Substances 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 25
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 5
- 241000252506 Characiformes Species 0.000 claims description 4
- 229960002163 hydrogen peroxide Drugs 0.000 claims 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 3
- 229910052735 hafnium Inorganic materials 0.000 claims 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 3
- 229910052726 zirconium Inorganic materials 0.000 claims 3
- 230000008569 process Effects 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000006722 reduction reaction Methods 0.000 description 8
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 6
- 238000004377 microelectronic Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- 241000751615 Genista anglica Species 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical class OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002738 chelating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Laminated Bodies (AREA)
- Insulating Bodies (AREA)
Abstract
本发明公开了一种高介电常数薄膜的精确图案化的方法，用于解决传统图案化技术中的结构和工艺限制。在形成与高介电常数电介质层相邻的栅极结构之后，高介电常数电介质层的一部分优选地通过暴露给氢气而被还原，以形成高介电常数电介质层的被还原部分。可以使用湿法刻蚀化学品选择性地去除被还原部分，以留下具有理想几何特征的沟槽。
Description
技术领域
本发明涉及制造微电子器件，更具体而言，涉及电介质层中沟槽的精确形成。
背景技术
通过在由各种材料制成的各种结构构造中形成层和沟槽，可以产生比如半导体结构的微电子结构。与被用于对诸如高介电常数(或“高K”)膜的电介质膜进行图案化的传统技术有关的一项挑战是精确地形成沟槽，以避免对相邻结构的完整性的损害。参考图1A，描绘了典型的栅极结构的横截面图，其中与高K栅极氧化物层102相邻形成了具有间隔层108、110、112、114的两个栅极104、106，其中高K栅极氧化物层102邻近衬底层100形成。图1B描绘了不理想的图案化情形，其中应用了干法刻蚀技术，造成过深的沟槽116。尽管干法刻蚀技术的相对各向异性性质有利于最小化负刻蚀偏差，但是它们可能伴随着在控制沟槽形成的深度中的困难，例如如图1B所描绘的，其中沟槽116不理想地延伸到了衬底层100中。图1C图示了另一种不理想的图案化情形，其中应用了湿法刻蚀，造成了不理想地下切(undercut)了邻近结构的沟槽118，这些邻近结构例如是栅极104、106以及间隔层110、112。许多湿法刻蚀处理与基本各向同性的刻蚀速率特性相关联，造成负的刻蚀偏差以及下切，例如如图1C所描绘的。
发明内容
根据本发明的一个方面，提供了一种方法，包括：在衬底材料层上形成高介电常数电介质材料层；在所述高介电常数电介质材料层上至少形成第一栅极和第二栅极，留出在所述第一和第二栅极之间的所述高介电常数材料的暴露的部分；将所述高介电常数电介质材料层的所述暴露部分暴露给氢气，来还原所述暴露部分，以从所述外露部分形成金属部分；通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分，以形成沟槽；以及形成与所述第一栅极和所述第二栅极相邻的间隔层。
根据本发明的另一个方面，提供了一种方法，包括：在衬底上形成高介电常数电介质材料层；将所述高介电常数电介质材料层的暴露部分暴露给氢气，来还原所述高介电常数电介质材料层的所述暴露部分，以从所述暴露部分形成金属部分；以及通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分。
根据本发明的另一个方面，提供了一种形成穿过高介电常数电介质材料薄膜的具有基本为零的刻蚀偏差的沟槽的方法，包括：在衬底上形成高介电常数电介质材料层；将所述高介电常数电介质材料层的暴露部分暴露给氢气，来还原所述高介电常数电介质材料层的所述暴露部分，以从所述暴露部分形成金属部分；以及通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分。
附图说明
本发明以举例的方式被图示说明，并且本发明不限于附图中的图形，在图中相似的标记表示类似的元件。附图中示出的特征并没有被规定为按比例绘制，也没有被规定为以精确的位置关系示出。
图1A～图1C是传统的衬底图案化处理的横截面描绘；
图2A～图2C是本发明实施例的图案化处理的各方面的横截面图；
图3是描绘本发明实施例的图案化处理的各阶段的流程图；
图4A～图4D是本发明第二实施例的图案化处理的各方面的横截面图；
图5是描绘本发明第二实施例的图案化处理的各阶段的流程图。
具体实施方式
在下面对本发明实施例的详细说明中，参考了附图，其中相似的标记表示类似的元件。这里所述的示意性实施例被充分详细地公开，以使得本领域的技术人员能够实施本发明。因此下面的详细说明并不具有限制的意味，本发明的范围仅由所附权利要求来定义。
图2A～图2C是本发明的一个实施例的图案化处理的各方面的横截面图。参考图2A，示出了与图1A中所描绘的相类似的微电子结构。可以利用各种技术和材料来形成这样的结构。例如，可以使用比如化学或物理气相沉积或其他的技术，在衬底层100上形成高K电介质层102。在各个实施例中，高K电介质层102可以包括比如二氧化铪、二氧化锆或其硅酸盐衍生物的高K材料，衬底层100可以包括比如硅或另外的材料的半导体材料。随后，可以在间隔层108、110、112、114之间形成栅极104、106。在一个实施例中，栅极104、106包括比如多晶硅的栅极材料，间隔层108、110、112、114包括比如氮化硅的间隔层材料，尽管在其他实施例中也可以使用其他材料。在形成栅极104、106以及间隔层108、110、112、114之后，高K电介质层102表面的一部分132保持暴露。
参考图2B，暴露的高K电介质层表面132被暴露给氢气120，产生氢还原反应。使用氢气分子将d区(元素周期表中II族和III族之间)过渡金属络合物/膜还原为相应的金属元素是一种公知的现象，举例来说，例如如1997年N.N.Greenwood和A.Earnshaw编写的第二版《Chemistry ofthe Elements》的出版物中所描述的那样。氢气以基本各向异性的方式，在其被施加的方向上，容易地穿入这样的膜中，到在高K微电子器件结构中通常遇到的深度，比如在约5埃到约100埃之间。
在一个实施例中，在平行板等离子室中，暴露的表面132被暴露给氢气120，其中包括了栅极104、106，高K电介质层102以及衬底层100的器件晶片用作一块极板，并且与第二块极板隔开约5mm到约10mm的范围内的间隔。具有射频(“RF”)功率源，其具有约2W/cm2到约4W/cm2范围内的功率密度和约200KHz到约13.5MHz范围内的频率。晶片温度在从约20℃到约450℃的范围内。具有约1000SCCM到约2000SCCM范围内的氢气流量，以及约0SCCM到约2000SCCM范围内的比如氩气或氦气的惰性气体流量。该室的压力在约1托到约2托的范围内。其他实施例可以使用不同的条件来进行氢气还原反应。
在其中高K栅极电介质102包括二氧化铪的一个实施例中，氢气还原反应可以如下表示：
还原反应得到高K栅极电介质层102被还原的部分122。如图2C所描绘的，现在是金属物质的被还原的或“被转变的”部分122可以通过暴露于对经转变的金属具有选择性的湿法刻蚀化学品124，被选择性地去除，以留下沟槽126，其中湿法刻蚀化学品124例如是被称作“piranha”刻蚀化学品的基于硫酸和过氧化氢的刻蚀化学品，或者被称作“SC2”或“RCA标准清洗2”湿法刻蚀化学品的基于盐酸和过氧化氢的刻蚀化学品。还原部分122的去除也产生剩余的高K电介质层102的不连续部分128、130。由于这样的湿法刻蚀化学品124的对比于其他相邻非金属材料的对金属物质相对高的选择性，沟槽126基本上没有负刻蚀偏差或对下面的衬底层100的损害，所述其他相邻非金属材料包括相邻的没有被还原或被转变的高K栅极电介质102的部分。实际上，由去除被还原的材料122而得到的沟槽126基本上是直的，具有基本上平行的壁——这在本领域中也被称作具有基本为零的正或负“刻蚀偏差”的沟槽。比如piranha和SC2的湿法刻蚀化学品124，作为用于选择性地去除有机物和金属以到达下面的金属或衬底材料的体系，在本领域中是公知的。例如，具有氧化剂的低pH体系，比如像在SC2刻蚀化学品中的具有过氧化氢的盐酸，是一种溶解金属的公知的有效方法。在其他实施例中，可以使用其他方法，例如比如膦酸脂衍生物或乙二胺四乙酸的普通螯合剂水溶液，来选择性地去除被还原的部分122。从而，电介质层102被精确地图案化，避免了腐蚀下面的衬底层100以及下切相邻的比如栅极104、106或间隔层108、110、112、114的结构的问题。
参考图3，描绘了总结本发明一个实施例的图案化处理的流程图，其中，邻近衬底层形成300高K栅极电介质层，其后邻近高K栅极电介质层形成302栅极和间隔层，留出高K栅极电介质层的暴露的表面。该暴露的高K栅极电介质层表面被暴露给304导致还原反应的氢气。通过对被还原的高K栅极电介质材料具有选择性的湿法刻蚀化学品，刻蚀306被还原的高K栅极电介质材料，以形成沟槽，使得被还原的栅极电介质材料被选择性地去除，而基本不会下切相邻的栅极结构或基本不会腐蚀下面的衬底层材料。
图4A～图4D是本发明第二实施例的图案化处理的各方面的横截面图。参考图4A，示出了与图2A中所描绘的类似的微电子结构。但是，图4A中的结构不包括与栅极104、106相邻的间隔层108、110、112、114。可以使用各种技术和材料形成这样的结构。例如，可以使用比如化学或物理气相沉积或其他的技术，在衬底层100上形成高K电介质层102。在各个实施例中，高K电介质层102可以包括比如二氧化铪、二氧化锆或其硅酸盐衍生物的高K材料，衬底层100可以包括比如硅或另外的材料的半导体材料。随后，可以在高K电介质层102上形成栅极104、106。在一个实施例中，栅极104、106包括比如多晶硅的栅极材料，尽管在其他实施例中也可以使用其他材料。在形成栅极104、106之后，在栅极104、106之间的高K电介质层102的一部分132保持暴露。
参考图4B，暴露的高K电介质层表面132被暴露给氢气120，产生氢还原反应。在一个实施例中，所进行的这种暴露与上面关于图2B所描述的暴露相似，得到高K栅极电介质层102被还原的部分122的相同的结果。如图4C所描绘的，现在是金属物质的被还原的或“被转变的”部分122可以通过暴露于对经转变的金属具有选择性的湿法刻蚀化学品124，被选择性的去除，以留下沟槽126。该湿法刻蚀化学品124一般以上面关于图2C所描述的相同的方式完成功能。被还原部分122的去除也产生剩余的高K电介质层102剩余的不连续部分128、130。由于这样的湿法刻蚀化学品124的对比于其他相邻非金属材料的对金属物质相对高的选择性，沟槽126基本上没有负刻蚀偏差或对下面的衬底层100的损害，所述其他相邻非金属材料包括相邻的没有被还原或被转变的高K栅极电介质102的部分。实际上，由去除被还原的材料122而得到的沟槽126基本上是直的，具有基本上平行的壁——这在本领域也被称作具有基本为零的正或负“刻蚀偏差”的沟槽。从而，电介质层102被精确地图案化，避免了腐蚀下面的衬底层100以及下切相邻的比如栅极104、106的结构的问题。
参考图4D，然后与高K电介质层102的不连续部分128、130和栅极104、106相邻形成间隔层108、110、112、114。如图4D所示，间隔层110、112邻近高K电介质层102的不连续部分128、130和栅极104、106两者而形成，并且基本上从栅极104、106的上表面延伸到沟槽126中，并到通过去除高K电介质层102的被还原部分122而被暴露的材料的上表面上。通过去除高K电介质层的被还原部分122而被暴露的材料的上表面是沟槽126的下表面，这在所图示的实施例中是衬底层100的上表面。在所图示的实施例中，在每个栅极104、106的一侧上形成沟槽126。高K电介质层102保留在栅极104、106的非沟槽侧上。在这样的实施例中，在栅极104、106的非沟槽侧上的间隔层108、114邻近栅极104、106被形成，并且基本上从栅极104、106的上表面延伸到高K电介质层102的不连续部分128、130的上表面。但是，在其他实施例(未示出)中，沟槽126可以形成在栅极104、106中的一个或两者的两侧上。在其他这些实施例中，在栅极104、106的非沟槽侧上的间隔层108、114的一个或两者也可以邻近高K电介质层102的不连续部分128、130和栅极104、106被形成，并且基本上从栅极104、106的上表面延伸到沟槽126中，并到通过去除高K电介质层102的被还原部分122而被暴露的衬底层100的上表面。从而，电介质层102被精确地图案化，避免了腐蚀下面的衬底层100以及下切相邻的比如栅极104、106或间隔层108、110、112、114的结构的问题。
参考图5，描绘了总结本发明一个实施例的图案化处理的流程图，其中邻近衬底层形成500高K栅极电介质层，其后邻近高K栅极电介质层形成502栅极，留出高K栅极电介质层的被暴露的表面。该暴露的高K栅极电介质层表面被暴露504给导致还原反应的氢气。通过对被还原的高K栅极电介质材料具有选择性的湿法刻蚀化学品，刻蚀506被还原的高K栅极电介质材料，以形成沟槽，使得被还原的栅极电介质材料被选择性地去除，而基本不会下切相邻的栅极结构或基本不会腐蚀下面的衬底层材料。然后，邻近剩余的高K栅极电介质层的一部分和栅极形成508间隔层。在栅极邻近沟槽的侧上，这些间隔层基本上从栅极的上表面延伸到衬底层的上表面。
如此公开了一种新颖的衬底图案化解决方法。虽然这里参考特定的实施例说明了本发明，但是本领域的普通技术人员将容易地想到其中的许多修改。因此，所有这些变化和修改都被包括由所附权利要求所确定的本发明意图的保护范围中。
Claims (27)
1.一种方法，包括：
在衬底材料层上形成高介电常数电介质材料层；
在所述高介电常数电介质材料层上至少形成第一栅极和第二栅极，留出在所述第一和第二栅极之间的所述高介电常数材料的暴露的部分；
将所述高介电常数电介质材料层的所述暴露部分暴露给氢气，来还原所述暴露部分，以从所述外露部分形成金属部分；
通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分，以形成沟槽；以及
形成与所述第一栅极和所述第二栅极相邻的间隔层。
2.如权利要求1所述的方法，其中形成所述间隔层的步骤包括，在从所述高介电常数材料层去除所述金属部分之后，形成与所述栅极相邻的所述间隔层。
3.如权利要求2所述的方法，其中至少一个所述间隔层基本上从所述第一和第二栅极中一个的上表面延伸到所述沟槽中，到所述沟槽的下表面。
4.如权利要求1所述的方法，其中形成所述间隔层的步骤包括，在将所述高介电常数电介质材料层的所述暴露部分暴露给氢气之前，形成所述间隔层。
5.如权利要求4所述的方法，其中所述间隔层基本上从所述间隔层所邻近的栅极的上表面延伸到所述高介电常数电介质材料层的上表面。
6.如权利要求1所述的方法，其中所述高介电常数电介质材料包括二氧化铪，并且其中所述金属部分包括铪。
7.如权利要求1所述的方法，其中所述高介电常数电介质材料包括二氧化锆，并且其中所述金属部分包括锆。
8.如权利要求1所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，在等离子室中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气。
9.如权利要求8所述的方法，其中所述高介电常数电介质材料层以离极板从约5mm到约10mm的范围的距离，被置于所述等离子室中。
10.如权利要求8所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，将所述高介电常数电介质材料层的所述暴露部分暴露给流量范围从约1000SCCM到约2000SCCM的氢气。
11.一种方法，包括：
在衬底上形成高介电常数电介质材料层；
将所述高介电常数电介质材料层的暴露部分暴露给氢气，来还原所述高介电常数电介质材料层的所述暴露部分，以从所述暴露部分形成金属部分；以及
通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分。
12.如权利要求11所述的方法，其中所述高介电常数电介质材料包括二氧化铪，并且其中所述金属部分包括铪。
13.如权利要求11所述的方法，其中所述高介电常数电介质材料包括二氧化锆，并且其中所述金属部分包括锆。
14.如权利要求11所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，在等离子室中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气。
15.如权利要求14所述的方法，其中所述高介电常数电介质材料层以离极板从约5mm到约10mm的范围的距离，被置于所述等离子室中。
16.如权利要求14所述的方法，其中将所述高介电常数电介质材料层的所述暴露部分暴露给氢气的步骤包括，将所述高介电常数电介质材料层的所述暴露部分暴露给流量范围从约1000SCCM到约2000SCCM的氢气。
17.如权利要求11所述的方法，其中所述湿法化学刻蚀剂包括基于硫酸和过氧化氢的刻蚀化学品。
18.如权利要求17所述的方法，其中所述刻蚀化学品是piranha刻蚀化学品。
19.如权利要求11所述的方法，其中所述湿法化学刻蚀剂包括基于盐酸和过氧化氢的刻蚀化学品。
20.如权利要求19所述的方法，其中所述刻蚀化学品是SC2刻蚀化学品。
21.一种形成穿过高介电常数电介质材料薄膜的具有基本为零的刻蚀偏差的沟槽的方法，包括：
将所述高介电常数电介质材料膜的暴露部分暴露给氢气，来还原所述暴露部分，以从所述外露部分形成金属部分；以及
通过将所述金属部分暴露给对所述金属部分具有选择性的湿法化学刻蚀剂，从所述高介电常数材料层去除所述金属部分。
22.如权利要求21所述的方法，其中所述湿法化学刻蚀剂包括基于硫酸和过氧化氢的刻蚀化学品。
23.如权利要求22所述的方法，其中所述刻蚀化学品是piranha刻蚀化学品。
24.如权利要求21所述的方法，其中所述湿法化学刻蚀剂包括基于盐酸和过氧化氢的刻蚀化学品。
25.如权利要求24所述的方法，其中所述刻蚀化学品是SC2刻蚀化学品。
26.如权利要求21所述的方法，其中所述高介电常数电介质材料包括二氧化铪，并且其中所述金属部分包括铪。
27.如权利要求21所述的方法，其中所述高介电常数电介质材料包括二氧化锆，并且其中所述金属部分包括锆。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/632,470 | 2003-08-01 | ||
| US10/632,470 US6855639B1 (en) | 2003-08-01 | 2003-08-01 | Precise patterning of high-K films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1581446A true CN1581446A (zh) | 2005-02-16 |
| CN100336181C CN100336181C (zh) | 2007-09-05 |
Family
ID=33541545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100708261A Expired - Fee Related CN100336181C (zh) | 2003-08-01 | 2004-07-20 | 高介电常数膜的精确图案化 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6855639B1 (zh) |
| EP (1) | EP1503404B1 (zh) |
| KR (1) | KR100592841B1 (zh) |
| CN (1) | CN100336181C (zh) |
| AT (1) | ATE450887T1 (zh) |
| DE (1) | DE602004024355D1 (zh) |
| TW (1) | TWI320204B (zh) |
| WO (1) | WO2005013347A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4040425B2 (ja) * | 2002-10-17 | 2008-01-30 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
| US20050064716A1 (en) * | 2003-04-14 | 2005-03-24 | Hong Lin | Plasma removal of high k metal oxide |
| US7037845B2 (en) * | 2003-08-28 | 2006-05-02 | Intel Corporation | Selective etch process for making a semiconductor device having a high-k gate dielectric |
| US7160779B2 (en) * | 2005-02-23 | 2007-01-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US20060220090A1 (en) * | 2005-03-23 | 2006-10-05 | Intel Corporation | Semiconductor device with a high-k gate dielectric and a metal gate electrode |
| US7449756B2 (en) * | 2005-06-13 | 2008-11-11 | Intel Corporation | Semiconductor device with a high-k gate dielectric and a metal gate electrode |
| US7501336B2 (en) * | 2005-06-21 | 2009-03-10 | Intel Corporation | Metal gate device with reduced oxidation of a high-k gate dielectric |
| US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
| US7226831B1 (en) | 2005-12-27 | 2007-06-05 | Intel Corporation | Device with scavenging spacer layer |
| US7659178B2 (en) * | 2006-04-21 | 2010-02-09 | International Business Machines Corporation | Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate |
| US7984408B2 (en) * | 2006-04-21 | 2011-07-19 | International Business Machines Corporation | Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering |
| US20070262399A1 (en) * | 2006-05-10 | 2007-11-15 | Gilbert Dewey | Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric |
| KR100973828B1 (ko) * | 2008-05-09 | 2010-08-03 | 포항공과대학교 산학협력단 | 금속 박막의 증착을 이용한 유리 나노 가공 방법 |
| US8853076B2 (en) | 2012-09-10 | 2014-10-07 | International Business Machines Corporation | Self-aligned contacts |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424236A (en) * | 1977-07-25 | 1979-02-23 | Sharp Corp | Etching solution and minute working process |
| US4980032A (en) * | 1988-08-12 | 1990-12-25 | Alameda Instruments, Inc. | Distillation method and apparatus for reprocessing sulfuric acid |
| USRE35827E (en) * | 1989-05-02 | 1998-06-23 | Sgs-Thomson Microelectronics S.R.L. | Surface field effect transistor with depressed source and/or drain areas for ULSI integrated devices |
| JP2961494B2 (ja) * | 1994-07-15 | 1999-10-12 | キヤノン株式会社 | 電子放出素子、電子源、及びそれを用いた画像形成装置の製造方法 |
| US6124620A (en) * | 1998-05-14 | 2000-09-26 | Advanced Micro Devices, Inc. | Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation |
| US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
| JP2001213696A (ja) * | 1999-11-22 | 2001-08-07 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 |
| US6300202B1 (en) * | 2000-05-18 | 2001-10-09 | Motorola Inc. | Selective removal of a metal oxide dielectric |
| US6432779B1 (en) * | 2000-05-18 | 2002-08-13 | Motorola, Inc. | Selective removal of a metal oxide dielectric |
| US6544906B2 (en) * | 2000-12-21 | 2003-04-08 | Texas Instruments Incorporated | Annealing of high-k dielectric materials |
| US7887711B2 (en) * | 2002-06-13 | 2011-02-15 | International Business Machines Corporation | Method for etching chemically inert metal oxides |
| US6794721B2 (en) * | 2002-12-23 | 2004-09-21 | International Business Machines Corporation | Integration system via metal oxide conversion |
-
2003
- 2003-08-01 US US10/632,470 patent/US6855639B1/en not_active Expired - Lifetime
-
2004
- 2004-07-20 CN CNB2004100708261A patent/CN100336181C/zh not_active Expired - Fee Related
- 2004-07-21 WO PCT/US2004/023568 patent/WO2005013347A2/en active Application Filing
- 2004-07-22 TW TW093121973A patent/TWI320204B/zh not_active IP Right Cessation
- 2004-07-23 EP EP04017471A patent/EP1503404B1/en not_active Not-in-force
- 2004-07-23 AT AT04017471T patent/ATE450887T1/de not_active IP Right Cessation
- 2004-07-23 DE DE602004024355T patent/DE602004024355D1/de active Active
- 2004-07-30 KR KR1020040060505A patent/KR100592841B1/ko not_active IP Right Cessation
- 2004-12-20 US US11/018,015 patent/US20050110072A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1503404A2 (en) | 2005-02-02 |
| EP1503404A3 (en) | 2005-04-06 |
| CN100336181C (zh) | 2007-09-05 |
| EP1503404B1 (en) | 2009-12-02 |
| KR20050016077A (ko) | 2005-02-21 |
| US20050110072A1 (en) | 2005-05-26 |
| KR100592841B1 (ko) | 2006-06-26 |
| US6855639B1 (en) | 2005-02-15 |
| US20050026451A1 (en) | 2005-02-03 |
| TWI320204B (en) | 2010-02-01 |
| WO2005013347A3 (en) | 2005-04-28 |
| ATE450887T1 (de) | 2009-12-15 |
| DE602004024355D1 (de) | 2010-01-14 |
| TW200518224A (en) | 2005-06-01 |
| WO2005013347A2 (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4554461B2 (ja) | 半導体装置の製造方法 | |
| KR0185372B1 (ko) | 반도체 제조방법 | |
| CN1581446A (zh) | 高介电常数膜的精确图案化 | |
| KR101399181B1 (ko) | 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법 | |
| TW200300276A (en) | Method of etching high aspect ratio features | |
| KR100291154B1 (ko) | 폴리사이드막의드라이에칭방법 | |
| JP7507095B2 (ja) | ドライエッチング方法 | |
| US9966312B2 (en) | Method for etching a silicon-containing substrate | |
| TWI490941B (zh) | Substrate processing methods and memory media | |
| JP5297615B2 (ja) | ドライエッチング方法 | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| JP3950446B2 (ja) | 異方性エッチング方法 | |
| JP5209859B2 (ja) | プラズマエッチング方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| Zhang et al. | Reactive Ion Etching Selectivity of Si/SiO2: Comparing of two fluorocarbon gases CHF3 and CF4 | |
| JPH01239932A (ja) | ポリシリサイド構造ゲート積層膜のドライエッチング方法 | |
| US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
| JP3880968B2 (ja) | 半導体装置の製造方法 | |
| JP3326662B2 (ja) | 酸化シリコン系材料層のプラズマエッチング方法 | |
| CN1405855A (zh) | 等离子体蚀刻气体 | |
| JP4436463B2 (ja) | ３つの独立制御電極を具備したエッチングチャンバ装置 | |
| JPH06208975A (ja) | エッチング方法 | |
| TW452933B (en) | Manufacturing method for buried tiny metal connection | |
| KR20050004651A (ko) | 반도체소자 제조방법 | |
| KR20000000536A (ko) | 반도체장치의 트렌치 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20170720 |