TWI320204B - Precise patterning of high-k films - Google Patents
Precise patterning of high-k films Download PDFInfo
- Publication number
- TWI320204B TWI320204B TW093121973A TW93121973A TWI320204B TW I320204 B TWI320204 B TW I320204B TW 093121973 A TW093121973 A TW 093121973A TW 93121973 A TW93121973 A TW 93121973A TW I320204 B TWI320204 B TW I320204B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- dielectric constant
- trench
- high dielectric
- spacer
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title abstract 3
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 21
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052770 Uranium Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims description 6
- 241000252506 Characiformes Species 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229940090961 chromium dioxide Drugs 0.000 claims description 3
- IAQWMWUKBQPOIY-UHFFFAOYSA-N chromium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Cr+4] IAQWMWUKBQPOIY-UHFFFAOYSA-N 0.000 claims description 3
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 claims description 3
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 2
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract 1
- 238000006722 reduction reaction Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- KCXVZYZYPLLWCC-UHFFFAOYSA-N EDTA Chemical compound OC(=O)CN(CC(O)=O)CCN(CC(O)=O)CC(O)=O KCXVZYZYPLLWCC-UHFFFAOYSA-N 0.000 description 1
- ABLZXFCXXLZCGV-UHFFFAOYSA-N Phosphorous acid Chemical class OP(O)=O ABLZXFCXXLZCGV-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002738 chelating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- XMHIUKTWLZUKEX-UHFFFAOYSA-N hexacosanoic acid Chemical class CCCCCCCCCCCCCCCCCCCCCCCCCC(O)=O XMHIUKTWLZUKEX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- XNGIFLGASWRNHJ-UHFFFAOYSA-N phthalic acid Chemical class OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003623 transition metal compounds Chemical class 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Laminated Bodies (AREA)
- Insulating Bodies (AREA)
Description
1320204 (1) 九、發明說明 【發明所屬之技術領域】 本發明係有關微電子裝置的製造,尤係有關介電層中 溝槽的精確形成。 【先前技術】 可利用各種材料在各種結構組態中形成若干層及溝槽 ’而產生諸如半導體結構等的微電子結構。與用來在高介 電常數或“高K値”薄膜等的介電薄膜中產生圖樣的傳統技 術相關聯之一個挑戰即是:在高精確度下產生溝槽,以避 免損及相鄰結構的完整性。請參閱圖1A,圖中示出了一 典型閘極結構的一橫斷面圖,其中係以鄰接一高介電常數 氧化物層 (102) 之方式形成具有間隔物 ( 108,1 10,1 12,1 14 )的兩個閘極(104,106 ),而係以鄰接 —基材層(1〇〇)之方式形成該高介電常數氧化物層(102 )。圖1B示出一非所願的圖樣產生之情形,其中採用了 乾式蝕刻技術,而形成了過深的一溝槽(116)。雖然乾 式蝕刻技術的各向異性特性有利於將負鈾刻偏斜減至最少 ,但是此種乾式蝕刻技術可能與控制溝槽深度時的困難度 相關聯,如圖1 B所示’此時溝槽(1 1 6 )非所願地延伸到 基材層(100)。圖1C示出另一種非所願的圖樣產生情形 ,其中採用了溼式鈾刻,而形成了非所願地過切除諸如閘 極( 1 04,106)及間隔物(110,112)等的鄰近結構之一溝 槽(118)。許多溼式蝕刻處理係大致與各向同性的蝕刻 (2) 1320204 速率特性,而形成了諸如圖1C所示之負蝕刻偏斜及過切 除。 【發明內容】 本發明揭示了一種可解決傳統圖樣產生技術的結構及 製程限制之高介電常數薄膜之圖樣產生解決方案。在以鄰 接一高介電常數介電層之方式形成若干閘極結構之後,最 好是經由暴露於氫氣中,而將該高介電常數介電層材料的 一部分還原,以便形成該高介電常數介電層的一還原後部 分。可利用溼式蝕刻化學劑選擇性地去除該被還原部分, 而留下所需幾何特性的一溝槽。 【實施方式】 在下文的詳細說明中,將參照各附圖,而在該等附圖 中,係以相同的代號表示類似的元件。係以足以讓熟習此 項技術者實施本發明的詳細方式揭示在本說明書中述及的 各實施例。因此,並非以限制性之方式採用下文中之詳細 說明,且只由最後的申請專利範圍界定本發明的範圍。 圖2A-2C是本發明的一實施例的一圖樣產生處理的各 種觀點之橫斷面圖。請參閱圖2A,圖中示出類似於圖1A 所示的一微電子結構。可利用各種技術及材料形成此種結 構。例如,可使用諸如化學或物理汽相沈積或其他的技術 在一基材層(1〇〇)之上形成一高介電常數介電層(1〇2) 。在各實施例中,該高介電常數介電層(1〇2)可包含諸 -6- (3) (3)1320204 如氧化耠、二氧化鉻、或前述材料的矽酸鹽衍生物等的一 高介電常數材料,且基材層(100)可包含諸如矽或另一 材料等的一半導電材料。然後,可在各間隔物( 1〇8,1 1〇,1 12,1 14 )之間形成閘極(1〇4,106 )。在一實施 例中’閘極(1 04,1 〇6 )包含諸如多晶矽等的一閘極材料 ’且間隔物(1 〇 8,1 1 0,1 1 2,1 1 4 )包含諸如氮化矽等的一間 隔物材料,但是亦可將其他的材料用於其他的實施例。在 形成閘極(1 〇 4,1 0 6 )及間隔物(1 〇 8,1 1 0,1 1 2,1 1 4 )之後 ,使高介電常數介電層(102)的一部分(132)保持露出 〇 請參閱圖2B,使該露出的高介電常數介電層表面( 132)暴露於氫氣(120)中,而造成一氫還原反應。d區 (週期表上的第二組與第三組之間的)過渡金屬錯化合物 /薄膜與氫分子反應成對應的金屬材料是諸如述於 N.N.Greenwood 及 A. Earnshaw 於 1997 年出版的“ Chemistry of the Elements”第2版等的出版品之習知的現 象。氫分子以一種大致各向異性之方式沿著該氫分子易於 被施加到此種薄膜的方向而穿隧到經常在高介電常數微電 子裝置結構中碰到的深度,例如該深度係介於締大約5埃 與1 0 0埃之間。 在一實施例中,該露出的表面(132)係在一平行板 電漿室中暴露於氫氣(120),在該電漿室中,其中包含 閘極( 104,106)高介電常數介電層(102)、及基材層( 100)的一裝置晶圓被用來作爲一板,且該裝置晶圓與一 (4) (4)1320204 第二板之間有大約5毫米至大約10毫米的一間隔。且設 有一射頻(Radio Frequency;簡稱RF)電源,該射頻電 源具有範圍在大約2瓦/平方厘米至大約4瓦/平方厘米 的一功率密度、以及範圍在大約200kHz (千赫)至大約 13.5 MHz (兆赫)的一頻率。該晶圓的溫度係在大約攝氏 20度至大約攝氏450度的一範圍中。氫氣的流量率係在大 約1000SCCM至大約2000SCCM的一範圍中,且諸如氬氣 或氦氣等的一惰性氣體之流量率係在大約0SCCM至大約 2000SCCM的一範圍中。該電漿室具有範圍大約爲1托至 大約2托的範圍內之一壓力。其他的實施例可使用不同的 條件來執行氫還原反應。 在高介電常數介電層(102)包含氧化給的一實施例 中,可將氫還原反應表示爲下式:
Hf02 + 2H2^ Hf+2H20 該還原反應的結果是高介電常數介電層(102)的一 被還原部分(122 )。如圖2C所示,可選擇性地去除現在 爲一金屬材質的被還原或“被轉化”部分(122),其方式 爲經由暴露於對被轉化的金屬有選擇性的一溼式蝕刻化學 劑(124 )(例如’被稱爲“piranha”蝕刻化學劑的含有硫 酸及過氧化氫之蝕刻化學劑、或被稱爲“SC2”或“RCA standard clean 2”溼式蝕刻化學劑的含有鹽酸及過氧化氫 之溼式蝕刻化學劑)而選擇性去除被還原部分(122), -8- (5) (5)1320204 而留下一溝槽(126)。被還原部分(122)的去除亦造成 高介電常數介電層(102)的留下之不連接部分(128,130 )。由於此種溼式鈾刻化學劑(124)對金屬比其他鄰接 的非金屬材料(其中包括高介電常數介電層(102)中並 未被還原或轉化的各鄰接部分)有較高的選擇性,而使溝 槽(126)不會有明顯的負蝕刻偏斜,也不會損及下方的 基材層(100)。事實上,因被還原材料(122)的去除而 形成的溝槽(126)大致是筆直的且具有大致平行的壁, 因而在此項技術中亦將其稱爲具有大致爲零的正或負“蝕 刻偏斜”之一溝槽。諸如piranha及SC2等的溼式鈾刻化學 劑(1 24 )係作爲選擇性地去除有機物及金屬以到達下方 金屬或基材材料的體系而在此項技術中爲人所習知的。例 如’具有諸如如同SC2蝕刻化學劑中的鹽酸及過氧化物的 一氧化劑之一低pH値體系是一種溶解金屬的習知之有效 方式。在其他的實施例中,可將諸如一共同螫合劑、膦酸 鹽衍生物、或乙二胺四乙酸的一水溶液用來選擇性地去除 被還原部分(122)。因此,係在高精確度下在介電層( 102)中產生圖樣,以避免侵鈾到下方基材層(1〇〇)及過 切除諸如閘極(104,106)或間隔物(1〇8,110,112,114) 等的鄰接結構之問題。 請參閱圖3’圖中不出槪述本發明的一實施例的一圖 樣產生處理之一流程圖,其中在步驟(3 00 )中,以鄰接 一基材層之方式形成一高介電常數閘極介電層,然後在步 驟(302)中,以鄰接該高介電常數閘極介電層之方式形 (6) 1320204 成若干閘極及間隔物,而留下該高介電常數閘極介電層的 一露出表面。在步驟(304)中,使該露出的高介電常數 閘極介電層表面暴露於氫氣,因而引發一還原反應。在步 驟(306 )中,蝕刻被還原的高介電常數閘極介電材料, 以便以對該被還原的高介電常數閘極介電材料具有選擇性 的一溼式蝕刻化學劑形成一溝槽,因而係在大致不會過切 除鄰接的閘極結構且大致不會侵蝕下方基材層材料的情形 下,選擇性地去除被還原的閘極介電材料。 圖4A-4D是本發明的一第二實施例的一圖樣產生處理 的各種觀點之橫斷面圖。請參閱圖4A。圖中示出類似於 圖2A所示者的一微電子結構。然而,圖4A所示之結構 並不包含與閘極 (1〇4,1〇6 ) 鄰接的間隔物 ( 1〇8,1 1〇,1 12,1 14 )。可利用各種技術及材料形成此種結構 。例如,可使用諸如化學或物理汽相沈積或其他的技術在 一基材層(100)之上形成一·高介電常數介電層(102)。 在各實施例中,該高介電常數介電層(102)可包含諸如 氧化耠'二氧化鉻、或前述材料的矽酸鹽衍生物等的—高 介電常數材料,且基材層(100)可包含諸如矽或另一材 料等的一半導電材料。然後’可在高介電常數介電層( 102)上形成閘極( 104,106)。在一實施例中,閘極( 1 〇4,1 06 )包含諸如多晶矽等的—閘極材料,但是亦可將 其他的材料用於其他的實施例。在形成閘極(1〇4,1〇6 ) 之後’使高介電常數介電層(102)在該等閘極(1〇4,106 )之間的一部分(132 )保持露出。 -10- (7) (7)1320204 請參閱圖4B,使該露出的高介電常數介電層表面( 132)暴露於氫氣(120)中’而造成一氫還原反應。在一 實施例中,係以類似於前文中參照圖2B所述之暴露的方 式執行該暴露,而得到相同的高介電常數閘極介電層( 102)的一被還原部分(122)之結果。如圖4C所示,可 選擇性地去除現在爲一金屬材質的被還原或“被轉化”部分 (122),其方式爲經由暴露於對被轉化的金屬有選擇性 的一溼式蝕刻化學劑(124)而選擇性去除被還原部分( 122),而留下一溝槽(126)。通常係以與前文中參照圖 2 C所述的方式相同之方式執行該溼式蝕刻化學劑(1 2 4 ) 。被還原部分(122)的去除亦造成高介電常數介電層( 102)的留下之不連接部分( 128,130)。由於此種溼式蝕 刻化學劑(1 24 )對金屬比其他鄰接的非金屬材料(其中 包括高介電常數介電層(102)中並未被還原或轉化的各 鄰接部分)有較高的選擇性,而使溝槽(126)不會有明 顯的負蝕刻偏斜,也不會損及下方的基材層(100)。事 實上,因被還原材料(122)的去除而形成的溝槽(126) 大致是筆直的且具有大致平行的壁,因而在此項技術中亦 將其稱爲具有大致爲零的正或負“飩刻偏斜”之一溝槽。因 此’係在高精確度下在介電層(102)中產生圖樣,以避 免侵蝕到下方基材層(100 )及過切除諸如閘極(104,106 )等的鄰接結構之問題。 請參閱圖4D ’然後形成與閘極(1 04,1 06 )及高介電 常數介電層(102)的不連接部分( 128,130)鄰接之間隔 -11 - (8) (8)1320204 物(108,1 10,1 12,1 14 )。如圖4D所示,形成與閘極( 1〇4,106)及高介電常數介電層(1〇2)的不連接部分( 128,130)鄰接的間隔物(u〇,n2),且間隔物(n〇112 )大致自閘極( 104,106)的一上表面延伸進入溝槽(ι26 )’且延伸到因去除高介電常數介電層(1 〇2)的被還原 部分(122)而露出的材料之一上表面。因去除該高介電 常數介電層的被還原部分(122)而露出的材料之該上表 面是該溝槽的下表面’也是本實施例中的基材層(100) 的上表面。在一實施例中,係在每一閘極( 104,106)的 每一端上形成一溝槽(126)。高介電常數介電層(102) 保留在閘極(1 04,1 06 )的一非溝槽端上。在該實施例中 ,係以與閘極(104,106)鄰接之方式形成閘極(1〇4,1〇6 )的非溝槽端上之間隔物(1 0 8,1 1 4 ),且間隔物( 108,114)係大致自閘極( 104,106)的上表面延伸到高介 電常數介電層(102)的不連接部分(m 130)之上表面 。然而,在其他的實施例(圖中未示出)中,可在一個或 兩個閘極( 104,106)的兩端上形成溝槽(126)。在這些 其他的實施例中,亦可與兩個閘極( 104,106)及高介電 常數介電層(102)的不連接部分( 128,130)鄰接之方式 在閘極(104,106)的非溝槽端上形成一個或兩個間隔物 (108,114),且間隔物(108,114)大致自閘極(1〇4,106 )的一上表面延伸進溝槽(126),並延伸到因去除高介 電常數介電層(102)的被還原部分(122)而露出的基材 層(1〇〇)之一上表面。因此,係在高精確度下在介電層 -12- (9) 1320204 (102)中產生圖樣,以避免侵蝕到下方基材層(100)及 過切除諸如閘極(1 04,1 06 )或間隔物(1〇8,1 10,1 12,1 14 )等的鄰接結構之問題。 請參閱圖5’圖中示出槪述本發明的一實施例的—圖 樣產生處理之一流程圖,其中在步驟(500)中,以鄰接 一基材層之方式形成一高介電常數閘極介電層,然後在步 驟(502)中’以鄰接該高介電常數閘極介電層之方式形 成閘極,而留下該高介電常數閘極介電層的一露出表面。 在步驟(5 04 )中’使該露出的高介電常數閘極介電層表 面暴露於氫氣,因而造成一還原反應。在步驟(506)中 ,蝕刻該被還原的高介電常數閘極介電材料,以便以一溼 式蝕刻化學劑形成一溝槽,而該溼式蝕刻化學劑對該被還 原的高介電常數閘極介電材料具有選擇性,因而係在大致 不會過切除鄰接的閘極結構也大致不會侵蝕下方基材層材 料的情形下,選擇性地去除該被還原的閘極介電材料。然 後在步驟(508)中,以鄰接該等閘極及其餘的高介電常 數閘極介電層的一部分之方式形成若干間隔物。在該等聞 極的鄰接該溝槽的端上,這些間隔物大致自該等閘極的上 表面延伸到該基材層的上表面。 因此,揭示了 一種新穎的基材圖樣產生解決方案。雖 然係參照特定實施例而在本說明書中說明本發明,但是對 此項技術具有一般知識者將易於對本發明進行許多修改。 因此’所有此種變化及修改將被包含在最後的申請專利範 圍中界定的本發明之目標範圍內。 -13- (10) (10)1320204 【圖式簡單說明】 前文中已參照各附圖而以舉例方式但非限制方式解說 了本發明,在該等附圖中,相同的代號表示類似的元件。 並非按照比率來繪製該等圖式中所示之特徵部位,也並非 在精確的位置關係下示出該等特徵部位。 圖1A-1C是傳統的基材圖樣產生處理之橫斷面圖。 圖2A-2C是本發明的一實施例的一圖樣產生處理的各 種觀點之橫斷面圖。 圖3是本發明的一實施例的一圖樣產生處理的各階段 之一流程圖。 圖4A-4D是本發明的一第二實施例的一圖樣產生處理 的各種觀點之橫斷面圖。 圖5是本發明的第二實施例的一圖樣產生處理的各階 段之一流程圖。 【主要元件符號說明】 1 0 4,1 0 6 :閘極 1 0 8,1 1 0,1 1 2,1 1 4 :間隔物 102:高介電常數氧化物層 100 :基材層 116,118,126:溝槽 132 :部分 1 2 0 :氫氣 -14- (11)1320204 122 :被還原部分 124 :溼式蝕刻化學劑 1 2 8,1 3 0 :不連接部分
-15-
Claims (1)
- m020?Y 十、申請專利範圍 附件3 :第93 12 1 9?3號專利申請案 中文申請專利範圍替換本 民國98年9月2曰修正 1· 一種產生高介電常數薄膜的圖樣之方法,包含下 列步驟: 在一基材上形成一高介電常數介電材料層: 在該高介電常數介電材料層上形成至少一第一閘極及 一第二閘極,而留下於該第一與第二閘極之間的該高介電 常數材料之一露出部分; 使該高介電常數介電材料層的該露出部分暴露於氫氣 中’以還原該高介電常數介電材料層的該露出部分,而自 該露出部分形成一金屬部分; 使該金屬部分暴露於對該金屬部分具有選擇性的一溼 式化學蝕刻劑’而自該高介電常數材料層移除該金屬部分 ’以於該第一閘極與第二閘極之間形成一溝槽,同時在該 第一與第二閘極與該溝槽相對的邊上,留下該高介電常數 材料的分離部分; 在該第一閘極鄰接該溝槽的一邊上形成第一間隔物, 該第一間隔物大致自該閘極的一上表面延伸進入該溝槽, 直至該溝槽的一下表面;以及 在該第一閘極與該溝槽相對的一邊上形成第二間隔物 ’該第二間隔物大致自該閘極的該上表面延伸至該高介電 1320204 常數材料的分離部分。 2. 如申請專利範圍第1項之方法,其中該高介電常 數介電材料包含二氧化耠,且其中該金屬部分包含飴。 3. 如申請專利範圍第1項之方法,其中該高介電常 ; 數介電材料包含二氧化銷,且其中該金屬部分包含鉻。 4. 如申請專利範圍第1項之方法,其中使該高介電 常數介電材料層的該露出部分暴露於氫氣中之步驟包含下 φ 列步驟:在一電漿室中使該高介電常數介電材料層的該露 出部分暴露於氫氣中。 5. 如申請專利範圍第4項之方法,其中該高介電常 數材料層被配置在該電漿室中,且離開一板有範圍自大約 5毫米至大約10毫米的距離。 6. 如申請專利範圍第4項之方法,其中使該高介電 常數介電材料層的該露出部分暴露於氫氣中之步驟包含下 列步驟:使該高介電常數介電材料層的該露出部分暴露於 • —流量率的範圍係自大約1 000SCCM至大約2000SCCM的 氫氣中。 7. 如申請專利範圍第1項之方法,其中該溼式化學 ’ 蝕刻劑包含基於硫酸及過氧化氫之蝕刻化學劑。 8. 如申請專利範圍第7項之方法,其中該蝕刻化學 劑是一piranha餘刻化學劑。 9. 如申請專利範圍第1項之方法,其中該溼式化學 蝕刻劑包含基於鹽酸及過氧化氫之蝕刻化學劑。 1 0.如申請專利範圍第9項之方法,其中該蝕刻化學 1320204 劑是一SC2蝕刻化學劑。 11. 一種產生高介電常數薄膜的圖樣之方法,包含下 列步驟: 在一基材材料層上形成一高介電常數介電材料層; 在該高介電常數介電材料層上形成至少一第一閘極及 一第二閘極,而留下於該第一與第二閘極之間的該高介電 常數材料之露出部分,其中該第一閘極及該第二閘極各自 具有一下表面; 使該高介電常數介電材料層的該露出部分暴露於氫氣 中’以還原該露出部分,而自該露出部分形成一金屬部分 1 使該金屬部分暴露於對該金屬部分具有選擇性的一溼 式化學鈾刻劑,而自該高介電常數材料層移除該金屬部分 ,以於該第一閘極與第二閘極之間形成一溝槽; 形成鄰接於與該溝槽鄰接的該第一閘極的一第一邊之 第一間隔物,該第一間隔物從該第一閘極的該下表面之上 的一位置,延伸進入該溝槽,直至該第一閘極的該下表面 之下的一位置。 12. 如申請專利範圍第11項之方法,其中該淫式化 學蝕刻劑包含基於硫酸及過氧化氫之蝕刻化學劑。 13. 如申請專利範圍第12項之方法,其中該蝕刻化學 劑是一piranha触刻化學劑》 14. 如申請專利範圍第 Π項之方法,其中該淫式化 學蝕刻劑包含基於鹽酸及過氧化氫之蝕刻化學劑。 1320204 1 5 ·如申請專利範圍第1 4項之方法,其中該蝕刻化 學劑是一 SC2蝕刻化學劑。 16.如申請專利範圍第11項之方法,其中該高介電 常數介電材料包含二氧化鈴,且其中該金屬部分包含耠。 17·如申請專利範圍第11項之方法,其中該高介電 常數介電材料包含二氧化鉻,且其中該金屬部分包含鍤。 1 8 ·如申請專利範圍第1 1項之方法,其中該第一間 "φ 隔物延伸至該溝槽的一下表面。 19. 如申請專利範圍第Π項之方法,其中在該第一 及第二閘極之間形成該溝槽之後,該高介電常數材料層的 一部分保持爲相對於該第一邊的該第一閘極的第二邊之一 分離部分。 20. 如申請專利範圍第19項之方法,更包含形成鄰 接於該第一閘極的該第二邊的一第二間隔物,該第二間隔 物自該第一閘極的該下表面之上的一位置,延伸至該分離 _ 部分。 21. 如申請專利範圍第11項之方法,其中移除該金 * 屬部分,留下該基材材料的暴露部分於該溝槽的底部。 ^ 22.如申請專利範圍第21項之方法,其中該第一間 隔物延伸至該基材材料。 23.如申請專利範圍第22項之方法,其中在該第一 及第二閘極之間形成該溝槽之後,該高介電常數材料層的 一部分保持爲於該第一閛極相對於該第一邊的第二邊上之 一分離部分;且更包含形成鄰接於該第一閘極的該第二邊 -4- 1320204 的一第二間隔物,該第二間隔物自該第一閘極的該下表面 之上的一位置延伸至該分離部分。 1320204 附件3 :第 93121973號專利申請案 英文圖式替換頁 民國96年8月24日修正300 302 使高介電常數閘極介電層 暴露於氫氣,以便還原該 ◄-304 高介電常數閘極介電層中 與露出表面鄰接的部分 在不會過切割鄰接的閘 極結構且大致不會侵蝕 下方基材層的情形下, 選擇性地溼式蝕刻高介 電常數閘極介電層的被 還原部分 306
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/632,470 US6855639B1 (en) | 2003-08-01 | 2003-08-01 | Precise patterning of high-K films |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200518224A TW200518224A (en) | 2005-06-01 |
TWI320204B true TWI320204B (en) | 2010-02-01 |
Family
ID=33541545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093121973A TWI320204B (en) | 2003-08-01 | 2004-07-22 | Precise patterning of high-k films |
Country Status (8)
Country | Link |
---|---|
US (2) | US6855639B1 (zh) |
EP (1) | EP1503404B1 (zh) |
KR (1) | KR100592841B1 (zh) |
CN (1) | CN100336181C (zh) |
AT (1) | ATE450887T1 (zh) |
DE (1) | DE602004024355D1 (zh) |
TW (1) | TWI320204B (zh) |
WO (1) | WO2005013347A2 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4040425B2 (ja) * | 2002-10-17 | 2008-01-30 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7413996B2 (en) * | 2003-04-14 | 2008-08-19 | Lsi Corporation | High k gate insulator removal |
US20050064716A1 (en) * | 2003-04-14 | 2005-03-24 | Hong Lin | Plasma removal of high k metal oxide |
US7037845B2 (en) * | 2003-08-28 | 2006-05-02 | Intel Corporation | Selective etch process for making a semiconductor device having a high-k gate dielectric |
US7160779B2 (en) * | 2005-02-23 | 2007-01-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US20060220090A1 (en) * | 2005-03-23 | 2006-10-05 | Intel Corporation | Semiconductor device with a high-k gate dielectric and a metal gate electrode |
US7449756B2 (en) * | 2005-06-13 | 2008-11-11 | Intel Corporation | Semiconductor device with a high-k gate dielectric and a metal gate electrode |
US7501336B2 (en) * | 2005-06-21 | 2009-03-10 | Intel Corporation | Metal gate device with reduced oxidation of a high-k gate dielectric |
US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
US7226831B1 (en) | 2005-12-27 | 2007-06-05 | Intel Corporation | Device with scavenging spacer layer |
US7984408B2 (en) * | 2006-04-21 | 2011-07-19 | International Business Machines Corporation | Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering |
US7659178B2 (en) * | 2006-04-21 | 2010-02-09 | International Business Machines Corporation | Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate |
US20070262399A1 (en) * | 2006-05-10 | 2007-11-15 | Gilbert Dewey | Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric |
KR100973828B1 (ko) * | 2008-05-09 | 2010-08-03 | 포항공과대학교 산학협력단 | 금속 박막의 증착을 이용한 유리 나노 가공 방법 |
US8853076B2 (en) | 2012-09-10 | 2014-10-07 | International Business Machines Corporation | Self-aligned contacts |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5424236A (en) * | 1977-07-25 | 1979-02-23 | Sharp Corp | Etching solution and minute working process |
US4980032A (en) * | 1988-08-12 | 1990-12-25 | Alameda Instruments, Inc. | Distillation method and apparatus for reprocessing sulfuric acid |
USRE35827E (en) * | 1989-05-02 | 1998-06-23 | Sgs-Thomson Microelectronics S.R.L. | Surface field effect transistor with depressed source and/or drain areas for ULSI integrated devices |
JP2961494B2 (ja) * | 1994-07-15 | 1999-10-12 | キヤノン株式会社 | 電子放出素子、電子源、及びそれを用いた画像形成装置の製造方法 |
US6124620A (en) * | 1998-05-14 | 2000-09-26 | Advanced Micro Devices, Inc. | Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation |
US6017790A (en) * | 1998-07-06 | 2000-01-25 | United Microelectronics Corp. | Method of manufacturing embedded dynamic random access memory |
JP2001213696A (ja) * | 1999-11-22 | 2001-08-07 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハの製造方法およびこれに用いる半導体製造装置 |
US6300202B1 (en) * | 2000-05-18 | 2001-10-09 | Motorola Inc. | Selective removal of a metal oxide dielectric |
US6432779B1 (en) * | 2000-05-18 | 2002-08-13 | Motorola, Inc. | Selective removal of a metal oxide dielectric |
US6544906B2 (en) * | 2000-12-21 | 2003-04-08 | Texas Instruments Incorporated | Annealing of high-k dielectric materials |
US7887711B2 (en) * | 2002-06-13 | 2011-02-15 | International Business Machines Corporation | Method for etching chemically inert metal oxides |
US6794721B2 (en) * | 2002-12-23 | 2004-09-21 | International Business Machines Corporation | Integration system via metal oxide conversion |
-
2003
- 2003-08-01 US US10/632,470 patent/US6855639B1/en not_active Expired - Lifetime
-
2004
- 2004-07-20 CN CNB2004100708261A patent/CN100336181C/zh not_active Expired - Fee Related
- 2004-07-21 WO PCT/US2004/023568 patent/WO2005013347A2/en active Application Filing
- 2004-07-22 TW TW093121973A patent/TWI320204B/zh not_active IP Right Cessation
- 2004-07-23 DE DE602004024355T patent/DE602004024355D1/de active Active
- 2004-07-23 AT AT04017471T patent/ATE450887T1/de not_active IP Right Cessation
- 2004-07-23 EP EP04017471A patent/EP1503404B1/en not_active Not-in-force
- 2004-07-30 KR KR1020040060505A patent/KR100592841B1/ko not_active IP Right Cessation
- 2004-12-20 US US11/018,015 patent/US20050110072A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050026451A1 (en) | 2005-02-03 |
CN100336181C (zh) | 2007-09-05 |
KR20050016077A (ko) | 2005-02-21 |
US20050110072A1 (en) | 2005-05-26 |
US6855639B1 (en) | 2005-02-15 |
EP1503404B1 (en) | 2009-12-02 |
EP1503404A2 (en) | 2005-02-02 |
WO2005013347A3 (en) | 2005-04-28 |
KR100592841B1 (ko) | 2006-06-26 |
DE602004024355D1 (de) | 2010-01-14 |
TW200518224A (en) | 2005-06-01 |
CN1581446A (zh) | 2005-02-16 |
WO2005013347A2 (en) | 2005-02-10 |
EP1503404A3 (en) | 2005-04-06 |
ATE450887T1 (de) | 2009-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI320204B (en) | Precise patterning of high-k films | |
TW419740B (en) | Method for etching silicon layer | |
US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
TWI478234B (zh) | 氮化矽膜之蝕刻方法 | |
JP3409313B2 (ja) | 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法 | |
KR101111924B1 (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
TW200408047A (en) | Method of etching a trench in a silicon-on-insulator (soi) structure | |
TWI810396B (zh) | 乾式蝕刻方法 | |
JP2010245101A (ja) | ドライエッチング方法 | |
TWI400752B (zh) | 在基板中形成深溝槽之方法 | |
TW200414513A (en) | Semiconductor device including trench capacitor and manufacturing method of the same | |
JP3946724B2 (ja) | 半導体装置の製造方法 | |
TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
JP2009182059A (ja) | ドライエッチング方法 | |
JP2009064991A (ja) | High−k膜のドライエッチング方法 | |
JP2009076711A (ja) | 半導体装置の製造方法 | |
JP2008244144A (ja) | 半導体装置の製造方法 | |
JP2006324615A (ja) | 半導体素子の導電配線形成方法 | |
TWI229377B (en) | Method for forming cavities having different aspect ratios | |
JP2006128613A (ja) | 半導体素子の製造方法 | |
TW200421528A (en) | Fabrication method for shallow trench isolation region | |
TWI291205B (en) | Fabrication method for hard mask layer and semiconductor devices | |
JP2005086080A (ja) | 半導体装置の製造方法 | |
JPH01200632A (ja) | 基板表面の平滑化法及び溝の形成法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |