CN1574368A - 薄膜电路装置及其制造方法、电光学装置和电子仪器 - Google Patents

薄膜电路装置及其制造方法、电光学装置和电子仪器 Download PDF

Info

Publication number
CN1574368A
CN1574368A CNA2004100447990A CN200410044799A CN1574368A CN 1574368 A CN1574368 A CN 1574368A CN A2004100447990 A CNA2004100447990 A CN A2004100447990A CN 200410044799 A CN200410044799 A CN 200410044799A CN 1574368 A CN1574368 A CN 1574368A
Authority
CN
China
Prior art keywords
film circuit
thin film
layer
circuit layer
basalis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100447990A
Other languages
English (en)
Other versions
CN1306618C (zh
Inventor
宇都宫纯夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1574368A publication Critical patent/CN1574368A/zh
Application granted granted Critical
Publication of CN1306618C publication Critical patent/CN1306618C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus

Abstract

本发明提供一种最佳实现三维电路结构的薄膜电路装置。本发明的薄膜电路装置是层叠：第一薄膜电路层(21)和第二薄膜电路层(22)。该第一薄膜电路层包括：形成在基底层与保护层之间的第一薄膜电路和连接在第一薄膜电路并从基底层下表面一部分露出的下部连接电极(221)；该第二薄膜电路层包括：形成在基底层与保护层之间的第二薄膜电路、连接在第二薄膜电路并从保护层上表面一部分露出的上部连接电极(229)和连接在第二薄膜电路并从基底层下表面一部分露出的下部连接电极(221)。连接第一薄膜电路层(21)的下部连接电极(221)和第二薄膜电路层(22)的上部连接电极(229)来联动第一薄膜电路(21)和第二薄膜电路(22)。

Description

薄膜电路装置及其制造方法、电光学装置和电子仪器
技术领域
本发明提供一种形成三维薄膜电路而构成的薄膜电路装置和具有三维薄膜电路结构的薄膜电路装置的制造方法。
背景技术
在半导体装置等中，在基板上形成所要的层或区域而制造层叠体时，因为包括高温处理等的工序，构成基板或层叠体的构件的选择，有时受到限制。例如，树脂膜或塑料基板是不适合进行高温处理。
因此，在特开平2002-217391号公报所记载的发明中，提出了通过分离层，在耐热性的第一基板上形成薄膜电路，在该薄膜电路上，粘接非耐热性的第二基板，破坏分离层而将薄膜电路转印在第二基板一侧的剥离转印技术。
【专利文献】特开2002-217391公报
应用上述的剥离转印技术，叠加薄膜电路来实现三维电路结构而制造半导体装置或显示装置的话，其情况良好。
然而，为了获得立体的电路结构，需要在剥离转印的上、下层的薄膜电路之间的配线连接或层叠膜的上、下方向的电连接。在上述的基板之间的电路转印技术中，提出了非导电性的剥离层、粘接层和保护层的层叠形成，但尚未提出层叠的薄膜电路之间的上、下方向的配线连接。
发明内容
因此，本发明的目的在于提供一种连接薄膜电路相互间而层叠可能的、提供剥离转印技术的薄膜装置的制造方法。
并且，本发明的目的在于提供一种实现三维电路结构的最佳薄膜装置。
另外，本发明的目的在于提供一种使用这样的薄膜装置的电子仪器。
为了达到上述目的，本发明的薄膜电路装置包括：基底层；在上述基底层上面成膜、并作为电路发挥功能的薄膜电路层；贯通上述基底层的一部分，相对于上述基底层，在相反于的上述薄膜电路层的面上，大致齐平面地露出，并进行外部电路与上述薄膜电路层之间连接的连接电极。
通过这样的构成，连接电极露出在外部，能够连接薄膜电路层和外部电路，从而，薄膜电路层的层叠变得容易。
上述薄膜电路装置，最好是还包括：覆盖上述薄膜电路层的至少一部分，以保护所述薄膜电路层的保护层；贯通该保护层，相对于上述保护层，在相反于上述薄膜电路层上，大致齐平面地露出，并进行外部电路与所述薄膜电路层之间连接的连接电极。由此，在薄膜电路层的上表面和下表面两面中，能够进行电连接。
另外，本发明的薄膜电路装置，还包括：具有耐热性的第一基板；形成在上述第一基板，并通过给予能量而产生剥离的剥离层和形成在上述剥离层的绝缘性基底层；形成在上述基底层上的薄膜电路层；形成在所述薄膜电路层上的保护层；贯通上述基底层的一部分而连接在上述剥离层，并通过剥离该剥离层而露出，以进行外部电路与上述薄膜电路层之间连接的连接电极。
通过这样的构成，可以获得构成多层层叠的薄膜电路装置的基本薄膜电路层。重复进行这些从基板的剥离转印，可以容易层叠薄膜电路层。
在上述的剥离层与上述的基底层之间，最好是还包括保护层。由此，能够避免剥离转印时的薄膜电路层的破坏、特别是连接剥离层的连接电极的破坏。
另外，本发明的薄膜电路装置是，将第一薄膜电路层和第二薄膜电路层进行层叠，并连接所述第一薄膜电路层的下部连接电极与所述第二薄膜电路层的上部电极而构成，
其中，
所述第一薄膜电路层包括：形成于基底层与保护层之间的第一薄膜电路，和连接于所述第一薄膜电路并从所述基底层的下表面的一部分露出的下部连接电极；
所述第二薄膜电路层包括：形成于基底层与保护层之间的第二薄膜电路，和连接于所述第二薄膜电路并从所述基底层的上表面的一部分上露出的上部连接电极，以及连接在所述第二薄膜电路并从所述基底层的下表面的一部分露出的下部连接电极。
通过这样的构成，可以获得：多次层叠而组成的薄膜电路的基本层叠结构。
最好是通过各向异性导电材料或导电性粘接剂，而进行上述的下部连接电极与上述的连接电极相互之间的连接。由此，可以进行薄膜电路层间的电连接。
上述的下部连接电极最好是与上述的基底层近似同一面形成。由此，使薄膜电路层平坦化，层叠变为容易。
上述的第一和第二薄膜电路层的每一层的下表面最好是近似平行形成。由此，可以提高薄膜电路层的层叠精度。
本发明的电光学装置的特征在于：具备上述的薄膜电路装置。
本发明的电子仪器的特征在于：具备上述的电光学装置。
本发明的薄膜电路装置的制造方法，包括：
在已形成剥离层的第一基板上，形成至少在一面形成连接电极的第一薄膜电路层的工序；
在已形成剥离层的第二基板上，形成在一面和另一面分别形成连接电极的第二薄膜电路层的工序；
从上述第一基板剥离上述第一薄膜电路层而转印在转印目标基板一侧上的工序；
将形成在上述第二基板的第二薄膜电路层的连接电极和转印在所述转印目标基板一侧上的第一薄膜电路层的连接电极，进行叠加而接合上述第一和第二薄膜电路层，并从上述第二基板剥离上述第二薄膜电路层而将其转印层叠在上述第一薄膜电路层上的工序。
通过这样的构成，可以制造出层叠薄膜电路层的薄膜电路装置。
上述的薄膜电路层的制作工序最好是包括：在上述电路形成基板上的剥离层上，形成基底层的工序；在上述基底层上，形成薄膜电路的工序；贯通上述基底层，使上述剥离层露出的打开接触孔的工序；在上述接触孔与上述薄膜电路之间，形成电极配线的工序；在上述薄膜电路和上述电极配线上，形成保护层的工序。由此，可以获得成为转印单位的、具有连接电极的薄膜电路层。
最好是还包括：在所述剥离层与所述薄膜电路层之间，形成保护层的工序；在剥离所述薄膜电路层而转印的工序之后，除去所述保护层的工序。由此，可以避免：剥离转印时的薄膜电路层的破坏，特别是接合在剥离层的连接电极的破坏。
上述的保护层最好是不同于薄膜电路的基底层的材料譬如氮化硅、金属等的成膜来构成。
另外，上述的保护层也可以利用非晶形硅层/绝缘层(氧化硅、氮化硅)/非晶形硅层等的三层膜来构成。此时，下层(电路形成基板一侧)的非晶形硅层是作为剥离层，上层的非晶形硅层具有保护层的功能。
附图说明
图1是说明层叠本发明的薄膜电路层而构成的薄膜电路装置的说明图。
图2(a)至图2(d)是说明薄膜电路层制造工序的工序图。
图3(a)至图3(h)是说明薄膜电路层制造工序的工序图。
图4(a)至图4(e)是说明具有薄膜电路层间连接电极的薄膜电路层形成工序例的工序图。
图5(a)至图5(f)是说明具有薄膜电路层间连接电极的薄膜电路层形成工序其他例子的工序图。
图6(a)至图6(f)是说明具有薄膜电路层间连接电极的薄膜电路层形成工序的另一个其他例子的工序图。
图7是说明薄膜电路装置具体例(有机EL显示装置)的说明图。
图8(a)至图8(f)是说明层叠本发明的薄膜电路层而组成薄膜电路装置，使用该薄膜电路装置的电子仪器例的说明图。
图中：
21、22、23-薄膜电路层，31、-转印目标基板，32、33、34、-粘接剂，35、-各向异性导电材料，211、221、231、-下部电极，229、239、-上部电极。
具体实施方式
下面，结合附图说明本发明的具体实施方式。
本发明实施例的薄膜电路装置具有上、下方向多个层叠的薄膜电路的结构，其中间层的薄膜电路具有从上表面和下表面引出电极的结构。并且，本发明实施例的薄膜电路装置，是形成露出在薄膜电路背面的电极的方法，使下层薄膜电路或外部配线的连接变得容易。
在本发明实施例的制造方法中，在利用剥离转印技术的薄膜电路装置的制造工序中包括：形成贯通薄膜电路层的接触孔，在该部分，成膜形成金属等的导电膜而在基底层露出，将其作为连接其他的薄膜电路层的背面电极的工序。并且，以大致齐平面的形态，形成该背面电极和薄膜电路层的基底层，使薄膜电路层的背面平坦，而层叠变为容易。并且，可以避免：由于薄膜电路层的层叠所引起的基底的凸凹，显出在上侧的薄膜电路层的表面。
图1是表示：层叠本发明的多个薄膜电路而构成三维电路的薄膜电路装置的例子的剖面图。
在图1中，通过粘接剂32，在转印目标基板31上安装有第一薄膜电路层21。通过粘接剂33，在该薄膜电路层21上安装有第二薄膜电路层22。并且，通过粘接剂34，在薄膜电路层22上安装有第三薄膜电路层23。每一个薄膜电路层是薄膜晶体管、二极管、电阻、电容、配线和电极中的至少一个来形成薄膜电路，发挥一定的电路功能。
薄膜电路层21和薄膜电路层22相互间的电路连接是利用薄膜电路层21的下部电极211、膜电路层22的上部电极229和配置在电极211和229之间的各向异性导电材料35来连接的。薄膜电路层22和薄膜电路层23相互间的电路连接是通过膜电路层22的下部电极221、膜电路层23的上部电极239和配置在电极221和239之间的各向异性导电材料35来连接的。各向异性导电材料35是在被压缩的方向上具有接通的性质。例如，使导电性粒子分布在绝缘性的弹性材料中，由于弹性材料被压缩，联系导电性粒子，在压缩方向上形成电的通路。
在最下层的薄膜电路层23，在其下表面，露出下部电极231。在该下部电极231上，利用挠性印刷配线、薄片焊、线焊等，连接图中未示的外部配线。承担每一个薄膜电路层的薄膜电路的基底层(后面要叙述的212、222、232)的下表面和该当下部电极的基底层露出的露出面是平坦地形成的。涂敷或形成粘接薄膜电路层相互间的粘接剂层32、33、34，使其上表面平坦；从而，可以形成多个薄膜电路层(基底基板)的每一个底面近似平行叠加而正确形成三维的电路结构。
另外，电极部分的相互接合上，可以使用导电性粘接剂来替换或加在上述的各向异性导电膜35。
还有，在上述的实施例中，上部的薄膜电路层21和下部的薄膜电路层23是通过薄膜电路层22的薄膜晶体管电路来连接的构成，但是，只用电极配线来直接连接薄膜电路层21乃至23之间，也是可以的。
例如，在电源供给配线等的情况时，可以应用适当的直接连接。
这样，利用上表面和下表面上露出电极的薄膜电路层的层叠的方法，可以获得形成三维电路的薄膜装置。
下面，结合图2至4，说明上述的三维电路结构的薄膜装置的制造方法。
如图2(a)所示，为了层叠薄膜电路层，有必要形成露出在膜电路层21的基底层212的下部电极211。
图3和图4是说明膜电路层21的形成过程的工序图。
首先，在石英玻璃基板(SiO2)等的耐热性优越的透明的电路形成基板11上，作为剥离层12，通过LP-CVD、溅射法或PE-CVD等方法，形成非晶形硅(α-Si)的膜。在这上面，作为薄膜电路层21的基底层(绝缘层)212，通过PE-CVD法形成硅氧化膜(SiO2)。在这上面，作为半导体层，通过CVD法来形成硅层(Si)213膜，实施激光等的照射等的热处理，进行(多)结晶化。对该硅层213进行图案形成而形成晶体管的活性区域或配线(图3(a))。
在这上面，通过热氧化或TEOS为材料的PE-CVD法，形成硅氧化膜而形成栅极绝缘膜214(图3(b))。
在栅极绝缘膜214的上面，通过CVD法，形成渗杂杂质的多晶硅层膜，或通过溅射法形成铬、钼、钽、铝等为主要成分的金属薄膜层，继续进行图案形成而形成栅极电极和配线215(图3(c))。
其次，把抗蚀剂膜220和栅极电极215为掩膜，在硅层213中，通过离子注入法进行磷离子P+的高浓度杂质的注入，形成N型半导体组成的源极·漏极区域(图3(d))。同样，把抗蚀剂膜221和栅极电极215为掩膜，在硅层213中，通过离子注入法进行如硼离子的高浓度杂质的注入，而形成P型半导体组成的源极·漏极区域，并进行热处理来使源极·漏极区域或配线的杂质的活性化(图3(e))。
在栅极电极215和栅极氧化膜214上，通过CVD法，作为层间绝缘膜216，形成氧化膜(图3(f))。
接着，图案形成层间绝缘膜216，而形成接触孔。此时，和源极·漏极区域的接触孔一起，进行应该形成基底层212的上述的下部电极211部分的蚀刻(图3(g))。为了形成下部电极211，在该部分中，进行到达剥离层12的蚀刻。
接着，形成铝、钼、钨、ITO等的金属或高浓度渗杂杂质的多晶硅等的膜，进行图案形成来形成下部电极·配线·源极·漏电极217(图3(h))。
进而，如图4所示，在这上面，形成层间绝缘膜(SiO2)或保护膜(PSG)218的膜，根据需要进行研磨，使上表面平坦化(图4(a))。另外，作为上述的保护膜218，在形成有配线的电路形成基板上表面上，利用旋转镀层法形成绝缘性树脂的膜而形成平坦的面，也是可以的。这样，形成了薄膜电路层21。
还在薄膜电路层21的上表面，均匀涂布粘接剂，安装转印目标基板31(图4(b))。
从电路形成基板11的下方，对剥离层12照射激光等的强光，产生剥离层12的界面剥离或层内的剥离。如特开平10-125930所公开，在剥离层12上产生界面剥离/层内剥离的原理，估计为：在剥离层12的构成材料上产生磨损、并且，包含在剥离层12的气体成分的放出和由于光的照射的剥离层12的熔融、蒸散等的相变所引起。在这里，所谓磨损就是吸收照射光的固体材料(在这里是形成剥离层12的构成材料)被光化学或被热激励，其表面或内部的原子或分子的结合被切断而放出的现象；根据情况，剥离层12被破坏而降低结合力或消失的现象(图4(c))。
从电路形成基板11剥离薄膜电路层21，而转印在转印目标基板31(图4(d))。并且，通过蚀刻法，除去残存的剥离层12，可以获得如图4(a)所示的、具有第一薄膜电路层21的基板(图4(e))。
图2(b)是表示剥离转印前的、形成在电路形成基板11的第二薄膜电路层22。薄膜电路层22包括：基底层222、半导体层223、栅极绝缘层224、栅极电极和配线层225、层间绝缘膜226、源极·漏极电极227、保护膜228和上部电极229。第二薄膜电路层22也和上述的第一薄膜电路层21同样，形成在电路形成基板11和剥离层12上面(参照图3和图4)，但是，在层叠的薄膜电路中间配置的第二薄膜电路层22上，加在下部电极221还形成从保护膜228露出的上部电极229。
从图4(a)所示的工序中，在保护膜218(相当于228)上，开接触孔，进行配线材料成膜之后，图案形成方法来可以获得上部电极229的形成。
图2(c)是表示：形成在剥离转印前电路形成基板11的第三薄膜电路层23。薄膜电路层23包括：基底层232、半导体层233、栅极绝缘层234、栅极电极和配线层235、层间绝缘膜236、源极·漏极电极237、保护膜238和上部电极239。第三薄膜电路层也和上述的第一薄膜电路层21同样，形成在电路形成基板11和剥离层12的上面，但是，在层叠的薄膜电路最下层配置的第三薄膜电路层上，加在下部电极231还形成有从保护膜238露出的上部电极239。从图4(a)所示的工序中，在保护膜218(相当于238)上，开接触孔，进行配线材料成膜之后，图案形成方法来可以获得上部电极239的形成。
如图2(d)所示，在每一个电路形成基板上构成的薄膜电路层21至23是通过剥离转印方法来层叠组装的。
即，通过各向异性导电材料35和粘接剂33，安装在图2(a)所示转印目标基板31的薄膜电路层21的最下表面，接合图2(b)所示的薄膜电路层22。从薄膜电路层22的电路形成基板11的下表面，照射激光而使剥离层12分离，从薄膜电路层22剥开电路形成基板11。根据必要，进行蚀刻，而除去残留的剥离层12。
并且，通过各向异性导电材料35和粘接剂33，在安装在转印目标基板31的薄膜电路层22的下表面，接合图2(c)所示的薄膜电路层23。从薄膜电路层23的电路形成基板11的下表面，照射激光而使剥离层12分离，从薄膜电路层23剥开电路形成基板11。根据必要，进行蚀刻，而除去残留的剥离层12。
这样，可以获得：配置了图1所示的薄膜电路的薄膜装置。通过焊料隆起焊盘(solder bump)、挠性配线基板(带子)、引线接合等的方法，在下表面露出的下部电极231上，可以进行对薄膜装置的外部配线的连接。
另外，作为剥离层12说明了非晶形硅的例子，但在该非晶形硅中，也可以含有H(氢)。如果含有氢，通过光的照射而氢放出，剥离层内产生内压，并促进剥离。可以根据成膜条件，如利用CVD法时，适当设定其气体组成、气体压力、气体气氛、气体流量、气体温度、投入光的功率等的条件而可以进行调整氢的含有量。另外，作为剥离层，可以适宜使用氧化硅或硅的氧化物、氧化钛或钛氧化物、有机高分子材料、金属等。
如上所述，利用剥离转印法层叠三维性的薄膜电路时，最好是在薄膜电路层的下表面上，形成连接用电极。图5和图6表示：在薄膜电路层的下表面上，形成连接用电极的其他的例子。
在图5(a)至图5(f)所示的例子中，在剥离层12与基底层212和下部电极211之间，形成有基底保护层13。在该图中，对应于图4的部分附以相同的符号，省略其说明。
基底保护层13是不同于基底层212的材料的如氮化硅(SiN)层或金属层；防止从剥离层12向下部电极211、基底层212侵入不必要的成分，剥离转印时的热对剥离层12、破坏能量对下部电极211和基底层212的影响。如图5(e)和图5(f)所示，基底保护层13是在剥离转印薄膜电路层21之后，通过蚀刻法来除去。
此时，最好是利用使基底保护层13与基底层212和/或下部电极211之间的选择比充分大的方法，蚀刻基底保护层13。
例如，使用氮化硅的基底保护层13时，利用磷酸、硝酸、醋酸或这些的混合溶液(混酸)来蚀刻基底保护层13。此时，例如，因为硅氧化物来构成的基底层212的蚀刻比率小，过蚀刻基底保护层13而可以完全除去。另外，在下部电极211的下表面上，可以设置铬、钛、ITO等的导电性保护膜的方法，防止基底保护层13的蚀刻时的下部电极211的腐蚀。
在图6(a)至图6(f)所示的例子中，剥离层12与基底层212和下部电极211之间，形成保护层13和14。在该图中，对应于图4的部分附以相同的符号，省略其说明。
保护层13是例如氧化硅层、氮化硅层等的绝缘膜，保护层14是如非晶形硅层。形成两层的非晶形硅层12和14中的下侧作为剥离层，而上侧具有保护层的功能。如图6(e)和图6(f)所示，基底保护层13和14是在剥离转印薄膜电路层21之后，利用蚀刻法除去。
此时，最好是也利用基底保护层13与4或基底保护层14与基底层212和/或下部电极211之间的选择比充分大的方法，蚀刻基底保护层13。例如，利用氧化硅的基底保护层13、非晶形硅层的基底保护层14时，蚀刻基底保护层13，可以利用含氟酸的溶液。此时，因为基底保护层14的蚀刻比率小，过蚀刻基底保护层13而可以完全除去。另外，蚀刻基底保护层14时，可以利用如含CF4的气体的干蚀刻法。此时，因为硅氧化物所构成的基底层212的蚀刻比率小，过蚀刻基底保护层14而可以完全除去。另外，在下部电极211的下表面上，可以设置铬、钛、ITO等的导电性保护膜的方法来防止基底保护层13的蚀刻时的下部电极211的腐蚀。
图7是表示薄膜电路层的具体例子的图，在第一薄膜电路层上，形成倒立型的有机EL显示元件。图中未示的电路形成基板上，通过剥离层，形成薄膜晶体管311、配线312、阳极313、贮存格(bank)314、发光层315和阴极316等，剥离转印在转印目标基板31上。通过使薄膜电路层21转印在转印目标基板31的方法，从下表面的基底层露出下部电极317。
另外，如图7所示，由于薄膜电路层21的下表面上形成外部连接电极317，可以从外部供给信号。对转印目标基板31的一次的转印，使薄膜电路层21对转印目标基板31的上、下转引的结构状态为止，可以作为有机EL像素的薄膜电路而使用。此时，通过使用临时转印基板来两次剥离转印而作为同向的情况相比，可以减少工序的优点。
从而，薄膜电路的层叠，也可以根据层叠场所或电路的复杂程度来改变层叠次数。例如，可以在第一薄膜电路层的一部分上，层叠第二薄膜电路层，在该第二薄膜电路层的一部分上，还可以层叠第三薄膜电路层。另外，在第一薄膜电路层上，层叠第二薄膜电路层，跨在该第二薄膜电路层形成第三薄膜电路层，也是可以的。
这样，薄膜电路的电路层，可以是种种形态，根据需要来可以适当选择。
图8是说明具备本发明的种种薄膜电路装置的电光学装置的电子仪器之例的说明图。上述的薄膜电路装置可以应用在如电光学装置、驱动装置、控制装置等。在此，所谓电光学装置，通常是指由于电作用而发光的、或改变从外部的光的状态的、具备电光学元件的装置，包括自发光的和控制外部光通过的双方。例如，作为电光学元件，有液晶元件、具有电迁移粒子分散的分散介质的电迁移元件、上述的有机EL(电致发光)元件、由于施加电场而产生的电子碰撞在发光板而发光的电子放出元件，具备这些的显示装置可以叫做电光学装置。
电子仪器，例如，是将使用层叠的薄膜电路装置的电光学装置，作为显示部来利用的电子仪器；在此，电子仪器包括：摄像机、电视、大型投影屏、移动电话、个人计算机、便携式信息仪器(所谓的PDA)和其他各种。
图8(a)是移动电话上的应用例，移动电话510备有包括天线部511、声音输出部512、声音输入部513、操作部514和层叠薄膜电路装置所构成的电光学装置51。这样，本发明的本发明的层叠薄膜电路装置可以利用在移动电话510的显示部。图8(b)是应用在摄像机上的例子，摄像机520备有包括接受影像部521、操作部522、声音输入部523和层叠薄膜电路装置所构成的电光学装置51。这样，本发明的层叠薄膜电路装置可以利用在取景器或显示部。图8(c)是应用在个人计算机的例子，计算机530备有包括相机部531、操作部532和层叠薄膜电路装置所构成的电光学装置51。这样，本发明的层叠薄膜电路装置可以利用于显示部。
图8(d)是头部固定显示板上的应用例，头部固定显示板540备有包括带子541、光学系统容纳部542、和层叠薄膜电路装置所构成的电光学装置51。这样，本发明的本发明的层叠薄膜电路装置可以利用在图像显示部。图8(e)是应用在后部投影仪上的例子，投影仪550备有包括框架551、光源552、合成光学系统553、反射镜555、投影屏556和层叠薄膜电路装置所构成的电光学装置51。这样，本发明的层叠薄膜电路装置可以利用在图像显示部。图8(f)是应用在前置型投影仪上的例子，投影仪560备有包括框架562上包括光学系统561和层叠薄膜电路装置所构成的电光学装置51；把图像可以显示在投影屏。这样，本发明的层叠薄膜电路装置可以利用在图像显示部。
本发明的层叠薄膜电路装置不限于上述的例子而可以应用在种种电子仪器上。例如，可以活用在带显示功能的传真装置、数码相机的取景器、便携式TV、DSP装置、PDA、电子记事本、电光启示板、宣传公告用显示板等。
如上所述，根据本发明，通过剥离转印的方法，可以多层层叠薄膜电路层来构成薄膜电路装置。另外，由于利用了层叠的薄膜电路层，和每一个电路直接形成在基板的情况相比，可以减少电路在基板上消费的面积。另外，相互层叠薄膜电路的方法，可以缩短电路间信号传递距离。

Claims (11)

1、一种薄膜电路装置，其特征在于，包括：
基底层；
在所述基底层上面成膜，并作为电路发挥功能的薄膜电路层；
贯通所述基底层的一部分，相对于所述基底层，在相反于所述薄膜电路层的面上，大致齐平面地露出，并进行外部电路与所述薄膜电路层之间连接的连接电极。
2、根据权利要求1所述的薄膜电路装置，其特征在于，还包括：
覆盖所述薄膜电路层的至少一部分，以保护所述薄膜电路层的保护层；
贯通所述保护层的一部分，相对于所述保护层，在相反于所述薄膜电路层的面上，大致齐平面地露出，并进行外部电路与所述薄膜电路层之间连接的连接电极。
3、一种薄膜电路装置，其特征在于，包括：
具有耐热性的第一基板；
形成在所述第一基板上，并由给予能量而产生剥离的剥离层和形成在所述剥离层上的绝缘性基底层；
形成在所述基底层上的薄膜电路层；
形成在所述薄膜电路层上的保护层；
贯通所述基底层的一部分而连接所述剥离层，由剥离该剥离层而被露出，并进行外部电路与所述薄膜电路层之间连接的连接电极。
4、根据权利要求3所述的薄膜电路装置，其特征在于，还包括：
在所述剥离层与所述基底层之间，具有保护层。
5、一种薄膜电路装置，其特征在于：
该装置，将第一薄膜电路层和第二薄膜电路层进行层叠，并连接所述第一薄膜电路层的下部连接电极与所述第二薄膜电路层的上部电极而构成，
其中，
所述第一薄膜电路层包括：形成于基底层与保护层之间的第一薄膜电路，和连接于所述第一薄膜电路并从所述基底层的下表面的一部分露出的下部连接电极；
所述第二薄膜电路层包括：形成于基底层与保护层之间的第二薄膜电路，连接于所述第二薄膜电路并从所述基底层的上表面的一部分上露出的上部连接电极，和连接在所述第二薄膜电路并从所述基底层的下表面的一部分露出的下部连接电极。
6、根据权利要求5所述的薄膜电路装置，其特征在于：所述下部连接电极与所述上部连接电极之间的连接是利用各向异性导电材料或导电性粘接剂来进行的。
7、一种电光学装置，其特征在于：具备权利要求1至6中的任一项所述的薄膜电路装置。
8、一种电子仪器，其特征在于：具备权利要求7所述的电光学装置。
9、一种薄膜电路装置的制造方法，其特征在于，包括：
在形成有剥离层的第一基板上，形成至少在一面形成了连接电极的第一薄膜电路层的工序；
在形成有剥离层的第二基板上，形成在一面和另一面分别形成了连接电极的第二薄膜电路层的工序；
从所述第一基板剥离所述第一薄膜电路层后，在转印目标基板一侧上进行转印的工序；
将形成在所述第二基板上的第二薄膜电路层的连接电极和转印在所述转印目标基板一侧上的第一薄膜电路层的连接电极，叠加而接合所述第一和第二薄膜电路层，从所述第二基板剥离所述第二薄膜电路层，并将其转印层叠在所述第一薄膜电路层的工序。
10、根据权利要求9所述的薄膜电路装置的制造方法，其特征在于，
所述薄膜电路层包括：
在所述电路形成基板上的剥离层上，形成基底层的工序；
在所述基底层上形成薄膜电路的工序；
贯通所述基底层的一部分，使所述剥离层露出的接触孔的开口工序；
在所述接触孔与所述薄膜电路之间，形成电极配线的工序；
在所述薄膜电路和所述电极配线上，形成保护层的工序。
11、根据权利要求9所述的薄膜电路装置的制造方法，其特征在于，还包括：
在所述剥离层与所述薄膜电路层之间，形成保护层的工序；
在剥离所述薄膜电路层而转印的工序之后，除去所述保护层的工序。
CNB2004100447990A 2003-05-22 2004-05-18 薄膜电路装置及其制造方法、电光学装置和电子仪器 Expired - Fee Related CN1306618C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003145468 2003-05-22
JP2003145468A JP2004349513A (ja) 2003-05-22 2003-05-22 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
CN1574368A true CN1574368A (zh) 2005-02-02
CN1306618C CN1306618C (zh) 2007-03-21

Family

ID=33532627

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100447990A Expired - Fee Related CN1306618C (zh) 2003-05-22 2004-05-18 薄膜电路装置及其制造方法、电光学装置和电子仪器

Country Status (5)

Country Link
US (2) US20050006647A1 (zh)
JP (1) JP2004349513A (zh)
KR (1) KR100670984B1 (zh)
CN (1) CN1306618C (zh)
TW (1) TWI250348B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412199A (zh) * 2006-01-24 2012-04-11 精工爱普生株式会社 薄膜电路装置和电子设备
CN104684469A (zh) * 2012-10-02 2015-06-03 独立行政法人科学技术振兴机构 信号检测装置以及信号检测方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
TWI255032B (en) * 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
JP5127178B2 (ja) * 2005-07-29 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
FR2903228A1 (fr) * 2006-07-03 2008-01-04 Commissariat Energie Atomique Procede ameliore de realisation d'un dispositif d'affichage sur un support souple
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
JP5309672B2 (ja) * 2008-04-21 2013-10-09 カシオ計算機株式会社 薄膜素子およびその製造方法
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
TWI534956B (zh) * 2011-05-27 2016-05-21 半導體能源研究所股份有限公司 調整電路及驅動調整電路之方法
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
KR102388701B1 (ko) * 2016-04-12 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
KR20180083253A (ko) * 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642494B2 (ja) * 1988-01-12 1994-06-01 日本電気株式会社 薄膜トランジスタの製造方法
JPH04255268A (ja) * 1991-02-07 1992-09-10 Seiko Instr Inc 半導体装置とその製造方法
JPH05326960A (ja) * 1992-05-20 1993-12-10 Seiko Epson Corp 薄膜トランジスタを備えた固体装置およびその製造方法
WO1995009438A1 (en) * 1993-09-30 1995-04-06 Kopin Corporation Three-dimensional processor using transferred thin film circuits
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
US5986729A (en) 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3738799B2 (ja) * 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP2000133809A (ja) 1998-10-27 2000-05-12 Seiko Epson Corp 剥離方法
JP3809739B2 (ja) 1999-02-17 2006-08-16 セイコーエプソン株式会社 フィルタ付き表示装置の製造方法
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
TWI285782B (en) * 1999-09-08 2007-08-21 Toshiba Matsushita Display Tec Display device and method for producing the device
JP3911929B2 (ja) 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
JP3755573B2 (ja) 1999-12-06 2006-03-15 セイコーエプソン株式会社 バックライト内蔵型液晶表示装置及びその製造方法
JP2001166301A (ja) 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2002184993A (ja) * 2000-12-11 2002-06-28 Sony Corp 半導体装置
JP2002217391A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4019305B2 (ja) * 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412199A (zh) * 2006-01-24 2012-04-11 精工爱普生株式会社 薄膜电路装置和电子设备
CN102412199B (zh) * 2006-01-24 2014-04-02 精工爱普生株式会社 薄膜电路装置和电子设备
CN104684469A (zh) * 2012-10-02 2015-06-03 独立行政法人科学技术振兴机构 信号检测装置以及信号检测方法
US10295367B2 (en) 2012-10-02 2019-05-21 Japan Science And Technology Agency Signal detection device and signal detection method

Also Published As

Publication number Publication date
TW200426444A (en) 2004-12-01
TWI250348B (en) 2006-03-01
US20050006647A1 (en) 2005-01-13
CN1306618C (zh) 2007-03-21
KR100670984B1 (ko) 2007-01-17
US7105422B2 (en) 2006-09-12
KR20040100886A (ko) 2004-12-02
US20060068533A1 (en) 2006-03-30
JP2004349513A (ja) 2004-12-09

Similar Documents

Publication Publication Date Title
CN1306618C (zh) 薄膜电路装置及其制造方法、电光学装置和电子仪器
US11196020B2 (en) Semiconductor device and method for manufacturing the same
US7045438B2 (en) Light emitting device, semiconductor device, and method of fabricating the devices
JP3897173B2 (ja) 有機ｅｌ表示装置及びその製造方法
CN1253839C (zh) 显示设备
CN101562150B (zh) 半导体设备及其制作方法
CN1306556C (zh) 薄膜装置的制造方法
CN100339939C (zh) 半导体装置以及其制造方法、电光学装置和电子机器
CN1622715A (zh) 有机发光显示器及其制造方法
TWI412294B (zh) 有機發光裝置及其製造方法
CN1450841A (zh) 发光设备、液晶显示设备及它们的制造方法
US20040160171A1 (en) Light emitting device and manufacturing method thereof
CN1434667A (zh) 发光装置及电子机器
CN1682259A (zh) 显示器件及其制造方法
CN1905200A (zh) 布线基板及制法、电光学装置及制法、电子设备及制法
CN1886770A (zh) 薄膜晶体管集成电路装置、有源矩阵显示装置及其制造方法
CN1534556A (zh) 电光装置及其制造方法与显示装置
JP2005167212A (ja) 半導体装置の作製方法、配線基板の作製方法
JP2005157324A (ja) 光学フィルムの作製方法
JP2003045671A (ja) 発光装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321

Termination date: 20160518