TWI250348B - Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device - Google Patents

Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device Download PDF

Info

Publication number
TWI250348B
TWI250348B TW093114508A TW93114508A TWI250348B TW I250348 B TWI250348 B TW I250348B TW 093114508 A TW093114508 A TW 093114508A TW 93114508 A TW93114508 A TW 93114508A TW I250348 B TWI250348 B TW I250348B
Authority
TW
Taiwan
Prior art keywords
thin film
layer
film circuit
peeling
electrode
Prior art date
Application number
TW093114508A
Other languages
English (en)
Other versions
TW200426444A (en
Inventor
Sumio Utsunomiya
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200426444A publication Critical patent/TW200426444A/zh
Application granted granted Critical
Publication of TWI250348B publication Critical patent/TWI250348B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Description

1250348 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是在於提供一種三次元形成薄膜電路的薄膜電 ~ 路裝置及供以製作具有三次元的薄膜電路構造的薄膜電路 ， 裝置之製造方法。 【先前技術】 在半導體裝置等中，由於在基板上形成所要的層或領 Φ 域來製造積層體時包含高温處理等的過程，因此構成基板 ~ 或積層體的構件選擇會受到限制。例如，樹脂膜或塑膠基 板等不適於高温處理。 在此，例如記載日本特開2002-217391號公報的發明 . 所提案之剝離複製技術，其係於耐熱性的第1基板上隔著 、 分離層來形成薄膜電路，在此薄膜電路接著非耐熱性的第 2基板，破壞分離層來將薄膜電路複製於第2基板側。 〔專利文献〕 特開2002-2 1 7391號公報 【發明內容】 (發明所欲解決的課題） 只要能夠應用上述剝離複製技術來重疊薄膜電路而實 現3次元的電路構造，即可製造半導體裝置或顯示裝置。 但，爲了取得立體的電路構造，而必須進行被剝離複 -4- (2) 1250348 製之上下層的薄膜電路間的配線連接或積層膜之上下方向 的電性連接。在上述基板間電路複製技術中並未提及積層 形成非導電性的剝離層，接着層’保護層等，且進行所被 積層之薄膜電路間的上下方向配線連接。 因此，本發明的目的是在於提供一種薄膜裝置的製造 方法，其係提供可連接薄膜電路相互間而積層的剝離複製 技術。 又，本發明的目的是在於提供一種適於實現3次元的 電路構造之薄膜裝置。 又，本發明的目的是在於提供一種使用如此的薄膜裝 置之電子機器。 (用以解決課題的手段） 爲了達成上述目的，本發明之薄膜電路裝置的特徵包 含： 底層； 薄膜電路層，其係成膜於上述底層上’具有作爲電路 的機能；及 連接電極，其係貫通上述底層的一部份’而以能夠與 上述薄膜電路層呈相反側的面大槪一致之方式來露出於上 述底層，進行外部電路與上述薄膜電路層的連接。 藉此構成，連接電極可露出於外部來連接薄膜電路層 與外部電路，薄膜電路層的積層會形成容易。 又，最好上述薄膜電路裝置更具有： - 5- 1250348 (3) 保護層，其係覆蓋上述薄膜電路層的至少一部份，而 來保護上述薄膜電路層；及 連接電極，其係貫通上述保護層的一部份，而以能夠 與上述薄膜電路層呈相反側的面大槪一致之方式來露出於 上述保護層，進行外部電路與上述薄膜電路層的連接。 藉此，可於薄膜電路層的上面及下面的兩面進行電性 連接。 又，本發明之薄膜電路裝置的特徵包含： 第1基板，其係具有耐熱性； 剝離層，其係形成於上述第1基板上，藉由能量賦予 來產生剝離； 絕緣性的底層，其係形成於上述剝離層上； 薄膜電路層，其係形成於上述底層上； 保護層，其係形成於上述薄膜電路層上；及 連接電極，其係貫通上述底層的一部份，而連接至上 述剝離層，藉由該剝離層的剝離來露出，而進行外部電路 與上述薄膜電路層的連接。 藉此構成，可取得用以構成複數積層的薄膜電路裝置 之基本薄膜電路層。可在基板重複予以剝離複製下來容易 積層薄膜電路層。 又，最好在上述剝離層與上述底層之間更具有保護層 〇 藉此，可迴避剝離複製時之薄膜電路層的破壊，特別 是連接至剝離層之連接電極的破壊。 -6 - 1250348 (4) 又，本發明之薄膜電路裝置的特徵係積層有： 第1薄膜電路層，其係包含：形成於底層與保護層之 間的第1薄膜電路，和連接至上述第1薄膜電路而從上述 底層下面的一部份露出之下部連接電極層；及 第2薄膜電路層，其係包含：形成於底層與保護層之 間的第2薄膜電路，和連接至上述第2薄膜電路，而露出 於上述保護層的上面的一部份之上部連接電極，和連接至 上述第2薄膜電路，而從上述底層下面的一部份露出之下 部連接電極； 上述第1薄膜電路層的下部連接電極與上述第2薄膜 電路層的上部電極會被連接。 藉此構成，可取得複數積層之薄膜電路的基本積層構 造。 又，最好上述下部連接電極及上述上部連接電極相互 間的連接係經由向異性導電材料或導電性接著劑來進行。 藉此，可進行薄膜電路層間的電性連接。 又，最好上述下部連接電極與上述底層大致形成面一 致。藉此，可容易使薄膜電路層的底面形成平坦化來積層 〇 又，最好上述第1及第2薄膜電路層的各層下面會大 致形成平行。藉此，可提高薄膜電路層的積層精度。 又，本發明之光電裝置的特徵係具備上述薄膜電路裝 置。 又，本發明之電子機器的特徵係具備上述光電裝置。 (5) 1250348 本發明之薄膜電路裝置的製造方法的特徵包含： 在形成有剝離層的第1基板上，形成一在至少一面形 成連接電極的第1薄膜電路層之過程； 在形成有剝離層的第2基板上，形成一在一面及另一 面分別形成連接電極的第2薄膜電路層之過程； 由上述第1基板來剝離上述第1薄膜電路層，而複製 於複製端基板側之過程；及 使形成於上述第2基板的第2薄膜電路層的連接電極 與複製於上述複製端基板側的第1薄膜電路層的連接電極 重疊，而來接合上述第1及第2薄膜電路層，由上述第2 基板來剝離上述第2薄膜電路層，而予以複製於上述第1 薄膜電路層後積層之過程。 藉此構成，可製造積層薄膜電路層的薄膜電路裝置。 又，最好上述薄膜電路層係由以下過程所製作： 在上述電路形成基板上的剝離層上形成底層之過程； 在上述底層上形成薄膜電路之過程； 貫通上述底層的一部份，而形成露出上述剝離層的接 觸孔之過程； 在上述接觸孔與上述薄膜電路之間形成電極配線之過 程；及 在上述薄膜電路及上述電極配線上形成保護層之過程 〇 藉此，可取得形成複製單位之具備連接電極的薄膜電 路層。 -8- (6) 1250348 又，最好更包含： 在上述剝離層與上述薄膜電路層之間形成保護層之過 程；及 在剝離上述薄膜電路層而複製之過程後去除上述保護 層之過程。 藉此，可迴避剝離複製時之薄膜電路層的破壊，特別 是連接至剝離層之連接電極的破壊。 又，最好上述保護層是由與薄膜電路的底層相異的材 料，例如，氮化矽，金屬等的成膜所構成。 又，亦可藉由非晶形矽層/絕緣膜（氧化矽，氮化矽 )/非晶形矽層等的三層膜來構成上述保護層。此情況， 下層（電路形成基板側）的非晶形矽層是作爲剝離層，上 層的非晶形矽層是作爲保護層。 【實施方式】 以下，參照圖面來說明本發明的實施形態。 本發明之實施例的薄膜電路裝置具有將薄膜電路複數 積層於上下方向的構造，其中間層的薄膜電路具備由上面 及下面來取出電極的構造。又，本發明之實施例的薄膜電 路裝置會藉由形成露出於薄膜電路背面的電極來容易連接 下層薄膜電路或外部配線。 本實施例的製造方法是在使用剝離複製技術的薄膜電 路裝置的製造過程中包含形成背面電極的過程，其係形成 貫通薄膜電路層的底層之接觸孔’且於該部份形成金屬等 -9- (7) 1250348 的導電膜，而使由底層露出，進行與其他薄膜電路層的連 接。並且，該背面電極與薄膜電路層的底層會形成面一致 ，以薄膜電路層的背面能夠形成平坦之方式來容易積層。 而且，可迴避薄膜電路層的積層所造成的底層凹凸會出現 於上側的薄膜電路層表面。 圖1是表示積層本發明的複數個薄膜電路層而構成三 次元電路的薄膜電路裝置例的剖面圖。 在同圖中，在複製端基板31經由接著劑32來安裝有 第1薄膜電路層21。在此薄膜電路層21經由接著劑33 來安裝有第2薄膜電路層22。又，於薄膜電路層22經由 接著劑34來安裝有第3薄膜電路層23。各薄膜電路層是 由薄膜電晶體，二極體，電阻，電容器，配線，電極的至 少其中之一來形成薄膜電路，而發揮一定的電路機能。 薄膜電路層21及22相互間的電路連接是藉由配置於 薄膜電路層21的下部電極211，薄膜電路層22的上部電 極229，及電極211，229間的向異性導電材料35來連接 。薄膜電路層22及23相互間的電路連接是藉由配置於薄 膜電路層22的下部電極22 1，薄膜電路層23的上部電極 239，及電極221，239間的向異性導電材料35來連接。 向異性導電材料35是具有在被壓縮的方向上導通的性質 。例如，使導電性粒子分布於絕緣性的彈性材料中，藉由 壓縮彈性材料來連接導電性粒子，而於壓縮方向形成電性 通路。 在最下層的薄膜電路層23，下部電極231會露出於 •10- (8) 1250348 其下面。在此下部電極231會藉由可撓性印刷配線，捲帶 自動結合或打線接合等來連接未圖示的外部配線。背負各 薄膜電路層的薄膜電路的底層（後述的212，222，2 3 2 ) 的下面與由該下部電極的底層露出的露出面會形成平坦。 因此’會以其上面形成平坦之方式來塗佈或形成連接薄膜 電路層相互間的接著劑層32，33，34，藉此可使複數個 薄膜電路層（底層基板）的各底面大致平行重疊，而正確 地形成3次元的電路構造。 又，可改變或追加上述向異性導電膜35，而於電極 部份的相互接合使用導電性接著劑。 又，上述實施例中雖上部的薄膜電路層21與下部的 薄膜電路層23是經由薄膜電路層22的薄膜電晶體電路來 連接構成，但亦可僅以電極配線來直接連接薄膜電路層 2 1乃至2 3間。例如，在電源供給配線等時可適用該直接 連接。 藉由如此積層薄膜電路層（在上面及下面露出電極） ，可取得三次元形成電路的薄膜裝置。 其次’參照圖2乃至圖4來說明有關上述三次元的電 路構造的薄膜裝置的製造方法。 爲了積層薄膜電路層，如圖2 ( a )所示，必須形成 露出於薄膜電路21的底層212之下部電極211。 圖3及圖4是用以說明薄膜電路層21的形成過程的 過程圖。 首先’在石英玻璃基板（Si02 )等耐熱性佳的透明電 -11 - 1250348 (9) 路形成基板11上，藉由LP-CVD，濺鍍，或PE-CVD法等 來形成非晶形矽（a-Si)膜，而作爲剝離層12。並且，在 上面藉由PE-CVD法來形成氧化矽膜（Si02)，而作爲薄 膜電路21的底層（絕緣層）212。而且，在上面藉由 CVD法來形成矽層（Si) 213，而作爲半導體層，且施以 雷射照射等的熱處理來使（多）結晶化。又，藉由對該矽 層2 1 3進行圖案形成處理來形成電晶體的活性領域或配線 等（圖 3 ( a ))。 又，在上面藉由熱氧化或例如以TEOS爲材料的PE-CVD法來形成氧化矽膜，形成閘極絕緣膜214 (圖3 ( b ))。 又，在閘極絕緣膜214上例如藉由CVD法來形成植 入雜質的多晶矽層，或藉由濺鍍來形成以鉻，鉬，钽，鋁 等爲主成分的金屬薄膜層，接著進行圖案形成處理，而形 成閘極電極及配線215(圖3(c))。 其次，以阻絕層220及閘極電極215作爲光罩，藉由 離子注入法來對矽層213進行例如磷離子P +的高濃度雜 質注入，形成由N型半導體所構成的源極汲極領域（圖 3 ( d ))。同樣的，以阻絕層22 1及閘極電極2 1 5作爲光 罩，藉由離子注入法來對矽層213進行例如硼離子的高濃 度雜質注入，形成由P型半導體所構成的源極汲極領域 ，且藉由進行熱處理來使源極汲極領域或配線的雜質活 性化（圖3 ( e ))。
又，在閘極電極215及閘極氧化膜214上藉由CVD -12- 1250348 (10) 法來形成氧化矽膜，而作爲層間絕緣膜2 1 6 (圖3 ( f )) 〇 其次，藉由對層間絕緣膜2 1 6進行圖案形成處理來形 成接觸孔。此刻，除了電晶體的源極汲極領域的接觸孔 會進行蝕刻以外，應形成底層2 1 2的上述下部電極2 1 1的 部份也會進行蝕刻（圖3 ( g ))。爲了形成下部電極2 1 1 ，在該部份蝕刻會進行至剝離層1 2爲止。 其次，形成鋁，鉬，鎢，ITO等的金屬膜，或以高濃 度植入雜質的多晶矽膜等，且藉由進行圖案形成處理來形 成下部電極配線源極汲極電極217(圖3(h))。 又，如圖4所示，在上面形成層間絕緣膜（Si02 )或 保護膜（PSG) 218，且因應所需藉由硏磨來使上面平坦 化（圖4(a))。又，亦可在形成有配線等的電路形成 基板1 1上面旋轉塗佈絕緣性的樹脂而成膜，且形成平坦 面，而作爲上述保護膜218。如此來形成薄膜電路層21。 又，於薄膜電路層21的上面均一地塗佈接著劑32, 安裝於複製端基板31(圖4(b))。 由電路形成基板11的下方來將雷射等的強光照射於 剝離層1 2，使產生剝離層1 2的界面剝離或層内剝離。在 此，之所以會在剝離層1 2產生界面剝離及/或層内剝離 ，其原因如特開平1 0- 1 2593 0所示，有可能是在剝離層 12的構成材料產生擦傷，或剝離層12中所含的氣體成分 放出，或者是因爲光照射而造成剝離層12的溶融，蒸散 等的相變態所致。在此，所謂擦傷是意指吸收照射光的固 -13- 1250348 (11) 體材料（在此爲剝離層1 2的構成材料）會被光化學性或 熱性地激勵，其表面或内部的原子或分子的結合會被切斷 而放出，有時剝離層12會被破壊，而導致結合力下降， 或消失（圖4 ( c )。 由電路形成基板11來剝離薄膜電路層21，於複製端 基板3 1側進行複製（圖4 ( d ))。並且，藉由蝕刻來去 除殘存的剝離層12，取得圖2(a)所示具有第1薄膜電 路層21的基板（圖4(e))。 圖2(b)是表示形成於剝離複製前的電路形成基板 11之第2薄膜電路層22。薄膜電路層22包含：底層222 ，半導體層223，閘極絕緣層 224，閘極電極及配線層 225，層間絕緣膜226，源極汲極電極227，保護膜228 ，上部電極229。第2薄膜電路層22亦與上述第1薄膜 電路層21同樣的形成於電路形成基板11及剝離層12上 (參照圖3及圖4) ’但在配置於所被積層的薄膜電路中 間的第2薄膜電路層22除了下部電極221以外還形成有 從保護膜228露出的上部電極229。 上部電極229的形成是在圖4(a)所示的製造過程 中，於保護膜218 (相當於22 8 )形成接觸孔’使配線材 料成膜來進行圖案形成處理而取得者。 圖2(c)是表示形成於剝離複製前的電路形成基板 11之第3薄膜電路層23。薄膜電路層23包含：底層232 ，半導體層2 3 3，閘極絕緣層2 3 4 ’閘極電極及配線層 235，層間絕緣膜236，源極汲極電極237’保護膜238 -14- (12) 1250348 ’上部電極239。第3薄膜電路層亦與上述第1薄膜電路 層21同樣的形成於電路形成基板Π及剝離層12上，但 在配置於所被積層的薄膜電路的最下層之第3薄膜電路層 除了下部電極231以外還形成有從保護膜2 3 8露出的上部 電極239。上部電極239的形成是在圖4(a)所示的製造 過程中，於保護膜218 (相當於2 3 8 )形成接觸孔，使配 線材料成膜來進行圖案形成處理而取得者。 如圖2(d)所示，構成於各電路形成基板上的薄膜 電路層2 1〜23是藉由剝離複製法來積層組合。 亦即，在安裝於圖2(a)所示的複製端基板31的薄 膜電路層21的下面經由向異性導電材料35及接著劑33 來接合圖2(b)所示的薄膜電路層22。並且，由薄膜電 路層22的電路形成基板1 1的下面來照射雷射，而使剝離 層12分離，從薄膜電路22來脫離電路形成基板11。而 且，因應所需進行蝕刻來去除殘留的剝離層1 2。 又，在安裝於複製端基板31側的薄膜電路層22的下 面經由向異性導電材料3 5及接著劑3 4來接合圖2 ( c ) 所示的薄膜電路層23。並且，由薄膜電路層23的電路形 成基板11的下面來照射雷射，而使剝離層12分離，從薄 膜電路23來脫離電路形成基板11。而且，因應所需進行 蝕刻來去除殘留的剝離層1 2。 如此來取得圖1所示三次元配置薄膜電路的薄膜裝置 。往薄膜裝置之外部配線的連接是在露出於下面的下部電 極23 1藉由焊錫凸起，可撓性配線基板（帶），打線接合 -15- 1250348 (13) 等來進行。 又，雖是以非晶形矽的例子來説明剝離層1 2，但此 非晶形矽中亦可含有Η (氫）。若含有氫，則可藉由光的 照射來放出氫，藉此於剝離層產生内壓，促進剝離。氫的 含量是根據成膜條件，例如在使用CVD法時，可藉由適 當設定其氣體組成，氣體壓力，氣體環境，氣體流量，氣 體温度，基板温度，及投入的光的功率等條件來予以調整 。又，剝離層可適當使用氧化矽或矽氧化合物，氧化鈦或 鈦氧化合物，有機高分子材料，金屬等。 如上述，藉由剝離複製法來三次元的積層薄膜電路時 ，最好是在薄膜電路層的下面形成連接用的電極。圖5及 圖6是表示在薄膜電路層的下面形成電極之其他的薄膜電 路層例。 就圖5 ( a )乃至同圖（f)所示的例子而言，是在剝 離層12與底層212及下部電極211之間形成底層保護層 1 3。對該圖中與圖4對應的部份賦予同樣的符號，且省略 該部份的説明。 底層保護層13是例如與底層212的材質相異的氮化 矽（SiN)層或金屬層，可防止不要的成份由剝離層12侵 入至下部電極211及底層212側，或在剝離複製時防止熱 往剝離層12，以及破壊能量波及下部電極211及底層212 。如圖5(e)及同圖（f)所不，底層保護層13是在薄膜 電路層2 1的剝離複製後藉由蝕刻來去除。 此刻，最好是以底層保護層13與底層212及/或下 -16- (14) 1250348 部電極211的選擇比充分大的手法來蝕刻底層保護層13 。例如，在底層保護層1 3使用氮化矽時，可利用磷酸， 硝酸，醋酸，或該等的混合溶液（混酸）來蝕刻底層保護 層1 3。此刻，例如以矽氧化物構成之底層2 1 2的蝕刻速 率小，因此可對底層保護層13進行過分蝕刻（overetching) 來完 全去除 。並且 ，可藉 由在下 部電極 211 的下 表面設置鉻，鈦，ITO等的導電性保護層來防止底層保護 層13的蝕刻時之下部電極211的腐蝕。 就圖6 ( a )乃至同圖（f)所示的例子而言，是在剝 離層12與底層212及下部電極211之間形成保護層13及 1 4。對該圖中與圖4對應的部份賦予同樣的符號，且省略 該部份的説明。 保護層1 3例如爲氧化矽層，氮化矽層等的絕緣膜， 保護層1 4例如爲非晶形矽層。在形成兩層的非晶形矽層 1 2及1 4中下側爲剝離層，上側爲保護層。如圖6 ( e )及 同圖（f)所示，底層保護層13及14是在薄膜電路層21 的剝離複製後藉由蝕刻來去除。 此刻，最好還是以底層保護層13與14，或底層保護 層14與底層212及/或下部電極211的選擇比充分大的 手法來蝕刻底層保護層1 3。例如，在底層保護層1 3使用 矽氧化物，在底層保護層14使用非晶形矽層時，可在蝕 刻底層保護層1 3時例如使用含氟酸的溶液。此刻，由於 底層保護層14的蝕刻速率小，因此可對底層保護層13進 行過分蝕刻來完全去除。並且，在蝕刻底層保護層1 4時 -17- (15) 1250348 ，例如可利用使用含cf4的氣體之乾蝕刻。此刻 矽氧化物構成之底層2 1 2的蝕刻速率小，因此可 護層14進行過分蝕刻來完全去除。而且，可藉 電極2 1 1的下表面設置鉻，鈦，ITO等的導電性 防止底層保護層13的蝕刻時之下部電極211的廢 圖7是表示薄膜電路層的具體例，在第1薄 形成倒立型有機EL顯示元件。在未圖示的電路 上隔著剝離層來形成薄膜電晶體3 1 1，配線3 313，間隔壁314，發光層315，陰極316等，而 製於複製端基板31。薄膜電路層21會被複製於 板31，藉此下部電極317會從下面的底層來露出 又，如圖7所示，可藉由在薄膜電路層21 成外部連接電極3 1 7來由外部供給信號。藉由對 板3 1的1次剝離複製，可以薄膜電路層2 1對複 31而言爲保持上下反轉的構造來作爲有機EL畫 電路使用。此情況，與使用暫時複製基板來進行 離複製而形成上下非反轉的情況時相較之下，具 製程數的優點。 因此，薄膜電路的積層可隨著積層場所或電 程度來改變積層數。例如，可在第1薄膜電路層 積層第2薄膜電路層，在此第2薄膜電路的一部 3薄膜電路層。又，亦可在第1薄膜電路層積層 2薄膜電路層，跨越此第2薄膜電路層來形成第 路層。 ，例如以 對底層保 由在下部 保護層來 【蝕。 膜電路層 形成基板 12，陽極 來剝離複 複製端基 〇 的下面形 複製端基 製端基板 素的薄膜 2次的剝 有可減少 路的複雜 的一部份 再積層第 複數個第 3薄膜電 -18- (16) 1250348 如此’薄膜電路電路層的積層形態可爲各種的形態， 因應所需來適宜地選擇。 圖8是用以說明使用具備本發明的各種薄膜電路裝置 的光電裝置之電子機器的例子。上述薄膜電路裝置是例如 適用於光電裝置，驅動裝置，控制裝置等。在此，所謂光 電裝置是意指一般具備光電元件的裝置，該光電元件是藉 由電性作用來發光或使來自外部的光狀態變化，包括自我 發光者及控制來自外部的光通過者。就光電元件而言，例 如有液晶元件’電泳元件（具有分散電泳粒子的分散媒體 )，上述EL (有機電致發光）元件，及電子放出元件（ 使藉由電場的施加來產生的電子觸及發光板而發光），將 具備該等的顯示裝置稱爲光電裝置。 就電子機器而言，例如有使用積層的薄膜電路裝置之 光電裝置來作爲顯示部用的電子機器，在此，電子機器包 含攝影機，電視，大型螢幕，行動電話，個人電腦，攜帶 型資訊機器（所謂的PDA)，及其他各種電子機。 圖8 ( a )爲行動電話的適用例，行動電話5 1 0具備 天線部511，聲音輸出部512，聲音輸入部513，操作部 514，及包含積層薄膜電路裝置的光電裝置51。藉此’本 發明的積層薄膜電路裝置可作爲行動電話510的顯示部使 用。同圖（b)爲攝影機的適用例，攝影機520具備：受 像部521，操作部522’聲音輸入部5 23’及包含積層薄 膜電路裝置的光電裝置51。藉此’本發明的積層薄膜電 路裝置可作爲取景器或顯示部使用。同圖（c)爲攜帶型 -19- 1250348 (17) 個人電腦的適用例，電腦5 3 0具備：攝影部5 3 1，操作部 5 3 2，及包含積層薄膜電路裝置的光電裝置51。藉此，本 發明的積層薄膜電路裝置可作爲顯示部使用。 同圖（d )爲頭戴式顯示器的適用例，頭戴式顯示器 540具備：帶子541，光學系収納部542及包含積層薄膜 電路裝置的光電裝置51。藉此，本發明的積層薄膜電路 裝置可作爲畫像顯示器使用。同圖（e)爲後置型投影機 的適用例，投影機5 5 0是在框體551中具備··光源5 52 ’ 合成光.學系553，反射鏡554，反射鏡555，螢幕556，及 包含積層薄膜電路裝置的光電裝置51。藉此，本發明的 積層薄膜電路裝置可作爲畫像顯示器使用。同圖（f)爲 前置型投影機的適用例，投影機560是在框體562中具備 光學系561及包含積層薄膜電路裝置的光電裝置51，可 將畫像顯示於螢幕5 63。藉此，本發明的光電裝置可作爲 畫像顯示器使用。 本發明的積層薄膜電路裝置並非限於上述例，亦可實 施其他各種的電子機器。例如，可活用於附顯示機能傳真 裝置，數位相機的取景器，攜帶型TV，DSP裝置，PDA ，電子記事本，電光掲示盤，宣傳公告用顯示器等。 如以上所述，若利用本發明，則可藉由剝離複製法來 複數積層薄膜電路層，而構成薄膜電路裝置。並且，在使 用積層的薄膜電路層之下，與直接將各電路形成於基板上 時相較之下，可減少在基板上電路所消耗的面積。而且， 在彼此積層薄膜電路之下，可縮短電路間的信號傳達距離 -20- 1250348 (18) 【圖式簡單說明】 圖1是用以說明積層本發明的薄膜電路層而構成的薄 膜電路裝置。 圖2(a)〜（d)是用以說明薄膜電路層的製造過程 之過程圖。 圖3(a)〜（h)是用以說明薄膜電路層的製造過程 之過程圖。 圖4(a)〜（e)是用以說明具有薄膜電路層間的連 接電極之薄膜電路層的形成過程例的過程圖。 圖5(a)〜（f)是用以說明具有薄膜電路層間的連 接電極之薄膜電路層的形成過程例的其他例的過程圖。 圖6(a)〜（f)是用以說明具有薄膜電路層間的連 接電極之薄膜電路層的形成過程例的另外其他例的過程圖 〇 圖7是用以說明薄膜電路裝置的具體例（有機EL顯 示裝置）的説明圖。 圖8(a)〜（f)是表示使用積層本發明的薄膜電路 層而成的薄膜電路裝置之電子機器例的説明圖。 【主要元件符號說明】 21，22，23…薄膜電路層 31...複製端基板 -21 - (19) 1250348 32，33，3 4...接著劑 3 5...向異性導電材料 211，221，231…下部電極 229，2 3 9…上部電極 -22·

Claims (1)

  1. ^ νΛ*· ·ν *TJl Θ >ι 月22日修正 具有作爲電路 ，而以能夠與 式來露出於上 建接。 置，其中更具 少一部份，而 份，而以能夠 方式來露出於 罾的連接。 藉由能量賦予 拾、申請專利範圍 第93 1 14508號專利申請案 中文申請專利範圍修正本 民國94年 1· 一種薄膜電路裝置，其特徵包含： 底層； 薄膜電路層，其係成膜於上述底層上， 的機能；及 連接電極，其係貫通上述底層的一部份 上述薄膜電路層呈相反側的面大槪一致之方 述底層，進行外部電路與上述薄膜電路層的 2 ·如申請專利範圍第1項之薄膜電路裝 有： 保護層，其係覆蓋上述薄膜電路層的至 來保護上述薄膜電路層；及 連接電極，其係貫通上述保護層的一部 與上述薄膜電路層呈相反側的面大槪一致之 上述保護層，進行外部電路與上述薄膜電路 3.—種薄膜電路裝置，其特徵包含： 第1基板，其係具有耐熱性； 剝離層，其係形成於上述第1基板上， 來產生剝離； 絕緣性的底層，其係形成於上述剝離層上； (2) 1250348 薄膜電路層’其係形成於上述底層上； 保護層’其係形成於上述薄膜電路層上；及 連接電極，其係貫通上述底層的一部份，而連接至上 述剝離層’藉由該剝離層的剝離來露出，而進行外部電路 與上述薄膜電路層的連接。 4 ·如申請專利範圍第3項之薄膜電路裝置，其中在上 述剝離層與上述底層之間更具有保護層。 5·—種薄膜電路裝置，其特徵係積層有： 第1薄膜電路層，其係包含：形成於底層與保護層之 間的第1薄膜電路，和連接至上述第1薄膜電路而從上述 底層下面的一部份露出之下部連接電極層；及 第2薄膜電路層，其係包含：形成於底層與保護層之 間的第2薄膜電路，和連接至上述第2薄膜電路，而露出 於上述保護層的上面的一部份之上部連接電極，和連接至 上述第2薄膜電路，而從上述底層下面的一部份露出之下 部連接電極； 上述第1薄膜電路層的下部連接電極與上述第2薄膜 電路層的上部電極會被連接。 6 .如申請專利範圍第5項之薄膜電路裝置，其中上述 下部連接電極及上述上部連接電極相互間的連接係經由向 異性導電材料或導電性接著劑來進行。 7 . —種光電裝置，其特徵係具備申請專利範圍第1〜6 項的其中任一項所記載之薄膜電路裝置。 8 . —種薄膜電路裝置的製造方法，其特徵包含： -2 - (3) 1250348 在形成有剝離層的第1基板上，形成一在至少一面形 成連接電極的第1薄膜電路層之過程； 在形成有剝離層的第2基板上，形成一在一面及另一 面分別形成連接電極的第2薄膜電路層之過程； 由上述第1基板來剝離上述第1薄膜電路層，而複製 於複製端基板側之過程；及 使形成於上述第2基板的第2薄膜電路層的連接電極 與複製於上述複製端基板側的第1薄膜電路層的連接電極 重疊，而來接合上述第1及第2薄膜電路層，由上述第2 基板來剝離上述第2薄膜電路層，而予以複製於上述第1 薄膜電路層後積層之過程。 9.如申請專利範圍第8項之薄膜電路裝置的製造方法 ，其中上述薄膜電路層係由以下過程所製作： 在上述電路形成基板上的剝離層上形成底層之過程； 在上述底層上形成薄膜電路之過程； 貫通上述底層的一部份，而形成露出上述剝離層的接 觸孔之過程； 在上述接觸孔與上述薄膜電路之間形成電極配線之過 程；及 在上述薄膜電路及上述電極配線上形成保護層之過程 〇 1 〇 .如申請專利範圍第8項之薄膜電路裝置的製造方 法，其中更包含： 在上述剝離層與上述薄膜電路層之間形成保護層之過 (4) 1250348 程；及 在剝離上述薄膜電路層而複製之過程後去除上述保護 層之過程。
    -4-
TW093114508A 2003-05-22 2004-05-21 Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device TWI250348B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003145468A JP2004349513A (ja) 2003-05-22 2003-05-22 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器

Publications (2)

Publication Number Publication Date
TW200426444A TW200426444A (en) 2004-12-01
TWI250348B true TWI250348B (en) 2006-03-01

Family

ID=33532627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114508A TWI250348B (en) 2003-05-22 2004-05-21 Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device

Country Status (5)

Country Link
US (2) US20050006647A1 (zh)
JP (1) JP2004349513A (zh)
KR (1) KR100670984B1 (zh)
CN (1) CN1306618C (zh)
TW (1) TWI250348B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
US7863188B2 (en) 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5127178B2 (ja) * 2005-07-29 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5344360B2 (ja) * 2006-01-24 2013-11-20 セイコーエプソン株式会社 薄膜回路装置、電子機器及び製造方法
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
FR2903228A1 (fr) * 2006-07-03 2008-01-04 Commissariat Energie Atomique Procede ameliore de realisation d'un dispositif d'affichage sur un support souple
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
JP5309672B2 (ja) * 2008-04-21 2013-10-09 カシオ計算機株式会社 薄膜素子およびその製造方法
KR101802137B1 (ko) 2008-07-10 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
DE102008033395B3 (de) * 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US8610482B2 (en) * 2011-05-27 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Trimming circuit and method for driving trimming circuit
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
CN104684469B (zh) * 2012-10-02 2016-12-07 独立行政法人科学技术振兴机构 信号检测装置以及信号检测方法
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP6490901B2 (ja) * 2013-03-14 2019-03-27 株式会社半導体エネルギー研究所 発光装置の作製方法
CN104058363B (zh) * 2013-03-22 2016-01-20 上海丽恒光微电子科技有限公司 基于mems透射光阀的显示装置及其形成方法
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
US10978489B2 (en) * 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
KR102388701B1 (ko) * 2016-04-12 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10170600B2 (en) * 2017-01-12 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642494B2 (ja) * 1988-01-12 1994-06-01 日本電気株式会社 薄膜トランジスタの製造方法
JPH04255268A (ja) * 1991-02-07 1992-09-10 Seiko Instr Inc 半導体装置とその製造方法
JPH05326960A (ja) * 1992-05-20 1993-12-10 Seiko Epson Corp 薄膜トランジスタを備えた固体装置およびその製造方法
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
US5986729A (en) 1996-07-10 1999-11-16 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3738799B2 (ja) * 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP2000133809A (ja) 1998-10-27 2000-05-12 Seiko Epson Corp 剥離方法
JP3809739B2 (ja) 1999-02-17 2006-08-16 セイコーエプソン株式会社 フィルタ付き表示装置の製造方法
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
CN1186683C (zh) * 1999-09-08 2005-01-26 松下电器产业株式会社 显示装置及其制造方法
JP3911929B2 (ja) 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2001166301A (ja) 1999-12-06 2001-06-22 Seiko Epson Corp バックライト内蔵型液晶表示装置及びその製造方法
JP3755573B2 (ja) 1999-12-06 2006-03-15 セイコーエプソン株式会社 バックライト内蔵型液晶表示装置及びその製造方法
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2002184993A (ja) * 2000-12-11 2002-06-28 Sony Corp 半導体装置
JP2002217391A (ja) * 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4019305B2 (ja) * 2001-07-13 2007-12-12 セイコーエプソン株式会社 薄膜装置の製造方法

Also Published As

Publication number Publication date
KR100670984B1 (ko) 2007-01-17
US20050006647A1 (en) 2005-01-13
US7105422B2 (en) 2006-09-12
KR20040100886A (ko) 2004-12-02
JP2004349513A (ja) 2004-12-09
US20060068533A1 (en) 2006-03-30
CN1574368A (zh) 2005-02-02
CN1306618C (zh) 2007-03-21
TW200426444A (en) 2004-12-01

Similar Documents

Publication Publication Date Title
TWI250348B (en) Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device
TW494447B (en) Semiconductor device and manufacturing method thereof
JP3897173B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP4027740B2 (ja) 半導体装置の作製方法
TW564471B (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW594947B (en) Semiconductor device and method of manufacturing the same
TWI401772B (zh) 半導體裝置與顯示裝置的製造方法
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
TW201030966A (en) Organic light emitting diode display and method of manufacturing the same
JP2009182338A (ja) 電子書籍
TW200301841A (en) Light emission device, method of manufacturing same, electro-optical device and electronic device
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
TWI227940B (en) Semiconductor device and optoelectronic device
TW200934291A (en) Organic light emitting device and method of fabricating the same
JP4567282B2 (ja) 発光装置の作製方法
JP2004349539A (ja) 積層体の剥離方法、積層体の製造方法、電気光学装置及び電子機器
JP4940402B2 (ja) 薄膜装置の製造方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法
TWI833728B (zh) 導電構造、導電構造之形成方法及半導體裝置
JP2004349541A (ja) 剥離方法、薄膜装置の製造方法、電気光学装置、電子機器
JP2007234981A (ja) 薄膜デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees