TWI833728B - 導電構造、導電構造之形成方法及半導體裝置 - Google Patents

導電構造、導電構造之形成方法及半導體裝置 Download PDF

Info

Publication number
TWI833728B
TWI833728B TW108101912A TW108101912A TWI833728B TW I833728 B TWI833728 B TW I833728B TW 108101912 A TW108101912 A TW 108101912A TW 108101912 A TW108101912 A TW 108101912A TW I833728 B TWI833728 B TW I833728B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
dimensional material
semiconductor device
electrode
Prior art date
Application number
TW108101912A
Other languages
English (en)
Other versions
TW201935692A (zh
Inventor
富田一行
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018028251A external-priority patent/JP2021068719A/ja
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201935692A publication Critical patent/TW201935692A/zh
Application granted granted Critical
Publication of TWI833728B publication Critical patent/TWI833728B/zh

Links

Abstract

本發明之課題在於進一步降低自金屬層取出電流或電壓時之接觸電阻。 本發明之導電構造具備：絕緣層；金屬層，其以朝前述絕緣層之厚度方向凸起之方式設置於前述絕緣層之一面；及二維材料層，其自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形設置。

Description

導電構造、導電構造之形成方法及半導體裝置
本發明係關於一種導電構造、導電構造之形成方法及半導體裝置。
近年來，作為下一代材料，具有二維結晶構造之二維材料備受關注。二維材料具有二維構造之單位層積層而成之層狀結晶構造，由於起因於該結晶構造而顯示高載子遷移率等，故期待對半導體裝置之應用。
例如，在下述之專利文獻1中，作為二維材料，例示有石墨烯等碳系二維材料、或過渡金屬與硫屬元素之化合物即過渡金屬二硫屬化物等。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2016-219788號公報
[發明所欲解決之問題]
然而，由二維材料形成之導電層(以下也稱為二維材料層)由於由極薄之膜形成，故難以在對二維材料不帶來損傷下在二維材料層之上形成電極等金屬層。因而，二維材料層由於在與金屬層之間無法確保充分之接觸面積，故與金屬層之間之接觸電阻增大。
因而，在本發明中提案可進一步降低二維材料層與金屬層之間之接觸電阻的新穎且經改良之導電構造及導電構造之形成方法、以及使用該導電構造之半導體裝置。 [解決問題之技術手段]
根據本發明提供一種導電構造，該導電構造具備：絕緣層；金屬層，其以朝前述絕緣層之厚度方向凸起之方式設置於前述絕緣層之一面；及二維材料層，其自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形設置。
又，根據本發明提供一種導電構造之形成方法，該導電構造之形成方法包含：在絕緣層之一面形成朝前述絕緣層之厚度方向凸起之金屬層；及自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形形成二維材料層。
又，根據本發明提供一種半導體裝置，該半導體裝置具備：絕緣層；源極電極及汲極電極，其等以朝前述絕緣層之厚度方向凸起之方式分別設置於前述絕緣層之一面；二維材料層，其自前述源極電極至前述汲極電極，沿前述絕緣層之前述一面、以及前述源極電極及前述汲極電極之外形設置；及閘極電極，其設置於在前述絕緣層之厚度方向夾著閘極絕緣膜或前述絕緣層與前述二維材料層之一部分重疊的區域。
根據本發明，由於能夠將二維材料層設置於金屬層之側面，故能夠進一步增大金屬層與二維材料層之接觸面積。 [發明之效果]
如以上所說明般，根據本發明可進一步降低二維材料層與金屬層之間之接觸電阻。
此外，上述之效果不一定為限定性效果，本發明可發揮上述之效果，且可發揮本說明書所示之任一效果、或根據本說明書可掌握之其他之效果而取代上述之效果。
以下，一面參照附圖一面針對本發明之較佳之實施形態詳細地說明。此外，在本說明書及圖式中，針對實質上具有同一功能構成之構成要素，藉由賦予同一符號而省略重複說明。
於在以下之說明中參照之各圖式中，有為了便於說明而將一部分構成構件之大小誇張性表現之情形。因而，在各圖式中圖示之構成構件彼此之相對性大小不一定正確地表現實際之構成構件彼此之大小關係。又，在以下之說明中，有將基板或層所積層之方向表現為上方向之情形。
此外，說明按照以下之順序進行。 1.第1實施形態 2.第2實施形態 2.1.構造例 2.2.製造方法 2.3.變化例 3.第3實施形態 4.應用例
＜1.第1實施形態＞ 首先，參照圖1，針對本發明之第1實施形態之導電構造進行說明。圖1係說明本實施形態之導電構造之示意性剖視圖。
如圖1所示，導電構造10具備：基板31、絕緣層33、金屬層21、障壁層23、及二維材料層11。導電構造10係將金屬層21及二維材料層11相互電性連接之構造。
基板31係供導電構造10之各構成設置之支持體。具體而言，基板31只要係具有剛性且表面平坦之構件，則可為任何基板，可為各種玻璃基板、樹脂基板、或半導體基板等。例如，基板31既可為由高應變點玻璃、鈉玻璃、硼矽酸玻璃、藍寶石玻璃或石英玻璃等形成之玻璃基板，也可為由聚甲基丙烯酸甲酯、聚乙烯醇、聚醯亞胺或聚碳酸酯等樹脂形成之樹脂基板，還可為由Si、Ge、GaAs、GaN或SiC等形成之半導體基板。
絕緣層33係以絕緣性材料形成於基板31之上，而將金屬層21及二維材料層11與基板31之間絕緣。例如，絕緣層33可以TiO2 、HfO2 、ZrO2 、Ta2 O5 、Al2 O3 、Ga2 O3 、SiO2 、SiN或SiON等無機系絕緣性材料形成作為單層膜或積層膜，也可以六方晶氮化硼(hBN)形成。尤其是，當後述之二維材料層11由過渡金屬二硫屬化物形成時，絕緣層33可以六方晶氮化硼(hBN)形成。
金屬層21係以導電性材料形成於絕緣層33之上，作為傳遞電流或電壓之配線或電極而發揮功能。例如，金屬層21可為自半導體裝置之各種元件取出信號之電極。金屬層21例如可以單一之金屬材料形成，也可以複數種金屬材料之積層構造形成。金屬層21例如可以W、Cu、Ti、Al、Pt或Au等金屬材料、或TiN或TaN等金屬化合物設置。
此處，金屬層21設置為至少在絕緣層33之上凸起。藉此，金屬層21可將後述之二維材料層11成膜於在絕緣層33之上凸起之部位之側面。此外，金屬層21只要設置為在絕緣層33之上凸起，則金屬層21之高度及錐度角、以及平面形狀無特別限定。
此外，可在金屬層21及二維材料層11之間於可維持導電性之範圍內設置其他之層。例如，可在金屬層21及二維材料層11之間設置提高後述之障壁層23、二維材料層11朝金屬層21之成膜性之基底層、或緩和金屬層21及二維材料層11之間之肖特基障壁之緩衝層等。
障壁層23係以障壁性為高之金屬形成於金屬層21之表面，抑制金屬層21與絕緣層33之相互反應。障壁層23係以與形成金屬層21及絕緣層33之材料不反應且與該等材料之密接性為高之金屬材料形成。例如，障壁層23可以W、Ti或Ta等金屬、或該等金屬之合金或氮化物形成。藉此，障壁層23可作為在金屬層21之形成時等抑制形成金屬層21之導電性材料朝絕緣層33側擴散之障壁而發揮功能。因而，障壁層23藉由抑制在金屬層21及絕緣層33之間混合構成材料，而能夠提高金屬層21及絕緣層33之間之電性絕緣性。
二維材料層11自金屬層21之側面直到絕緣層33之表面沿金屬層21及絕緣層33之外形形成，作為自金屬層21取出電流或電壓之導通路而發揮功能。二維材料層11既可設置於金屬層21之側面整體，也可設置於側面之一部分，且除設置於金屬層21之側面外還可更設置於上表面。二維材料層11係以具有二維構造之單位層積層而成之層狀構造之二維材料形成。二維材料由於起因於該二維構造而具有高載子遷移率，故二維材料層11具有導電性，而能夠與金屬層21導通。
二維材料層11之膜厚較佳為10 nm以下。當二維材料層11之膜厚超過10 nm時，二維材料層11之特性因偏離起因於二維構造之單位層積層而成之層狀構造之特性，而載子遷移率降低，從而不令人滿意。惟，在二維材料層11之膜厚未達0.5 nm時，因二維材料層11過度地成為薄膜，而有可能不形成二維材料層11之單位層。因而，二維材料層11之膜厚之下限可設為0.5 nm。
作為二維材料，例如可例示單原子層狀物質或與該單原子層狀物質類似之化合物、或過渡金屬二硫屬化物等。
單原子層狀物質、或與該單原子層狀物質類似之化合物係具有包含共價鍵之二維結晶構造之單位層相互因凡得瓦爾力積層結合之構造的化合物。作為此種化合物可例示石墨烯、黑磷(Black Phosphorus)、矽烯(Silicene)或六方晶氮化硼(hBN)等。二維材料層11可形成為該等化合物中一者之單層膜，也可形成為該等化合物中複數者之積層膜。
過渡金屬二硫屬化物係以化學式MX2 顯示之化合物。在化學式MX2 中，M係Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Sn、Hf、Ta、W、Re、Os、Ir、Pt、Au、Hg或Pb等過渡金屬元素，X係S、Se或Te等硫屬元素。更具體而言，作為過渡金屬二硫屬化物，可例示CrS2 、CrSe2 、CrTe2 、HfS2 、HfSe2 、HfTe2 、MoS2 、MoSe2 、MoTe2 、NiS2 、NiSe2 、SnS2 、SnSe2 、TiS2 、TiSe2 、TiTe2 、WS2 、WSe2 、ZrS2 、ZrSe2 或ZrTe2 等。二維材料層11可以該等化合物中一者之單層膜形成，也可以該等化合物中複數者之積層膜形成。
此處，二維材料層11藉由在形成金屬層21後利用ALD(Atomic Layer Deposition，原子層沈積)、CVD(Chemical Vapor Deposition，化學汽相沈積)或PVD(Phisical Vapor Deposition，物理汽相沈積)等成膜，而可沿金屬層21及絕緣層33之外形形成。
在本實施形態之導電構造10中，二維材料層11在金屬層21之形成後自金屬層21之上成膜。藉此，二維材料層11可於在金屬層21之在絕緣層33之上設置有凸起之部位之側面與金屬層21導通。因而，二維材料層11可於在二維材料層11之上不設置金屬層21下形成與金屬層21之導通。
例如，當自二維材料層11之上使金屬層21相對於成膜於絕緣層33之上之二維材料層11接觸時，首先，利用CVD等進一步將層間絕緣膜成膜於二維材料層11之上。繼而，在利用蝕刻設置有貫通層間絕緣膜而使二維材料層11露出之開口後，以將該開口埋入之方式將障壁層23及金屬層21依次成膜。惟，因二維材料層11由極薄之膜形成，故極難緊接著二維材料層11露出後停止蝕刻，而二維材料層11也被蝕刻之可能性為高。又，即便在能夠緊接著二維材料層11露出後停止蝕刻之情形下，二維材料層11因蝕刻而蒙受損傷之可能性也為高。此時，二維材料層11無法實現期待之載子遷移率，而使導電構造10之電阻增加。
在本實施形態之導電構造10中，藉由在形成金屬層21後將二維材料層11成膜，而在金屬層21之側面形成金屬層21與二維材料層11之導通。因而，導電構造10能夠在對二維材料層11不帶來損傷下形成金屬層21與二維材料層11之間之導通。
另一方面，作為在使金屬層21不會自二維材料層11之上接觸下形成二維材料層11與金屬層21之導通的構造，也曾探討使二維材料層11之側面與金屬層21之側面接觸之構造。然而，因二維材料層11由極薄之膜形成，而二維材料層11之側面之面積極小。因而，在此種構造中，由於二維材料層11與金屬層21之接觸面積也為極小，故二維材料層11與金屬層21之間之接觸電阻增加。
在本實施形態之導電構造10中，由於在金屬層21之側面整體使二維材料層11與金屬層21接觸，故能夠更增大二維材料層11與金屬層21之接觸面積。因而，在本實施形態之導電構造10中，可進一步降低二維材料層11與金屬層21之間之接觸電阻。
此外，藉由上述之導電構造10自金屬層21取出之電流或電壓被傳遞至連接於在絕緣層33之上延伸之二維材料層11的未圖示之其他之電極或配線。對於二維材料層11與其他之電極或配線之電性連接，可使用與上述之導電構造10同樣之構造，亦可使用其他之導電構造。
＜2.第2實施形態＞ (2.1.構造例) 繼而，參照圖2，針對本發明之第2實施形態之半導體裝置之構造例進行說明。本實施形態之半導體裝置係包含在第1實施形態中所說明之導電構造10之主動元件等，例如可為各種場效電晶體(Field Effect Transistor：FET)、二極體、雙極電晶體、固體攝像裝置、記憶裝置或運算裝置等。
例如，本實施形態之半導體裝置可為包含第1實施形態所說明之導電構造10之平面(Planar)型FET、Fin型FET或GAA(Gate-All-Around，閘極全環)型FET、整流二極體、光電二極體或發光二極體、pnp型或npn型雙極電晶體、或圖像感測器等。
以下，例示圖2所示之平面型FET，針對本實施形態之半導體裝置之構造例進行說明。圖2係示意性顯示本實施形態之半導體裝置之構造之平面圖及縱剖視圖。
如圖2所示，半導體裝置100具備：基板310、絕緣層330、二維材料層110、閘極絕緣膜120、源極或汲極電極210、閘極電極250、障壁層230、270、及層間絕緣膜350。在圖2中，由絕緣層330、源極或汲極電極210、及二維材料層110形成第1實施形態之導電構造10。
基板310係供形成半導體裝置100之構件。基板310係如上述般可為由高應變點玻璃、鈉玻璃、硼矽酸玻璃、藍寶石玻璃或石英玻璃等形成之玻璃基板、由聚甲基丙烯酸甲酯、聚乙烯醇、聚醯亞胺或聚碳酸酯等樹脂形成之樹脂基板、由Si、Ge、GaAs、GaN或SiC等形成之半導體基板等任一者。
絕緣層330設置於基板310之上，將半導體裝置100之各構成與基板310之間絕緣。絕緣層330係如上述般可以TiO2 、HfO2 、ZrO2 、Ta2 O5 、Al2 O3 、Ga2 O3 、SiO2 、SiN或SiON等無機系絕緣性材料形成作為單層膜或積層膜，也可由六方晶氮化硼(hBN)形成。尤其，當後述之二維材料層110由過渡金屬二硫屬化物形成時，絕緣層330可由六方晶氮化硼(hBN)形成。
源極或汲極電極210設置於絕緣層330之上，在平面型FET即半導體裝置100中作為源極端子或汲極端子而發揮功能。源極或汲極電極210分別設置為在絕緣層330之上凸起。例如，源極或汲極電極210可相對於絕緣層330以倒錐形形狀之四角柱形狀分別設置。源極或汲極電極210例如可由W、Cu、Ti、Al、Pt或Au等金屬材料、或TiN或TaN等金屬化合物形成。源極或汲極電極210例如可以單一之金屬材料形成，也可以複數種金屬材料之積層構造形成。
障壁層230設置於源極或汲極電極210之表面，抑制源極或汲極電極210與絕緣層33之相互反應。障壁層230係如上述般可以與源極或汲極電極210及絕緣層330不反應且與該等構成之密接性為高之W、Ti或Ta等金屬、或該等金屬之合金或氮化物形成。
二維材料層110設置於源極電極或汲極電極210之間，在平面型FET即半導體裝置100中作為載子遷移之通道而發揮功能。具體而言，二維材料層110自一個源極或汲極電極210之側面經由絕緣層330之表面至另一源極或汲極電極210之側面沿源極或汲極電極210及絕緣層330之外形設置。例如，二維材料層110可連續地設置於源極或汲極電極210之一者(例如源極電極)之至少一者以上之側面、在絕緣層330之表面連結源極或汲極電極210各者之路徑上之區域、及源極或汲極電極210之另一者(例如汲極電極)之至少一者以上之側面。如上述般，二維材料層110可以各種二維材料中一者之單層膜形成，也可以各種二維材料中複數者之積層膜形成。又，二維材料層110可以10 nm以下之膜厚形成。
閘極絕緣膜120設置於二維材料層110之上，保護二維材料層110，且在平面型FET即半導體裝置100中作為閘極絕緣膜而發揮功能。具體而言，閘極絕緣膜120與二維材料層110同樣地自一個源極或汲極電極210之側面經由絕緣層330之表面直到另一源極或汲極電極210之側面設置於二維材料層110之上。此係緣於閘極絕緣膜120藉由與二維材料層110連續地成膜於源極或汲極電極210及絕緣層330之上後同時被圖案化而形成之故。閘極絕緣膜120例如既可以SiOx 或SiNx 等無機系絕緣材料形成，也可以HfOx 等高介電體材料形成，還可以六方晶氮化硼(hBN)形成。尤其是，在二維材料層110以過渡金屬二硫屬化物形成時，閘極絕緣膜120可以六方晶氮化硼(hBN)形成。再者，閘極絕緣膜120可以單層膜形成，也可以包含複數種材料之積層膜形成。
閘極電極250係以導電性材料設置於閘極絕緣膜120之上，在平面型FET即半導體裝置100中作為閘極端子而發揮功能。具體而言，閘極電極250設置於橫貫形成有二維材料層110之絕緣層330上之區域的區域。例如，閘極電極250可設置於以與以連結源極或汲極電極210各者之方式在絕緣層330之表面延伸的二維材料層110正交之方式延伸之區域。閘極電極250例如可以poly-Si形成，也可以W、Cu、Ti、Al、Pt或Au等金屬材料、或TiN或TaN等金屬化合物形成。閘極電極250例如可以單一之材料形成，也可以複數種材料之積層構造形成。
障壁層270形成於閘極電極250之表面，抑制障壁層270與閘極絕緣膜120之相互反應。障壁層270係與障壁層230同樣地可以與閘極電極250及閘極絕緣膜120不反應且與該等構成之密接性為高之W、Ti或Ta等金屬、或該等金屬之合金或氮化物形成。
層間絕緣膜350係以將半導體裝置100埋入之方式以絕緣性材料設置於絕緣層330之上。具體而言，層間絕緣膜350將半導體裝置100埋入，且使半導體裝置100之各端子即源極或汲極電極210各者、及閘極電極250露出。藉此，層間絕緣膜350可容易地形成連接於半導體裝置100之各端子之配線。層間絕緣膜350例如可以SiOx 或SiNx 等無機系絕緣材料形成作為單層膜或積層膜。
在本實施形態之半導體裝置100中，藉由對閘極電極250施加電壓，而因場效可在二維材料層110及閘極絕緣膜120之界面引發高遷移率之載子。藉此，在半導體裝置100中，因對閘極電極250施加之電壓而可控制在源極或汲極電極210之間流動之電流。因而，半導體裝置100可形成為以具有高載子遷移率之二維材料層110為通道之FET。此半導體裝置100可實現更高速及低耗電之動作。
此外，如第1實施形態中所述般，可在源極或汲極電極210與二維材料層110之間設置：源極或汲極電極210、緩和與二維材料層110之間之肖特基障壁的緩衝層、或提高二維材料層110朝源極或汲極電極210之成膜性之基底層等。
(2.2.製造方法) 繼而，參照圖3A～圖3H，針對本實施形態之半導體裝置100之製造方法進行說明。圖3A～圖3H係說明製造本實施形態之半導體裝置100之各步驟之示意性縱剖視圖。
首先，如圖3A所示，將絕緣層330成膜於基板310之上。具體而言，藉由利用CVD等將Al2 O3 等成膜於包含矽之基板310之上而形成絕緣層330。
其次，如圖3B所示，將氧化膜370成膜於絕緣層330之上。具體而言，藉由利用CVD等將SiOx 等成膜於絕緣層330之上而形成氧化膜370。此外，氧化膜370若能夠在與絕緣層330之間獲得蝕刻選擇性，則可以任何材料形成。
繼而，如圖3C所示，藉由去除氧化膜370之一部分而形成開口370A。具體而言，藉由利用蝕刻去除在後段形成源極或汲極電極210之區域之氧化膜370而形成使絕緣層330露出之開口370A。
之後，如圖3D所示，以將開口370A埋入之方式形成源極或汲極電極210、及障壁層230。具體而言，首先，藉由利用CVD等沿開口370A之形狀將W等成膜而形成障壁層230。繼而，藉由以自障壁層230之上將開口370A埋入之方式將Cu等成膜而形成源極或汲極電極210。此外，成膜於氧化膜370之上之W及Cu等可利用CMP(Chemical Mechanical Polishing，化學機械研磨)或全面回蝕等去除。
其次，如圖3E所示，去除氧化膜370。具體而言，藉由利用蝕刻等選擇性地去除氧化膜370而使源極或汲極電極210、及絕緣層330露出。
繼而，如圖3F所示，沿源極或汲極電極210、及絕緣層330之外形依次形成二維材料層110及閘極絕緣膜120。具體而言，首先，利用ALD、CVD或PVD等將MoS2 等二維材料、及SiO2 依次成膜。之後，藉由以將成膜於自源極或汲極電極210之一者直到源極或汲極電極210之另一者形成有通道之區域的MoS2 及SiO2 殘留之方式進行蝕刻等，而可形成二維材料層110及閘極絕緣膜120。藉此，可自一個源極或汲極電極210之側面經由絕緣層330之表面直到另一源極或汲極電極210之側面形成二維材料層110及閘極絕緣膜120。
其次，如圖3G所示，將層間絕緣膜350成膜於絕緣層330及閘極絕緣膜120之上，藉由去除層間絕緣膜350之一部分而形成開口350A。具體而言，藉由利用CVD等將SiOx 等成膜於絕緣層330及閘極絕緣膜120之上而形成層間絕緣膜350。之後，藉由利用蝕刻去除在後段形成閘極電極250之區域之層間絕緣膜350，而形成使閘極絕緣膜120露出之開口350A。
之後，如圖3H所示，以將開口350A埋入之方式形成閘極電極250及障壁層270。具體而言，首先，藉由利用CVD等沿開口350A之形狀將W等成膜而形成障壁層270。繼而，藉由以自障壁層270之上將開口350A埋入之方式將Cu等成膜而形成閘極電極250。此外，成膜於層間絕緣膜350之上之W及Cu等可利用CMP(Chemical Mechanical Polishing，化學機械研磨)或全面回蝕等去除。
根據以上之步驟可製造本實施形態之半導體裝置100。
(2.3.變化例) 以下，參照圖4～圖8，針對本實施形態之半導體裝置100之變化例進行說明。
(第1變化例) 首先，參照圖4，針對第1變化例之半導體裝置101之構造進行說明。圖4係示意性顯示第1變化例之半導體裝置101之構造之平面圖及縱剖視圖。
例如，如圖4所示，源極或汲極電極211可以較二維材料層110所設置之寬度為大之寬度設置。具體而言，與源極或汲極電極211各者排列之方向正交之方向的源極或汲極電極211之寬度(或最大長度)可長於相同方向之二維材料層110之寬度。此時，二維材料層110將會設置於以四角柱形狀設置之源極或汲極電極211之4個側面中一個側面之一部分區域。
根據第1變化例之半導體裝置101，可增大源極或汲極電極211與二維材料層110之定位之容許誤差。因而，第1變化例之半導體裝置101因可進一步增大半導體裝置101之製造時之容許誤差，而可提高半導體裝置101之成品率，從而降低製造成本。
(第2變化例) 其次，參照圖5，針對第2變化例之半導體裝置102之構造進行說明。圖5係示意性顯示第2變化例之半導體裝置102之構造之平面圖及縱剖視圖。
例如，如圖5所示，二維材料層112及閘極絕緣膜122可遍及源極或汲極電極210之側面之全周設置。具體而言，二維材料層112及閘極絕緣膜122可設置於以四角柱形狀設置之源極或汲極電極210之所有4個側面。此時，源極或汲極電極210各者在絕緣層330之表面呈島狀設置於設置有二維材料層112及閘極絕緣膜122之區域之內部。
根據第2變化例之半導體裝置102，可進一步增大源極或汲極電極210與二維材料層112之接觸面積。亦即，圖5所示之第2變化例之半導體裝置102與圖2所示之半導體裝置100比較，可將源極或汲極電極210與二維材料層112之接觸面積設為約4倍。因而，第2變化例之半導體裝置102可進一步減小源極或汲極電極210與二維材料層112之間之接觸電阻。
(第3變化例) 繼而，參照圖6，針對第3變化例之半導體裝置103之構造進行說明。圖6係示意性顯示第3變化例之半導體裝置103之構造之縱剖視圖。
例如，如圖6所示，源極或汲極電極213係由下部電極223B及上部電極223A構成，二維材料層113及閘極絕緣膜123可沿上部電極223A、下部電極223B及絕緣層330之外形設置。
具體而言，源極或汲極電極213可由設置於絕緣層330之上之下部電極223B、及設置於下部電極223B之上且平面形狀小於下部電極223B之上部電極223A構成。此時，源極或汲極電極213將以具有與絕緣層330之表面平行之面之外形設置。此處，二維材料層113沿源極或汲極電極213、及絕緣層330之外形設置，閘極絕緣膜123可沿源極或汲極電極213、及絕緣層330之外形設置於二維材料層113之上。具體而言，二維材料層113及閘極絕緣膜123可自一個上部電極223A之側面經由一個下部電極223B之上表面、絕緣層330之表面、及另一下部電極223B之上表面直到另一上部電極223A之側面連續地設置。
根據第3變化例之半導體裝置103，可進一步增大源極或汲極電極213與二維材料層113之接觸面積。亦即，圖6所示之第3變化例之半導體裝置103與圖2所示之半導體裝置100比較，可將源極或汲極電極213與二維材料層113之接觸面積僅增大下部電極223B之份額。因而，在第3變化例之半導體裝置103中，可進一步減小源極或汲極電極213與二維材料層113之間之接觸電阻。
此外，在圖6所示之半導體裝置103中，障壁層233設置於上部電極223A之表面，但第3變化例不限定於上述之例示。障壁層233既可設置於上部電極223A及下部電極223B之表面，也可僅設置於下部電極223B之表面，還可設置於兼具下部電極223B及上部電極223A之源極或汲極電極213之表面。
(第4變化例) 其次，參照圖7，針對第4變化例之半導體裝置104之構造進行說明。圖7係示意性顯示第4變化例之半導體裝置104之構造之縱剖視圖。
例如，如圖7所示，源極或汲極電極214係由下部電極224B及上部電極224A構成，二維材料層114及閘極絕緣膜124可沿下部電極224B及絕緣層330之外形設置。
具體而言，源極或汲極電極214係與第3變化例之半導體裝置103同樣地，可由設置於絕緣層330之上之下部電極224B、及設置於下部電極224B之上且平面形狀小於下部電極224B之上部電極224A構成。二維材料層114沿下部電極224B及絕緣層330之外形設置，閘極絕緣膜124可沿下部電極224B及絕緣層330之外形設置於二維材料層114之上。具體而言，二維材料層114自一個下部電極224B之上表面經由絕緣層330之表面直到另一下部電極224B之上表面連續地設置。
根據第4變化例之半導體裝置104，即便未使二維材料層114及閘極絕緣膜124成膜於源極或汲極電極214之側面，仍可在二維材料層114與源極或汲極電極214之間確保充分之接觸面積。因而，第4變化例之半導體裝置104由於能夠降低半導體裝置104之製造之難易度，故可降低半導體裝置104之製造成本。
此外，在圖7所示之半導體裝置104中，障壁層234設置於上部電極224A之表面，但第4變化例不限定於上述之例示。障壁層234既可設置於上部電極224A及下部電極224B之表面，也可僅設置於下部電極224B之表面，還可設置於兼具下部電極224B及上部電極224A之源極或汲極電極214之表面。
(第5變化例) 繼而，參照圖8，針對第5變化例之半導體裝置105之構造進行說明，圖8係示意性顯示第5變化例之半導體裝置105之構造之平面圖及縱剖視圖。
例如，如圖8所示，閘極電極255可設置於絕緣層335之下。具體而言，閘極電極255可在橫貫形成有二維材料層110之區域的區域之絕緣層335之下埋入設置於基板310。此時，在二維材料層110之上未設置閘極絕緣膜120，絕緣層335將作為閘極絕緣膜而發揮功能。絕緣層335可以作為閘極絕緣膜120之材料已上述之SiOx 或SiNx 等無機系絕緣材料、或HfOx 等高介電體材料形成。
根據第5變化例之半導體裝置105，可省略將閘極絕緣膜120成膜之步驟、及蝕刻層間絕緣膜350而形成閘極電極250之步驟。因而，第5變化例之半導體裝置105藉由降低半導體裝置105之製造之難易度，而可降低半導體裝置105之製造成本。
此外，閘極電極255可以W、Cu、Ti、Al、Pt或Au等金屬材料、或TiN或TaN等金屬化合物形成，但第5變化例不限定於上述之例示。閘極電極255可藉由使導入由Si等半導體形成之基板310之雜質的導電型與周圍不同而形成。
＜3.第3實施形態＞ 繼而，參照圖9，針對本發明之第3實施形態之導電構造之構造進行說明。圖9係示意性顯示本實施形態之導電構造的構造之平面圖及縱剖視圖。本實施形態之導電構造包含第1實施形態所說明之導電構造10，係在藉由以配線連接主動元件等而形成電路之後段步驟(Back End Of Line：BEOL)中所使用之導電構造。
如圖9所示，導電構造1000具備：第1配線層216A、第1層間絕緣膜366、第2配線層216B、第2層間絕緣膜356、障壁層236A、236B、擋止層410、及二維材料層110。在圖9中，由擋止層410、第1配線層216A、及二維材料層110形成第1實施形態之導電構造10。
第1配線層216A及第2配線層216B分別設置於相對於二維材料層110及擋止層410相互對向之面側。具體而言，第1配線層216A設置為在擋止層410之上凸起，第2配線層216B設置於與設置有擋止層410之第1配線層216A之面對向之面側。此處，在擋止層410中，在與設置有第2配線層216B之區域對應之區域設置有開口。藉此，二維材料層110自第1配線層216A之側面經由擋止層410之一面、及擋止層410之開口，設置至第2配線層216B。因而，導電構造1000可電性連接第1配線層216A及第2配線層216B。亦即，二維材料層110沿第1配線層216A、擋止層410及第2配線層216B之外形而設置。
此外，形成第1配線層216A及第2配線層216B之材料可與第2實施形態之半導體裝置100之源極或汲極電極210同樣。形成第1層間絕緣膜366及第2層間絕緣膜356之材料可與第2實施形態之半導體裝置100之層間絕緣膜350同樣。又，障壁層236A、236B可與第2實施形態之半導體裝置100之障壁層230同樣地分別設置於第1配線層216A及第2配線層216B之表面。
擋止層410係以形成第1層間絕緣膜366及第2層間絕緣膜356之材料、與可確保蝕刻選擇性之絕緣性材料設置於第1層間絕緣膜366及第2層間絕緣膜356之間。藉此，擋止層410可防止貫通第1層間絕緣膜366及第2層間絕緣膜356進行蝕刻。例如，在第1層間絕緣膜366及第2層間絕緣膜356由SiOx 形成時，擋止層410可由SiNx 形成。
根據第3實施形態之導電構造1000，由於可以二維材料層110形成電性連接主動元件等各者之配線，故可以更微細且更高之導電性形成配線。因而，第3實施形態之導電構造1000可有助於配置有多數個主動元件之積體電路(例如IC晶片)之小型化。
＜4.應用例＞ 本發明之一實施形態之導電構造10、1000或半導體裝置100可被搭載於各種電子機器之電路內。此處，參照圖10A～圖10C，針對可搭載本實施形態之導電構造10、1000或半導體裝置100之電子機器之例進行說明。圖10A～圖10C係顯示可搭載本實施形態之導電構造10、1000或半導體裝置100之電子機器之一例之外觀圖。
例如，本實施形態之導電構造10、1000或半導體裝置100可被搭載於智慧型手機等電子機器之電路內。具體而言，如圖10A所示，智慧型手機900具備：顯示各種資訊之顯示部901、及由受理使用者之操作輸入之按鈕等構成之操作部903。此處，在控制智慧型手機900之各種動作之控制電路內可搭載本實施形態之導電構造10、1000或半導體裝置100。
例如，本實施形態之導電構造10、1000或半導體裝置100可被搭載於數位相機等電子機器之電路內。具體而言，如圖10B及圖10C所示，數位相機910具備：本體部(照相機主體)911、可互換式透鏡單元913、在拍攝時由使用者固持之握把部915、顯示各種資訊之監視器部917、及顯示在拍攝時由使用者觀察之通過圖像之EVF(Electronic View Finder，電子取景器)919。此外，圖10B係自前方(亦即被攝體側)觀察數位相機910之外觀圖，圖10C係自後方(亦即拍攝者側)觀察數位相機910之外觀圖。此處，在控制數位相機910之各種動作之控制電路內可應用本實施形態之導電構造10、1000或半導體裝置100。
此外，可搭載本實施形態之導電構造10、1000或半導體裝置100之電子機器不限定於上述例示。本實施形態之導電構造10、1000或半導體裝置100可被搭載於所有領域之電子機器之電路內。作為此種電子機器例如可例示眼鏡型可佩戴裝置、HMD(Head Mounted Display，頭戴顯示裝置)、電視裝置、電子書、PDA(Personal Digital Assistant，個人數位助理)、筆記型個人電腦、視訊攝影機或遊戲機器等。
以上，一面參照附圖一面針對本發明之較佳之實施形態詳細地進行了說明，但本發明之技術性範圍不限定於上述之例。只要係具有本發明之技術領域之通常之知識的技術人員顯然可在專利申請範圍中所記載之技術性思想之範圍內想到各種變化例或修正例，應瞭解其等亦屬本發明之技術性範圍內。
且，本說明書所記載之效果終極而言僅為說明性或例示性效果，並非限定性效果。即，本發明之技術可發揮上述之效果，且可發揮本領域技術人員根據本說明書之記載即顯而易知之其他效果而取代上述之效果。
此外，如以下之構成亦屬本發明之技術性範圍內。 (1) 一種導電構造，其具備： 絕緣層； 金屬層，其以朝前述絕緣層之厚度方向凸起之方式設置於前述絕緣層之一面；及 二維材料層，其自前述金屬層之側面直到前述絕緣層之前述一面沿前述金屬層及前述絕緣層之外形設置。 (2) 如前述(1)之導電構造，其中前述二維材料層具有將二維構造之單位層積層而成之層狀構造。 (3) 如前述(1)或(2)之導電構造，其中前述二維材料層之膜厚為10 nm以下。 (4) 如前述(1)至(3)中任一項之導電構造，其中前述二維材料層遍及前述金屬層之側面之全周設置。 (5) 一種導電構造之形成方法，其包含：在絕緣層之一面形成朝前述絕緣層之厚度方向凸起之金屬層；及 自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形形成二維材料層。 (6) 一種半導體裝置，其具備： 絕緣層； 源極電極及汲極電極，其等以朝前述絕緣層之厚度方向凸起之方式分別設置於前述絕緣層之一面； 二維材料層，其自前述源極電極至前述汲極電極，沿前述絕緣層之前述一面、以及前述源極電極及前述汲極電極之外形設置；及 閘極電極，其設置於在前述絕緣層之厚度方向夾著閘極絕緣膜或前述絕緣層與前述二維材料層之一部分重疊的區域。 (7) 如前述(6)之半導體裝置，其中前述二維材料層自前述源極電極之側面設置至前述汲極電極之側面。 (8) 如前述(6)或(7)之半導體裝置，其中前述閘極電極設置於橫貫設置有前述二維材料層之區域的區域。 (9) 如前述(6)至(8)中任一項之半導體裝置，其中前述源極電極及前述汲極電極設置於前述絕緣層之同一面。 (10) 如前述(9)之半導體裝置，其中前述閘極電極夾著前述閘極絕緣膜設置於設置有前述源極電極及前述汲極電極之前述絕緣層之前述一面。 (11) 如前述(6)至(10)中任一項之半導體裝置，其中前述二維材料層遍及前述源極電極或前述汲極電極之側面之全周設置。 (12) 如前述(6)至(11)中任一項之半導體裝置，其中前述源極電極或前述汲極電極具有：設置於前述絕緣層之前述一面之下部電極、及平面形狀小於前述下部電極且設置於前述下部電極之上之上部電極；且 前述二維材料層至少沿前述下部電極之外形設置。
10‧‧‧導電構造 11‧‧‧二維材料層 21‧‧‧金屬層 23‧‧‧障壁層 31‧‧‧基板 33‧‧‧絕緣層 100‧‧‧半導體裝置 101‧‧‧半導體裝置 102‧‧‧半導體裝置 103‧‧‧半導體裝置 104‧‧‧半導體裝置 105‧‧‧半導體裝置 110‧‧‧二維材料層 112‧‧‧二維材料層 113‧‧‧二維材料層 114‧‧‧二維材料層 120‧‧‧閘極絕緣膜 122‧‧‧閘極絕緣膜 123‧‧‧閘極絕緣膜 124‧‧‧閘極絕緣膜 210‧‧‧汲極電極 211‧‧‧汲極電極 213‧‧‧汲極電極 214‧‧‧汲極電極 216A‧‧‧第1配線層 216B‧‧‧第2配線層 223A‧‧‧上部電極 223B‧‧‧下部電極 224A‧‧‧上部電極 224B‧‧‧下部電極 230‧‧‧障壁層 233‧‧‧障壁層 234‧‧‧障壁層 236A‧‧‧障壁層 236B‧‧‧障壁層 250‧‧‧閘極電極 255‧‧‧閘極電極 270‧‧‧障壁層 310‧‧‧基板 330‧‧‧絕緣層 335‧‧‧絕緣層 350‧‧‧層間絕緣膜 350A‧‧‧開口 356‧‧‧第2層間絕緣膜 366‧‧‧第1層間絕緣膜 370‧‧‧氧化膜 370A‧‧‧開口 410‧‧‧擋止層 900‧‧‧智慧型手機 901‧‧‧顯示部 903‧‧‧操作部 910‧‧‧數位相機 911‧‧‧本體部(照相機主體) 913‧‧‧可互換式透鏡單元 915‧‧‧握把部 917‧‧‧監視器部 919‧‧‧EVF 1000‧‧‧導電構造
圖1係說明本發明之第1實施形態之導電構造之示意性剖視圖。 圖2係示意性顯示本發明之第2實施形態之半導體裝置之構造的平面圖及縱剖視圖。 圖3A係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3B係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3C係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3D係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3E係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3F係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3G係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖3H係說明製造該實施形態之半導體裝置之一步驟之示意性縱剖視圖。 圖4係示意性顯示第1變化例之半導體裝置之構造之平面圖及縱剖視圖。 圖5係示意性顯示第2變化例之半導體裝置之構造之平面圖及縱剖視圖。 圖6係示意性顯示第3變化例之半導體裝置之構造之縱剖視圖。 圖7係示意性顯示第4變化例之半導體裝置之構造之縱剖視圖。 圖8係示意性顯示第5變化例之半導體裝置之構造之平面圖及縱剖視圖。 圖9係示意性顯示本發明之第3實施形態之導電構造之構造的平面圖及縱剖視圖。 圖10A係顯示可搭載本發明之各實施形態之導電構造或半導體裝置之電子機器之一例的外觀圖。 圖10B係顯示可搭載本發明之各實施形態之導電構造或半導體裝置之電子機器之一例的外觀圖。 圖10C係顯示可搭載本發明之各實施形態之導電構造或半導體裝置之電子機器之一例的外觀圖。
10‧‧‧導電構造
11‧‧‧二維材料層
21‧‧‧金屬層
23‧‧‧障壁層
31‧‧‧基板
33‧‧‧絕緣層

Claims (12)

  1. 一種導電構造，其具備：絕緣層；金屬層，其以朝前述絕緣層之厚度方向凸起之方式設置於前述絕緣層之一面；二維材料層，其自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形設置；及障壁層，其設置於前述絕緣層與前述金屬層之間，以與前述金屬層相異之材料構成，且與前述絕緣層及前述金屬層不反應。
  2. 如請求項1之導電構造，其中前述二維材料層具有將二維構造之單位層積層而成之層狀構造。
  3. 如請求項1之導電構造，其中前述二維材料層之膜厚為10nm以下。
  4. 如請求項1之導電構造，其中前述二維材料層遍及前述金屬層之側面之全周設置。
  5. 一種導電構造之形成方法，其包含：在絕緣層之一面形成朝前述絕緣層之厚度方向凸起之金屬層；自前述金屬層之側面至前述絕緣層之前述一面，沿前述金屬層及前述絕緣層之外形形成二維材料層；及 於前述絕緣層與前述金屬層之間，形成障壁層，該障壁層係：以與前述金屬層相異之材料構成，且與前述絕緣層及前述金屬層不反應。
  6. 一種半導體裝置，其具備：絕緣層；源極電極及汲極電極，其等以朝前述絕緣層之厚度方向凸起之方式分別設置於前述絕緣層之一面；二維材料層，其自前述源極電極至前述汲極電極，沿前述絕緣層之前述一面、以及前述源極電極及前述汲極電極之外形設置；及閘極電極，其設置於在前述絕緣層之厚度方向夾著閘極絕緣膜或前述絕緣層與前述二維材料層之一部分重疊的區域；前述源極電極或前述汲極電極具有：設置於前述絕緣層之前述一面之下部電極、及平面形狀小於前述下部電極且設置於前述下部電極之上之上部電極。
  7. 如請求項6之半導體裝置，其中前述二維材料層自前述源極電極之側面設置至前述汲極電極之側面。
  8. 如請求項6之半導體裝置，其中前述閘極電極設置於橫貫設置有前述二維材料層之區域的區域。
  9. 如請求項6之半導體裝置，其中前述源極電極及前述汲極電極設置於前述絕緣層之同一面。
  10. 如請求項9之半導體裝置，其中前述閘極電極夾著前述閘極絕緣膜設置於設置有前述源極電極及前述汲極電極之前述絕緣層之前述一面。
  11. 如請求項6之半導體裝置，其中前述二維材料層遍及前述源極電極或前述汲極電極之側面之全周設置。
  12. 如請求項6之半導體裝置，其中前述二維材料層至少沿前述下部電極之外形設置。
TW108101912A 2018-02-20 2019-01-18 導電構造、導電構造之形成方法及半導體裝置 TWI833728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-028251 2018-02-20
JP2018028251A JP2021068719A (ja) 2018-02-20 2018-02-20 導電構造、導電構造の形成方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201935692A TW201935692A (zh) 2019-09-01
TWI833728B true TWI833728B (zh) 2024-03-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6032923B2 (ja) 2011-04-07 2016-11-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン電子素子及び製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6032923B2 (ja) 2011-04-07 2016-11-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン電子素子及び製造方法

Similar Documents

Publication Publication Date Title
US9978868B2 (en) Negative capacitance field effect transistor with charged dielectric material
JP7168568B2 (ja) 電気的接続構造、半導体装置及び電子機器
TWI250348B (en) Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
US9318611B2 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
US11362216B2 (en) Active device substrate and manufacturing method thereof
US11855116B2 (en) Semiconductor apparatus and device
KR102650729B1 (ko) 도전구조, 도전구조의 형성 방법 및 반도체 장치
JP7071359B2 (ja) トランジスタ及び電子機器
JP2022523889A (ja) 表示バックボード及びその製造方法、表示パネル並びに表示装置
TWI833728B (zh) 導電構造、導電構造之形成方法及半導體裝置
JP2020043164A (ja) 半導体装置
KR20200016115A (ko) 일렉트라이드 전극을 포함하는 트랜지스터
JP7117367B2 (ja) 保護素子及び半導体装置
JP5695984B2 (ja) 半導体装置
TWI742146B (zh) 實現用於薄膜電晶體的低存取和接觸電阻的在源極和汲極中的雙層半導體氧化物的系統、方法及設備
TW201312757A (zh) 薄膜電晶體結構及其製造方法
CN117320480A (zh) 显示面板及其制备方法、显示装置
TW202324757A (zh) 半導體裝置及其製造方法
WO2016106895A1 (zh) 薄膜晶体管及薄膜晶体管的制备方法