JP5695984B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5695984B2
JP5695984B2 JP2011141408A JP2011141408A JP5695984B2 JP 5695984 B2 JP5695984 B2 JP 5695984B2 JP 2011141408 A JP2011141408 A JP 2011141408A JP 2011141408 A JP2011141408 A JP 2011141408A JP 5695984 B2 JP5695984 B2 JP 5695984B2
Authority
JP
Japan
Prior art keywords
film
layer
conductive film
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011141408A
Other languages
English (en)
Other versions
JP2012033901A (ja
JP2012033901A5 (ja
Inventor
哲弘 田中
哲弘 田中
佑太 遠藤
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011141408A priority Critical patent/JP5695984B2/ja
Publication of JP2012033901A publication Critical patent/JP2012033901A/ja
Publication of JP2012033901A5 publication Critical patent/JP2012033901A5/ja
Application granted granted Critical
Publication of JP5695984B2 publication Critical patent/JP5695984B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、光電変換装置、半導体回路及び電子機器は全て半導体装置である。
薄膜トランジスタは、生産性の向上及び半導体装置の省サイズ化などのため、縮小化が進んでいる。薄膜トランジスタのサイズが縮小するに従い、薄膜トランジスタの構造を微細化する必要が有り、配線などの被覆が困難となっている。例えばコンタクトホールへの埋め込み技術として、アルミニウムのリフローを用いられている（特許文献１参照。）。アルミニウムなど低融点材料によるリフローは、低融点材料の半導体膜中への拡散防止のため、半導体膜と低融点材料の間にチタンや窒化チタンなどの拡散防止膜を形成する必要がある。
特開平７−１３０８５１号公報
薄膜トランジスタを作製する場合、配線遅延を起こさないために低抵抗配線材料が用いられている。低抵抗配線材料の代表例は、銅、アルミニウムまたは銀を含む金属、合金及び金属化合物材料がある。このとき、半導体膜への低抵抗配線材料の拡散が問題となるため、半導体膜と配線との間に導電性を有する拡散防止膜を形成する必要がある。前述の低抵抗配線材料が半導体膜中に拡散すると、薄膜トランジスタのオフ電流が増大する。なお、半導体膜としては、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜及びこれらの混合物膜などがある。
さらに、生産性の向上及び半導体装置の省サイズ化などのために薄膜トランジスタの微細化を進めていくと、溝及びコンタクトホールの側壁や底部に拡散防止膜を均一に形成することが困難となる。
例えば、導電性を有する拡散防止膜の形成にはスパッタリング法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などが用いられる。
スパッタリング法は、堆積速度が大きく、装置構成が比較的単純で安価かつ大面積へも応用が利くことから、導電膜の形成に広く用いられている。スパッタリング法で形成した膜の問題点として、溝及びコンタクトホールにおいて、オーバーハング形状となることや側面及び底面への堆積が均一にならないことがある。拡散防止膜の被覆が十分でない箇所がある場合、低抵抗配線材料の半導体膜への拡散が起こり、薄膜トランジスタのオフ電流の増大へと繋がる。
一方、ＡＬＤ法では、微細な溝及びコンタクトホールにおいて、オーバーハング形状になることが無く、かつ側面及び底面への堆積の均一な膜を形成することができる。しかしながら、ＡＬＤ法は、スパッタリング法と比較して、装置が高価であり、大面積化が困難であり、かつ堆積速度が小さい。
そこで、本発明の一態様は、溝及びコンタクトホールの側面及び底面への堆積が均一な拡散防止膜を形成することを課題とする。
また、本発明の一態様は、電気特性が良好な半導体装置を、歩留まり高く作製する方法を提供することを課題とする。
本発明の一態様は、半導体領域または導電領域を被覆する絶縁膜に、溝及び該半導体領域または導電領域に達するコンタクトホールの少なくともいずれかを形成し、溝及びコンタクトホールの少なくともいずれかに第一の導電膜を形成し、第一の導電膜を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露して該第一の導電膜に含まれる金属材料の酸化物を形成し、金属材料の酸化物が形成された第一の導電膜を、水を含む雰囲気に暴露して、第一の導電膜を流動化させた後、第一の導電膜上に、第二の導電膜を形成する。
本発明の一態様は、基板上に半導体膜を形成し、半導体膜を覆うゲート絶縁膜を形成し、半導体膜上にゲート絶縁膜を介してゲート電極を形成し、ゲート電極及び前記ゲート絶縁膜を覆う絶縁膜を形成し、絶縁膜及び前記ゲート絶縁膜の一部をエッチングすることで溝及びコンタクトホールの少なくともいずれかを設け、絶縁膜上に前記溝及び前記コンタクトホールの少なくともいずれかを介して半導体膜と接する第一の導電膜を形成し、該第一の導電膜の表面を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露して第一の導電膜に含まれる金属材料の酸化物を形成し、次に酸化物が形成された第一の導電膜を水を含む雰囲気に暴露して該第一の導電膜を流動化し、流動化した第一の導電膜を固化した後、第一の導電膜上に第二の導電膜を形成する。第二の導電膜は、アルミニウム膜、銅膜、銀膜、アルミニウムを主成分とする合金膜、銅を主成分とする合金膜または銀を主成分とする合金膜である。
なお、ゲート電極をマスクに前記ゲート絶縁膜を介して半導体膜に不純物を注入することで該半導体膜内にソース領域及びドレイン領域となる不純物半導体領域を設けてもよい。
なお、第一の導電膜を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンから選ばれた一種以上である。好ましくはチタン膜または窒化チタン膜を用いる。
また、第一の導電膜は、第二の導電膜の材料が半導体膜に拡散することを防ぐ機能を有する拡散防止膜である。
また、第一の導電膜は、酸化性ガス及びハロゲン系ガスの混成ガスから生成するプラズマと反応して酸化物を形成する。
本発明の一態様において、酸化性ガスは、酸素、水、オゾン及び亜酸化窒素の少なくともいずれかを含むガスである。
絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、ポリイミド系樹脂、アクリル系樹脂及びシロキサン系樹脂の少なくともいずれかを含む。
酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
なお、絶縁膜が酸素または水を含む絶縁膜であるとき、絶縁膜から第一の導電膜に酸化性ガスを供給することができる。
また、酸化性ガスとして、プラズマを生成するチャンバー内部に残留する酸化性ガスを利用してもよい。
本発明の一態様において、ハロゲン系ガスとは、ハロゲンを含むガスのことをいう。代表的には、四フッ化炭素、フッ化硫黄、フッ化窒素、トリフルオロメタン、オクタフルオロシクロブタン、塩素、三塩化ホウ素、塩化シリコン及び四塩化炭素の少なくともいずれかを含むガスである。好ましくは四フッ化炭素ガスを用いる。
第二の導電膜は、アルミニウム膜、銅膜、銀膜、アルミニウムを主成分とする合金膜、銅を主成分とする合金膜または銀を主成分とする合金膜である。
本発明の一態様は、第一の導電膜の酸化物中に１×１０１９ａｔｏｍｓ／ｃｍ３以上のフッ素または塩素を含有する。
本発明の一態様を用いると、第一の導電膜が、流動化してから固化すること（リフローともいう。）で、溝及びコンタクトホールの側面及び底面への堆積が均一な拡散防止膜を形成することができる。
本発明の一態様により、基板の歪み点を超える高融点材料によるリフローが可能である。
本発明の一態様を用いると、溝及びコンタクトホールの側面及び底面へ堆積が均一な拡散防止膜を形成することができるため、低抵抗配線材料を用いても、低抵抗配線材料が半導体膜またはその近傍へ拡散することによるオフ電流の増大を抑制することができ、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置を説明する平面図及び断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置を用いた電子機器の例である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
（実施の形態１）
本実施の形態では、本発明の一形態である半導体装置の断面形状について、図１を用いて説明する。
図１は、基板１００と、絶縁膜１２４と、絶縁膜１２４に形成される溝またはコンタクトホールと、導電膜１１８と、導電膜１２８とを有する半導体装置の断面図である。なお、絶縁膜１２４と導電膜１１８との間、基板１００と導電膜１１８との間のいずれか、または両方に導電膜１０８を有してもよい。
基板１００は、ガラス基板上、セラミック基板上またはプラスチック基板上に、半導体領域または導電領域を設けたものを用いることができる。また、シリコンウェハ、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウム・ヒ素基板などの半導体基板を用いることができる。また、ステンレス合金等の金属の基板を用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスもしくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１００のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
絶縁膜１２４には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム及び窒化アルミニウムなどの無機物膜、ポリイミド系樹脂、アクリル系樹脂、シロキサン系樹脂などの有機物膜を単層で、または積層で用いることができる。
導電膜１０８を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンから選ばれた一種以上である。好ましくはチタン膜または窒化チタン膜を用いる。
導電膜１１８を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンから選ばれた一種以上である。
導電膜１１８は、導電膜１０８の材料の酸化物膜である。例えば、導電膜１０８がチタン膜または窒化チタン膜であるとき、導電膜１１８は酸化チタン膜となる。
導電膜１２８は、アルミニウム膜、銅膜、銀膜及びこれらの合金膜を用いることができる。
このとき、導電膜１０８及び導電膜１１８の少なくともいずれかが導電膜１２８の材料の拡散防止膜として機能する。
次に、図２（Ａ）乃至図２（Ｅ）を用いて、前述の半導体装置の作製方法について説明する。
図２（Ａ）に示すように、半導体領域または導電領域を有する基板１００を用意する。
次に、基板１００上に絶縁膜１２４を５０ｎｍ以上３μｍ以下、好ましくは３００ｎｍ以上１μｍ以下の厚さで形成する。
絶縁膜１２４の形成は、ＣＶＤ法またはスパッタリング法を用いることができる。
次に、絶縁膜１２４上にフォトリソグラフィ法またはインクジェット法などを用いてレジストでマスクを形成し、該マスクを用いて絶縁膜１２４をエッチングし、溝及びコンタクトホールを形成することができる。レジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
なお、溝の幅またはコンタクトホール径が２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成される溝の幅及びコンタクトホール径を小さくすることが可能である。
溝及びコンタクトホールの形成には、絶縁膜１２４をドライエッチングすることが好ましい。ドライエッチングを用いることで、溝及びコンタクトホールの加工時の形状を制御しやすい。また、マスクであるレジストの側壁を後退させながらエッチングすることで、溝及びコンタクトホールをテーパー形状にすることができる（図２（Ｂ）参照。）。
なお、溝は、埋め込み配線の引き回し部分に用いることができる。例えば、溝にアルミニウム、銅または銀などを含む低抵抗材料をリフローして埋め込み、溝の上部まで化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法でエッチングし、溝部のみに低抵抗材料を形成するダマシン構造とすることができる。
また、コンタクトホールとは、半導体領域または導電領域と、配線とを接続するための開口部である。
次に、導電膜１０８を２０ｎｍ以上６００ｎｍ以下、好ましくは４０ｎｍ以上２００ｎｍ以下の厚さで形成する。後に説明するが、導電膜１０８は、リフローを行う材料として用いるため、ある程度の厚さが必要とされる。ただし、厚すぎると形成及び加工のための時間が掛かるため、リフロー後に膜が形成可能な最低限の厚さとする。
導電膜１０８は、スパッタリング法などで形成することができる。
スパッタリング法で形成された導電膜１０８は、微細な溝及びコンタクトホールに対し、オーバーハング形状となってしまう。そのため側面及び底面の堆積が均一でなく、配線の被覆が十分でない箇所ができる。そのため、配線の極端に薄い箇所が生じ、配線が切れてしまう（図２（Ｃ）参照。）。
次に、導電膜１０８の表面を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露すると、導電膜１０８の一部または全部が酸化、及びフッ化または塩化する。
酸化性ガスには、例えば酸素、水、オゾン及び亜酸化窒素などを用いることができる。また、ハロゲン系ガスには、例えば四フッ化炭素、フッ化硫黄、フッ化窒素、トリフルオロメタン、オクタフルオロシクロブタン、塩素、三塩化ホウ素、塩化シリコン及び四塩化炭素などを用いることができる。
なお、絶縁膜１２４として、酸素または水を含む絶縁膜を用いる場合、酸化性ガスは絶縁膜１２４から供給することができる。また、プラズマを生成するチャンバー内部に残留する酸化性ガスを利用してもよい。
プラズマを生成するチャンバー内部に残留する酸化性ガスを利用する場合、プラズマを生成するチャンバー内の酸素クリーニングを行う。酸素クリーニングの条件は、例えば、酸素ガス流量１００ｓｃｃｍ以上５００ｓｃｃｍ以下、ＩＣＰ電力１０００Ｗ以上６０００Ｗ以下、ＲＦバイアス電力を０Ｗ以上３００Ｗ以下、圧力０．４Ｐａ以上５Ｐａ以下、処理時間を１０秒以上６００秒以下とし、処理の繰り返しを１回以上２５回以下で行うことができる。
プラズマの生成には、ドライエッチング装置やＣＶＤ装置などを用いることができる。プラズマの生成方法としては、例えば、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式などを用いることができる。
次に、導電膜１０８の表面を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露した後、水を含む雰囲気に暴露すると、酸化、及びフッ化または塩化した導電膜１０８の一部または全部が流動化し、溝内またはコンタクトホール内に流れ込む。その後、フッ素または塩素の一部が脱離し、固化することで導電膜１１８を、１ｎｍ以上６００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下の厚さで形成する（図２（Ｄ）参照。）。
圧力や不純物が制御された雰囲気に水を含むガスを導入することで、水を含む雰囲気を作ることができる。圧力や不純物が制御された雰囲気を利用することにより、ばらつきの少ない導電膜１１８を形成することができる。圧力や不純物が制御された雰囲気としては、例えば真空チャンバーを有する装置、デシケータ及びクリーンルームなどの中の雰囲気が挙げられる。水を含む雰囲気として、大気を利用してもよい。
なお、図２（Ｅ）において、導電膜１０８が存在しなくても構わないが、好ましくは、基板１００及び導電膜１１８の間に未反応の導電膜１０８があるとよい。未反応の導電膜１０８は、金属酸化物である導電膜１１８と比べて基板１００とのコンタクト抵抗を小さくできるためである。
本実施の形態で示したように、導電膜１０８が流動化し、再び固化すること（リフローともいう。）で導電膜１１８を形成するため、溝及びコンタクトホールの側面及び底面へ導電膜１１８を均一に形成することができる。
次に、導電膜１１８上に導電膜１２８を５０ｎｍ以上１μｍ以下の厚さで形成する。好ましくは、１００ｎｍ以上７００ｎｍ以下の厚さで形成する（図２（Ｅ）参照。）。導電膜１２８は、引き回し配線にも用いることができ、厚いほどシート抵抗値が小さくなる。
なお、導電膜１２８は、リフローにより微細な溝及びコンタクトホールへ埋め込んで形成してもよい。拡散防止膜である導電膜１０８及び導電膜１１８を溝及びコンタクトホールの側面及び底面へ均一に形成することができるため、導電膜１２８のリフローによる拡散を抑制できる。
このように、従来はアルミニウム、銅、銀などを含む低融点材料でのみ利用されてきたリフローの技術を、導電膜１０８の材料として示した高融点材料を用いた場合においても利用することができる。
本発明の一態様を用いることで、金属、合金、金属化合物が酸化した材料をコンタクトホールの側面及び底面へ均一に形成することができる。そのため、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である半導体装置に用いることが可能な薄膜トランジスタ１５１の平面構造及び断面構造について、図３を用いて説明する。図３（Ａ）は平面図であり、図３（Ｂ）は図３（Ａ）のＡ−Ｂ断面における断面図である。なお、図３（Ａ）では、煩雑になることを避けるため、薄膜トランジスタ１５１の構成要素の一部（例えば、ゲート絶縁膜１１２など）を省略している。
図３に示す薄膜トランジスタ１５１は、基板１０１と、基板１０１上の下地絶縁膜１０２と、下地絶縁膜１０２上の半導体膜１０６と、半導体膜１０６を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介して半導体膜１０６上のゲート電極１１４と、ゲート絶縁膜１１２及びゲート電極１１４を覆う絶縁膜１２４と、絶縁膜１２４及びゲート絶縁膜１１２に設けられたコンタクトホール１３０と、絶縁膜１２４上にコンタクトホール１３０を介して半導体膜１０６と接続する配線１３８とを有する。
配線１３８は、導電膜１１８と、導電膜１２８とを積層した構造を有する。導電膜１１８を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンから選ばれた一種以上である。導電膜１１８が、半導体膜と第二の導電膜との間に形成されることにより、第二の導電膜の材料が半導体膜に拡散することを抑制できる。なお、半導体膜１０６と導電膜１１８との間に、導電膜を有してもよい。該導電膜を構成する金属元素は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ及びタングステンから選ばれた一種以上である。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスもしくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
下地絶縁膜１０２には、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜または窒化アルミニウム膜などを、単層で、または積層で用いることができる。例えば、下地絶縁膜１０２を窒化シリコン膜と酸化シリコン膜の積層構造とすると、基板から薄膜トランジスタ１５１への水分や金属不純物の混入を防ぐことができる。
半導体膜１０６には、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、単結晶ゲルマニウム膜及びこれらの混合物膜などを用いることができる。
なお、半導体膜１０６中に、ソース領域またはドレイン領域となる不純物半導体領域１０６ｂと、その間に設けられるチャネル領域１０６ａを有してもよい。
ゲート絶縁膜１１２は、下地絶縁膜１０２と同様の構成とすることができる。また、ゲート絶縁膜１１２には、酸化シリコンと比べて誘電率の高い材料（Ｈｉｇｈ−ｋ材料）を用いることができる。ゲート絶縁膜をスケーリング則に従い薄膜化していくと、膜厚が５ｎｍ以下でトンネル電流の影響により、薄膜トランジスタのリーク電流が大きくなることが知られている。Ｈｉｇｈ−ｋ材料をゲート絶縁膜に用いることで、等価酸化膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）換算で５ｎｍ以下でもリーク電流を低減することができる。Ｈｉｇｈ−ｋ材料としては、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ハフニウム、酸化タンタルを含む材料が知られている。好ましくは窒素及びシリコンを含む酸化ハフニウムまたは窒素及びアルミニウムを含む酸化ハフニウムを用いる。
ゲート電極１１４は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属膜またはこれらを主成分とする合金膜により、単層で、または積層で用いることができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、銀−パラジウム−銅合金、アルミニウム−ネオジム合金、アルミニウム−ニッケル合金などを用いてもよい。
絶縁膜１２４は、下地絶縁膜１０２と同様の構成とすることができる。また、絶縁膜１２４には、ポリイミド系樹脂、アクリル系樹脂またはシロキサン系樹脂などの有機物膜を用いることができる。
また、絶縁膜１２４及びゲート絶縁膜１１２は、半導体膜１０６に達するコンタクトホールを有する。
本実施の形態を用いることで、コンタクトホールの側面及び底面へ堆積が均一な拡散防止膜を形成することができるため、低抵抗配線材料を用いても、低抵抗配線材料が半導体膜またはその近傍へ拡散することによるオフ電流の増大を抑制することができ、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
（実施の形態３）
実施の形態２で示した薄膜トランジスタ１５１の作製方法について、図４及び図５を用いて説明する。
まずは、基板１０１を準備する。
基板１０１として、可撓性基板上に薄膜トランジスタを設ける場合、可撓性基板上に直接的に薄膜トランジスタを作製してもよいし、他の基板に薄膜トランジスタを形成した後、これを剥離し、可撓性基板に転置してもよい。なお、薄膜トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板と薄膜トランジスタとの間に剥離層を形成するとよい。
次に、基板１０１上に下地絶縁膜１０２を形成する（図４（Ａ）参照。）。下地絶縁膜１０２は、基板１０１から薄膜トランジスタ１５１へのアルカリ金属やアルカリ土類金属などの不純物の拡散を低減できるものが好ましい。例えば、基板１０１側に窒化酸化シリコン膜を形成し、その上に酸化窒化シリコン膜を形成することができる。下地絶縁膜１０２の厚さは、５０ｎｍ以上１μｍ以下とする。好ましくは１００ｎｍ以上３００ｎｍ以下とする。下地絶縁膜１０２の形成には、ＣＶＤ法またはスパッタリング法を用いることができる。
次に、下地絶縁膜１０２上に半導体膜１０６を形成する（図４（Ｂ）参照。）。半導体膜１０６の厚さは、５ｎｍ以上３００ｎｍ以下とする。好ましくは３０ｎｍ以上１００ｎｍ以下とする。半導体膜１０６の形成には、ＣＶＤ法またはスパッタリング法を用いることができる。
なお、ＳＯＩ基板を用いて基板１０１、下地絶縁膜１０２及び半導体膜１０６としても構わない。その場合、下地絶縁膜１０２には、熱酸化膜を用いてもよい。
また、半導体膜１０６の結晶化率を向上させるため、レーザ光を照射してもよい。ここでは、エキシマレーザ光（ＸｅＣｌ：波長３０８ｎｍ）を照射する。レーザ光は波長４００ｎｍ以下のビームが好ましい。このようなレーザ光には、例えば、ＸｅＣｌエキシマレーザ光などのエキシマレーザ光、ＹＡＧレーザの第２高調波又は第３高調波などがある。レーザ光を照射する前に、半導体膜１０６の表面に形成されている酸化膜を希フッ酸などで除去することが好ましい。
次に、半導体膜１０６を覆うようにゲート絶縁膜１１２を形成する。ゲート絶縁膜１１２の形成は、ＣＶＤ法またはスパッタリング法を用いることができる。
次に、半導体膜１０６上にゲート絶縁膜１１２を介して、ゲート電極１１４を形成する（図４（Ｃ）参照。）。ゲート電極１１４の形成には、スパッタリング法を用いることができる。
次に、ゲート電極１１４をマスクとし、ゲート絶縁膜１１２を介して半導体膜１０６中に不純物を導入することで、ソース領域またはドレイン領域となる不純物半導体領域１０６ｂを形成することができる。同時に、半導体膜１０６において、ゲート電極１１４の下にはチャネル領域１０６ａが形成される（図４（Ｄ）参照。）。
なお、半導体膜１０６に導入する不純物がホウ素、アルミニウムまたはガリウムなどの場合、薄膜トランジスタ１５１はｐ型薄膜トランジスタとなる。また、半導体膜１０６に導入する不純物がリンまたはヒ素などの場合、薄膜トランジスタ１５１はｎ型薄膜トランジスタとなる。
次に、絶縁膜１２４を形成する。絶縁膜１２４は、ＣＶＤ法、スパッタリング法または塗布法を用いて形成することができる。
例えば、絶縁膜１２４は、一層目に酸化窒化シリコン膜を１０ｎｍ以上２００ｎｍ以下で形成し、二層目に窒化酸化シリコン膜を２０ｎｍ以上２００ｎｍ以下で形成し、三層目に酸化窒化シリコン膜を１００ｎｍ以上１μｍ以下で形成することができる。
また、絶縁膜１２４の形成において、一層目の酸化窒化シリコン膜の形成後、半導体膜１０６に導入した不純物の活性化処理を行ってもよい。活性化処理は、例えば、４００℃以上基板の歪み点未満での熱処理によって行うことができる。このとき、ゲート電極１１４上に酸化窒化シリコン膜を有するため、ゲート電極１１４の酸化を抑制でき、配線抵抗の増大による薄膜トランジスタ動作速度の低下を防ぐことができる。
また、絶縁膜１２４の形成において、二層目の窒化酸化シリコン膜は、膜中の水素濃度が１×１０２１ａｔｏｍｓ／ｃｍ３以上含まれることが好ましい。二層目の窒化酸化シリコン膜に水素が１×１０２１ａｔｏｍｓ／ｃｍ３以上含まれることで、窒化酸化シリコン膜の形成後、半導体膜１０６の水素化処理を行うことができる。例えば、窒化酸化シリコン膜がある状態で、３００℃以上５５０℃以下の熱処理を行うことで、窒化酸化シリコン膜中の水素を半導体膜１０６中及び半導体膜１０６とゲート絶縁膜１１２の界面に拡散させることができる。なお、水素化処理は、二層目の窒化酸化シリコン膜を形成後であれば、どのタイミングで行っても構わない。また、半導体膜１０６に導入した不純物の活性化処理と兼ねることができる。
また、絶縁膜１２４の形成において、三層目の酸化窒化シリコン膜は、応力緩和や密着性の向上などのために設ける。
次に、絶縁膜１２４及びゲート絶縁膜１１２を貫通するコンタクトホール１３０を形成する。コンタクトホール１３０は、絶縁膜１２４上にフォトリソグラフィ法によりレジストで形成するマスクを用いて、絶縁膜１２４及びゲート絶縁膜１１２をエッチングして設ける。レジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光などを用いるとよい。
なお、コンタクトホール径が２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レジストマスク形成時の露光を行うとよい。
絶縁膜１２４及びゲート絶縁膜１１２のエッチングには、ウェットエッチング法またはドライエッチング法を用いることができる。好ましくは、ドライエッチング法を用いる。ドライエッチング法を用いることで、微細な溝及びコンタクトホールの加工時の形状を制御しやすい。また、マスクであるレジストの側壁を後退させながらエッチングすることで、微細な溝及びコンタクトホールをテーパー形状に仕上げることができる。（図４（Ｅ）参照。）。
なお、コンタクトホール１３０の最大直径は、薄膜トランジスタの省サイズ化のためにも微細化することが好ましい。例えば、コンタクトホール１３０の最大直径が大きくなると、その分薄膜トランジスタのサイズも大きくなってしまう。コンタクトホール１３０の最大直径は小さいほど好ましいが、小さすぎると配線が細くなることによる抵抗の増大を招くため、２０ｎｍ以上１μｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とする。
次に、絶縁膜１２４上に、コンタクトホール１３０を介して半導体膜１０６に接続される導電膜１０８を形成する。本実施の形態において、導電膜１０８は２０ｎｍ以上６００ｎｍ以下とする。好ましくは４０ｎｍ以上２００ｎｍ以下とする。後に説明するが、導電膜１０８は、リフローを行う材料として用いるため、ある程度の厚さが必要とされる。ただし、厚すぎると形成及び加工のための時間が掛かるため、リフロー後に膜が形成可能な最低限の厚さとする。
導電膜１０８は、スパッタリング法などにより形成することができる。スパッタリング法は、膜の材料であるターゲットから基板まで、膜を形成する粒子がほとんど直線的な動きをする。そのため、微細なコンタクトホール１３０上部では、オーバーハング形状となり、コンタクトホール内では膜の被覆の十分でない箇所が生じる（図５（Ａ）参照。）。このような状態で、導電膜１０８を薄膜トランジスタ１５１の配線として利用すると、膜の堆積が不十分な箇所で配線抵抗が高まり、薄膜トランジスタ１５１の動作速度を低下させる。また、場合によっては薄膜トランジスタ１５１が動作しないことがある。
そこで、導電膜１０８に対し、以下に示す処理を行うことでコンタクトホールの側面及び底面へ堆積が均一な導電膜を形成する。
導電膜１０８の表面を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露すると、導電膜１０８の一部または全部が酸化、及びフッ化または塩化する。
なお、予めプラズマを生成するチャンバー内を酸素クリーニングしておくことで、プラズマを生成するチャンバー内部に酸素を残留させ、該酸素を酸化性ガスとして利用することができる。
次に、導電膜１０８の表面を酸化性ガス及びハロゲン系ガスの混合ガスから生成するプラズマに暴露した後、水を含む雰囲気に暴露すると、酸化、及びフッ化または塩化した導電膜１０８の一部または全部が流動化し、コンタクトホール１３０内に流れ込む。その後、フッ素または塩素の一部が脱離し、固化すること（リフローともいう。）で導電膜１１８を形成する（図５（Ｂ）参照。）。導電膜１１８は、導電膜１０８の厚さ及びプラズマ処理の条件にもよるが、導電膜１１８と導電膜１０８の膜厚の合計が、最も薄い箇所で１ｎｍ以上６００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下となるように形成する。
次に、導電膜１１８上に導電膜１２８を形成する。導電膜１２８の代表例としては、アルミニウム膜、銅膜、銀膜及びこれらの合金膜が挙げられる。導電膜１２８は、５０ｎｍ以上１μｍ以下とする。好ましくは、１００ｎｍ以上７００ｎｍ以下とする。導電膜１２８は、引き回し配線にも用いることができ、厚いほどシート抵抗値が小さくなるため、配線抵抗による薄膜トランジスタの動作速度の低下を抑制できる。導電膜１２８は、スパッタリング法などを用いて形成することができる。
次に、導電膜１２８上にフォトリソグラフィ法またはインクジェット法などを用いてレジストでマスクを形成し、該マスクを用いて導電膜１２８及び導電膜１１８をエッチングし、配線１３８を形成することができる（図５（Ｃ）参照。）。
なお、半導体膜１０６と、導電膜１１８との間に、未反応の導電膜１０８を有してもよい。導電膜１０８が、半導体膜１０６及び導電膜１１８の間に形成されることにより、半導体膜１０６と導電膜１１８のコンタクト抵抗を低減することができる。
本実施の形態において、導電膜１０８及び導電膜１１８の少なくともいずれかが拡散防止膜である。導電膜１２８の半導体膜１０６中への拡散を抑制でき、薄膜トランジスタのオフ電流の増大を低減できるため好ましい。
本実施の形態を用いることで、コンタクトホールの側面及び底面へ堆積が均一な拡散防止膜を形成することができるため、低抵抗である導電膜１２８を用いても、導電膜１２８の材料が半導体膜１０６またはその近傍へ拡散することによる薄膜トランジスタのオフ電流の増大を抑制することができ、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
なお、本実施の形態では一つの極性で構成する薄膜トランジスタの作製方法についてのみ説明を行っているが、二つの異なる極性の薄膜トランジスタを組み合わせて用いる相補型金属酸化物半導体（ＣＭＯＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の半導体装置に本実施の形態を用いることで、電気特性が良好な半導体装置を、歩留まり高く作製することができる。
（実施の形態４）
また、上記実施の形態で示す半導体装置の一形態について図６を用いて説明する。
半導体装置の一形態として、マイクロプロセッサ、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置などにも本発明を適用することができる。
また、ビデオカメラ、デジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などの電子機器が半導体装置の例として挙げられる。それらの一例を図６に示す。
図６（Ａ）に示すＲＦＩＤタグは、フィルム９００４、アンテナ９００６、機能回路９００２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高いＲＦＩＤタグを提供することができる。
図６（Ｂ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯情報端末機器を提供することができる。
図６（Ｃ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高いデジタルビデオカメラを提供することができる。
図６（Ｄ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯電話機を提供することができる。
図６（Ｅ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の半導体装置を適用することができる。
図６（Ｆ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。実施の形態３の半導体装置を適用することによって、高性能でかつ信頼性の高い携帯型のコンピュータを提供することができる。
１００ 基板
１０１ 基板
１０２ 下地絶縁膜
１０６ 半導体膜
１０６ａ チャネル領域
１０６ｂ 不純物半導体領域
１０８ 導電膜
１１２ ゲート絶縁膜
１１４ ゲート電極
１１８ 導電膜
１２４ 絶縁膜
１２８ 導電膜
１３０ コンタクトホール
１３８ 配線
１５１ 薄膜トランジスタ
９００２ 機能回路
９００４ フィルム
９００６ アンテナ
９１０１ 本体
９１０２ 表示部
９２０１ 本体
９２０２ 表示部
９３０１ 本体
９３０２ 表示部
９４０１ 本体
９４０２ 表示部
９７０１ 表示部
９７０２ 表示部

Claims (2)

  1. 絶縁層と、
    前記絶縁層が有するコンタクトホールと、
    前記コンタクトホール内の、第１の層と、
    前記第１の層と接する領域を有する第２の層と、
    前記第２の層と接する領域を有する第３の層と、を有し、
    前記第２の層は、酸化された第１の導電層、フッ化された第１の導電層、又は塩化された第１の導電層の一部若しくは全部が流動化して、前記コンタクトホール内に流れ込んで固化されたものであり、
    前記第２の層は、前記コンタクトホールの側面と接する領域と、前記コンタクトホールの底面と重なる領域とを有し、
    前記第１の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、タングステン、又は窒化チタンを有し、
    前記第２の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、又はタングステンのいずれか一と、酸素と、を有し、
    前記第３の層は、アルミニウム、銅、又は銀を有することを特徴とする半導体装置。
  2. 絶縁層と、
    前記絶縁層が有する溝と、
    前記溝内の、第１の層と、
    前記第１の層と接する領域を有する第２の層と、
    前記第２の層と接する領域を有する第３の層と、を有し、
    前記第２の層は、酸化された第１の導電層、フッ化された第１の導電層、又は塩化された第１の導電層の一部若しくは全部が流動化して、前記コンタクトホール内に流れ込んで固化されたものであり、
    前記第２の層は、前記コンタクトホールの側面と接する領域と、前記コンタクトホールの底面と重なる領域とを有し、
    前記第１の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、タングステン、又は窒化チタンを有し、
    前記第２の層は、チタン、ニッケル、亜鉛、ガリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、又はタングステンのいずれか一と、酸素と、を有し、
    前記第３の層は、アルミニウム、銅、又は銀を有することを特徴とする半導体装置。
JP2011141408A 2010-07-02 2011-06-27 半導体装置 Expired - Fee Related JP5695984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011141408A JP5695984B2 (ja) 2010-07-02 2011-06-27 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010151894 2010-07-02
JP2010151894 2010-07-02
JP2011141408A JP5695984B2 (ja) 2010-07-02 2011-06-27 半導体装置

Publications (3)

Publication Number Publication Date
JP2012033901A JP2012033901A (ja) 2012-02-16
JP2012033901A5 JP2012033901A5 (ja) 2014-05-22
JP5695984B2 true JP5695984B2 (ja) 2015-04-08

Family

ID=45399098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141408A Expired - Fee Related JP5695984B2 (ja) 2010-07-02 2011-06-27 半導体装置

Country Status (3)

Country Link
US (1) US8518762B2 (ja)
JP (1) JP5695984B2 (ja)
KR (1) KR101830193B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH0653332A (ja) * 1992-07-28 1994-02-25 Sony Corp メタルプラグの形成方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JPH07130851A (ja) 1993-10-29 1995-05-19 Sony Corp 配線形成方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US6090701A (en) 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP3337876B2 (ja) * 1994-06-21 2002-10-28 株式会社東芝 半導体装置の製造方法
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3436132B2 (ja) * 1998-05-13 2003-08-11 セイコーエプソン株式会社 半導体装置
US6248656B1 (en) * 1998-08-13 2001-06-19 Tessera, Inc. Metal-jacketed lead manufacturing process using resist layers
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
TW464980B (en) * 1999-07-09 2001-11-21 Toshiba Corp Method for selectively forming copper film
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20020072228A1 (en) * 1999-12-15 2002-06-13 Texas A&M University System Semiconductor conductive pattern formation method
US6410383B1 (en) 2000-03-16 2002-06-25 Sharp Laboratories Of America, Inc. Method of forming conducting diffusion barriers
JP3594888B2 (ja) 2000-08-07 2004-12-02 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4969001B2 (ja) 2001-09-20 2012-07-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
TWI395996B (zh) 2003-07-14 2013-05-11 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100669854B1 (ko) * 2005-07-05 2007-01-16 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
WO2008105100A1 (ja) * 2007-02-28 2008-09-04 Fujitsu Limited 半導体装置及びその製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5357493B2 (ja) 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009200154A (ja) * 2008-02-20 2009-09-03 Toshiba Corp 半導体装置とその製造方法
JP5129608B2 (ja) 2008-02-26 2013-01-30 共和レザー株式会社 自動車用内装材及びその製造方法
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
US20120001335A1 (en) 2012-01-05
JP2012033901A (ja) 2012-02-16
KR101830193B1 (ko) 2018-02-20
KR20120003373A (ko) 2012-01-10
US8518762B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
JP5876682B2 (ja) 半導体装置の作製方法
TW201220505A (en) Semiconductor device
US8304832B2 (en) Semiconductor device and manufacturing method thereof
WO2017008345A1 (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
WO2015100894A1 (zh) 显示装置、阵列基板及其制造方法
US9653560B1 (en) Method of fabricating power MOSFET
US20110151593A1 (en) Manufacturing method of semiconductor substrate
US8048754B2 (en) Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5503995B2 (ja) 半導体装置の作製方法
JP5695984B2 (ja) 半導体装置
US7943487B2 (en) Method for manufacturing semiconductor device
TWI284374B (en) Semiconductor device manufacturing method
JP5478199B2 (ja) 半導体装置の作製方法
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
JP2008262962A (ja) 半導体装置、電子機器、半導体装置の製造方法および電子機器の製造方法
US10879401B2 (en) Transistor panel having a good insulation property and a manufacturing method thereof
TWI819592B (zh) 半導體裝置及其製作方法
JP2007134366A (ja) 半導体装置および半導体装置の製造方法
US9490179B2 (en) Semiconductor element and semiconductor device
JP4387090B2 (ja) 半導体装置の作製方法
US8324084B2 (en) Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2007335756A (ja) 半導体装置およびその製造方法
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
JP2005252112A (ja) 薄膜トランジスタ及びその作製方法、並びに前記薄膜トランジスタを用いた電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5695984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees