CN1558710A - 具有阻止变形部件的电路板及电路板的形成方法 - Google Patents

具有阻止变形部件的电路板及电路板的形成方法 Download PDF

Info

Publication number
CN1558710A
CN1558710A CNA2004100072326A CN200410007232A CN1558710A CN 1558710 A CN1558710 A CN 1558710A CN A2004100072326 A CNA2004100072326 A CN A2004100072326A CN 200410007232 A CN200410007232 A CN 200410007232A CN 1558710 A CN1558710 A CN 1558710A
Authority
CN
China
Prior art keywords
circuit board
conductor layer
deformation component
expansion
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100072326A
Other languages
English (en)
Inventor
�˱�Т
关户孝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN1558710A publication Critical patent/CN1558710A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种电路板，包括：平的芯板(1a)；叠合层(1b)，其具有相互交替层叠的绝缘层(4，5)和导体层(2，3)；以及设置在叠合层(1b)上的表面导体层(6)。该电路板进一步包括阻止变形部件(12)，其贯穿作为电气布线的导体层之间的绝缘层(4，5)。阻止变形部件(12)调节整个电路板的热膨胀系数，并且增强电路板的刚度。本发明还提供一种用于形成该电路板的方法。

Description

具有阻止变形部件的电路板及电路板的形成方法
技术领域
本发明涉及一种电路板及形成该电路板的方法，在该电路板中，由外部荷载(例如弯曲或者扭曲)或内部荷载(例如由于环境温度的变化而引起的热应力)所产生的变形被抑制。
背景技术
通常，电子器件包含具有大量安装在其上的电子元件的印制电路板，由此提供各种电气电路。例如，图8是描述设置有电子元件的多层结构常规印制电路板的截面视图，为日本专利申请公开号为特开2000-216550的文献所公开。
在印制电路板中，由内导体层32和33以及层间绝缘体(层间绝缘层)34和35形成的多层结构(被称作叠合(buildup)层)通常被设置在平直的芯板31上。内导体层32和33具有空白部分38和作为最上层的表面导体层39，表面导体层39被形成作为电极焊盘，用于安装电子元件40。
表面导体层39通过导电结合材料36电气地连接和机械地结合到电子元件40的端部电极41。进一步，提供阻焊层37，其电气地将作为电极焊盘的表面导体层39隔离开，并保护部分最外部层间绝缘层35和表面导体层。
在上述结构中，当内导体层32和33因为温度变化而热膨胀时，空白部分38减少了具有高热膨胀系数的内导体层32和33的体积，由此减少热膨胀的不利影响。换句话说，空白部分38使整个印制电路板的热膨胀系数接近安装在板上的电子元件的热膨胀系数。因此，当通过导电结合材料(例如焊料)将电子元件安装在印制电路板上时，减少了由于印制电路板、电子元件和导电结合材料的热膨胀系数之间的差异而产生的热应力。这样，空白部分38增加电路板对环境温度变化的抵抗力。
日本专利申请公开号为特开2000-216550的文献进一步公开了一种结构，其中采用由缓冲材料(例如硅树脂橡胶)形成的缓冲部件代替空白部分38。此文献也进一步公开了一种结构，其中在内导体层和电极焊盘之间设置由缓冲材料形成的缓冲层。
正如以上所述，在日本专利申请公开号为特开2000-216550的技术中，空白部分、缓冲部件或缓冲层减少了由于印制电路、电子元件和导体之间热膨胀系数的差异而产生的应力，由此增强了对环境温度变化的抵抗力。
发明内容
根据本发明的一方面，提供一种电路板，包括：芯板；叠合层，其包括相互交替层叠的若干绝缘层和导体层；以及阻止变形部件，其贯穿导体层之间的绝缘层并与导体层接触，阻止变形部件由具有比绝缘层的热膨胀系数低的热膨胀系数并且比绝缘层的杨氏模量(Young’s modulus)高的杨氏模量的材料形成。当环境温度变化或者外力被施加到电路板上时，阻止变形部件阻止绝缘层的变形。在该电路板中，阻止变形部件由绝缘体或者导体形成。
根据本发明的另一方面，提供一种形成电路板的方法，包括：在芯板上形成层间绝缘层；形成穿过层间绝缘层的孔；利用绝缘体或者导体填充该孔，由此形成阻止变形部件，该绝缘体或者导体具有比层间绝缘层的热膨胀系数低的热膨胀系数并且比层间绝缘层的杨氏模量高的杨氏模量；在具有阻止变形部件的层间绝缘层上形成内导体层；形成具有相互层叠的层间绝缘层和内导体层的叠合层；以及在叠合层上形成布线或者电极。
附图说明
图1是根据本发明第一实施例的电路板的截面视图，描述了其上安装电子元件的状态；
图2A和2B示出了设置在第一实施例电路板上的电极的形状的例子；
图3示出了形成在第一实施例电路板的端部电极上的焊料凸起；
图4是根据本发明第二实施例的电路板的截面视图，描述了其上安装电子元件的状态；
图5A和5B是电路板结构的截面视图，该电路板被制备用于证明本发明具有增加板的可靠性的效果；
图6A和6B描述了电路板、电子元件和它们的结合部分的截面视图，用于在有限元方法仿真中计算由于施加到它们之上的弯曲力和热而引起的变形程度；
图6C是描述使用在有限元方法仿真中的部件特性的列表；
图7A和7B是说明用于在有限元方法仿真中仿真由于施加到电路板上的弯曲力和热而引起的变形的条件的示意图；
图8是描述设置有电子元件的常规多层结构印制电路板的截面视图。
具体实施方式
参考附图，将详细描述本发明的实施例。
图1是描述根据本发明第一实施例的具有电子元件的电路板(例如印制板)的截面视图。
在电路板1具有的结构中，内导体层2和3以及层间绝缘层4和5交替地层叠，以在芯板1a上形成叠合层1b，以及表面导体层6被设置在层1b上。表面导体层(端部)6通过导电结合材料11电气地和机械地连接到电子元件10的端部电极9，例如焊球网格阵列(BGA)或者芯片级(或尺寸)封装(CSP)。使用所谓的表面安装技术进行此连接。当然，可以采用另一种使用例如引线端的焊接(soldering)的常规安装技术以及表面安装技术。阻焊层7被设置在表面导体层(端部)6周围。
例如，芯板1a是由FR-4级玻璃环氧多层板体现的有机材料板(热膨胀系数为10ppm/℃；杨氏模量为20GPa)，或者陶瓷板，或者金属板。优选地，芯板1a具有一到八层的多层结构。芯板1a是厚度为0.05到0.5mm的平板。芯板1a的特性在上述材料之间变化。优选地，热膨胀系数是5到15ppm/℃以及杨氏模量是10到90GPa。
芯板1a位于电路板结构的中心(图1没有示出下半部分)，以及内导体层2通过与插入的粘合层的热压结合或者电镀导体而设置在芯板1a上。在板芯1a内和板芯1a上的作为电气布线的导体层给予至该板的电流和电信号导通功能。
叠合层1b的内导体层2和3是具有厚度大约0.005到0.05mm的金属层，并由例如铜，镍，钼，铝或者金形成。内导体层2和3通过利用插入的粘合层(未示出)的热压结合或者电镀而设置在芯板1a或层间绝缘层4和5上。内导体层2和3的特性在上述材料之间变化。优选地，热膨胀系数是5到30ppm/℃以及杨氏模量是20到600GPa。内导体层2和3的常用材料是具有热膨胀系数为17ppm/℃以及杨氏模量为136GPa的非电解铜。进一步，通过蚀刻或者局部淀积形成内导体层2和3作为电气布线，或者作为如图2A和2B所示的圆形或者矩形电极。内导体层2和3具有通过电路传送电流或者电信号的功能。
层间绝缘层4和5由有机材料形成，以具有0.005mm或者更大的厚度。利用设置在其间的粘合层(未示出)通过热压结合、旋涂法或者幕涂，形成层间绝缘层4和5并与内导体层2和3以及表面导体层6相接触。粘合层本身可以用作层间绝缘层。优选地，层间绝缘层4和5的热膨胀系数为20到50ppm/℃以及杨氏模量为0.5到20GPa。层间绝缘层4和5的材料例如是具有热膨胀系数为17ppm/℃以及杨氏模量为500GPa的碳氟树脂聚酯胶片(fluorocarbon resinprepreg)。进一步，例如环氧树脂聚酯胶片是具有高弯曲强度的材料。此材料的热膨胀系数是15ppm/℃以及杨氏模量是16GPa。
层间绝缘层4和5用于将由内导体层2和3体现的导体层和表面导体层6电气地隔离开。进一步，层间绝缘层4和5是粘合剂，因此用于结合导体层。
表面导体层6具有大约0.005到0.05mm的厚度，并由金属(例如铜，镍，钼，铝或者金)形成。利用放置在其间的粘合层(未示出)通过电镀或者热压结合将表面导体层6设置在最外部的层间绝缘层4上。表面导体层6的特性在上述材料之间变化。优选地，热膨胀系数是5到30ppm/℃以及杨氏模量是20到600GPa。内导体层2和3的典型材料是具有热膨胀系数为17ppm/℃以及杨氏模量为136GPa的非电解铜。进一步，通过蚀刻或者局部淀积来形成表面导体层6作为电气布线，或者作为如图2A和2B所示的圆形或者矩形电极(端部)。表面导体层6具有通过电路传输电流或者电信号的功能。表面导体层6结合到导电结合材料11的一表面，而导电结合材料的另一表面结合到端部电极9。结果，导体层6通过导电结合材料11机械地并电气地将电子元件10连接到电路板1上。
通过旋涂、幕涂或者淀积，使具有均匀厚度(在5到40μm的范围)的阻焊层7覆盖在层间绝缘层4和形成电路板1的最外面部分的表面导体层6的一部分上。优选地，阻焊层7具有50-70ppm/℃的热膨胀系数以及5到10GPa的杨氏模量。
阻焊层7用于在其中形成电气布线的表面导体层(端部)6之间进行隔离，以及用于保护外部的层间绝缘层4和表面导体层6。覆盖在板1表面部分(其连接到外部器件(例如电子元件)的连接部分)的阻焊层7部分被除去以在其中形成若干个孔。根据用作端部电极的表面导体层6的直径确定这些孔的直径，并被设置为与其相差-0.1到0.1mm的值。
利用设置在其中的粘合剂(未示出)通过热压结合或者电镀将电子元件10的端部电极9设置在与电路板1相对的电子元件的表面。电极9由金属(例如铜，镍，钼，铝或者金)形成，并且具有0.005到0.05mm的厚度。电极9通过下面将进行详细描述的导电结合材料11电气地和机械地连接到电路板1上。电极9的特性在上述材料之间变化。优选地，热膨胀系数是5到30ppm/℃以及杨氏模量是20到600GPa。电极9的典型材料是具有热膨胀系数为17ppm/℃以及杨氏模量为136GPa的非电解铜。
进一步，通过蚀刻或者局部淀积形成电子元件10的端部电极9，作为如图2A和2B所示的圆形或者矩形电极。电极9结合到导电结合材料11，导电结合材料11结合到印制电路板上的表面导体层6。这样，电极9通过导电结合材料11机械地并电气地将电子元件10连接到电路板1上。
端部电极9可以由导体层形成，或者可以具有如图3所示的在端部电极9上的焊料凸起15。如果多个电子元件10被安装在电路板1上时，电子元件10和电路板相配合，以提供具有各种功能的电气电路。环氧树脂主要用作电子元件10的封装材料，但是陶瓷可以用作封装材料。电子元件10的外部尺寸在若干类型或者制作商之间是不同的。但是，元件10一般是基本上为长方体的形状，并具有3-50mm的一边和0.5-2mm的厚度。
导体结合材料11被插入在电路板1的表面导体层6和端部电极9之间，由此电气地或者机械地将导体层6连接到电极9。导电结合材料11可以是电气导电材料，例如焊料，其在导体层6和电极9之间提供一个扩散结(diffused junction)，以电气地并机械地连接它们。另一方面，可以通过将导电材料混合或者分布进非导电结合材料来形成材料11，例如各向异性导电树脂。在此情况中，通过混合或者分布在非导电结合材料中的导电材料电气地连接导体层6和电极9，同时通过固化以及收缩非导电结合材料机械地连接它们。
在前一情况中，结合材料11是焊料或无铅焊料，并且它的特性例如取决于它的组分。优选地，熔点是130-320℃，热膨胀系数是10到30ppm/℃以及杨氏模量是20到50GPa。在后一情况中，特性取决于材料的类型。优选地，热膨胀系数是50到200ppm/℃以及杨氏模量是3到10GPa。当电子元件10被安装在电路板1上时，导电结合材料11通过分配(dispensing)或者丝网印制而只提供到表面导体层6。
在电子元件1被安装到电路板1后，导电结合材料11为若干个棒状，每个棒具有分别提供有电极9和表面导体层6的上表面和下表面。每个棒具有0.1-1mm的厚度，直径为导体层6或者电极9的直径的0.5-2倍。
下面将提供对具有本发明特征的绝缘阻止变形部件12的描述。
如图1所示，绝缘阻止变形部件2垂直地贯穿层间绝缘层4和5，并具有与内导体层2和3以及表面导体层6相接触或者结合的上表面和下表面。
绝缘的阻止变形部件12由具有比层间绝缘层4和5的材料低的热膨胀系数和比层间绝缘层4和5的材料高的刚度的材料形成。部件12的特性在所使用的材料之间稍微变化。优选地，热膨胀系数是5到30ppm/℃，以及杨氏模量是50到400GPa。绝缘的阻止变形部件12抑制层间绝缘层4和5由于它们的热膨胀而引起的变形。绝缘阻止变形部件12例如由陶瓷坯泥形成，该陶瓷坯泥优选地具有4到15ppm/℃的热膨胀系数，以及200-400GPa的杨氏模量(热膨胀系数和杨氏模量在若干陶瓷类型之间是不同的)。
下面描述使用例如被设置与内导体层3接触的层12形成绝缘阻止变形部件12的方法。
在将层间绝缘层形成在内导体层3上之后，通过对其施加激光束或者通过蚀刻技术(湿法蚀刻，RIE等等)，除去部分层间绝缘层5。替换地，使用例如树脂掩膜，在内导体层3上形成层间绝缘层5，由此在层间绝缘层5中形成若干个孔或者凹槽。利用绝缘阻止变形材料(在本实施例中为陶瓷)填充这些孔或者凹槽。绝缘阻止变形材料可以是低热膨胀系数的树脂，其与用于形成层间绝缘层5的树脂是一样的。绝缘阻止变形部件的厚度最大等于层间绝缘层4的厚度，以及形成棒状或者碗状，其具有与内导体层2和3以及表面导体层6保持接触的上表面和下表面。
下面描述第一实施例的功能。
假设由于环境温度变化或者由安装的元件所产生的热，已经改变了其中形成绝缘阻止变形部件12的电路板1的温度。此时，提供电路板1的内导体层2和3以及层间绝缘层4和5、电子元件10和导电结合材料11根据它们各自的热膨胀系数而膨胀或者收缩。
在一般电路板的情况中，电路板1的层间绝缘层4和5具有比电子元件10和导电结合材料11高的热膨胀系数。因为热膨胀系数的差异，在电路板1、端部电极9和结合材料11的结合处、以及表面导体层6和结合材料11的结合处发生热应力。因此，如果温度有大的变化，在这些结合处可能会出现裂缝，并且它会导致破坏。
另一方面，在本实施例的电路板1中，如果图1所示的电路板1的温度有变化，具有比层间绝缘层4和5低的热膨胀系数的绝缘阻止变形部件12阻止层间绝缘层4和5的变形。结果，减小了整个电路板1的变形程度。换句话说，使整个电路板1的热膨胀系数接近安装在电路板1上的电子元件10的热膨胀系数。
进一步，当电路板1被扭向电子器件的外壳，以及弯曲荷载应用到板1时，叠合层1b(内导体层2和3以及层间绝缘层4和5)以及板1的表面导体层6、以及电子元件10和导电结合材料11根据它们各自的弹性模量显示相应的弯曲状态。
如果例如一个外部弯曲力施加到电路板上时，占有整个电路板大部分的层间绝缘层和树脂层(例如阻焊层)一般具有低的刚度并容易发生变形。如果过度的弯曲力被施加到电路板，在内导体层中可能出现裂缝，或者通过导电结合材料连接到电子元件的表面导体层可能脱落。
另一方面，在本发明的电路板1中，如果外部弯曲力被施加到其上，具有比层间绝缘层4和5的材料高的杨氏模量的绝缘阻止变形部件12阻止层间绝缘层4和5的变形。结果，减少了由于外部力量引起的整个电路板1的变形程度，这意味着增强了整个电路板的刚度。
在本实施例的电路板1中，如果具有高的热膨胀系数的层间绝缘层由于温度变化而变形，具有比层间绝缘层低的热膨胀系数的绝缘阻止变形部件(例如由陶瓷制成)阻止层间绝缘层的变形。结果，减少了整个电路板的变形程度。换句话说，使整个电路板的热膨胀系数接近安装在其上的电子元件的热膨胀系数。
另外，如果弯曲应力发生在本实施例的电路板中，提供在层间绝缘层中并具有比层间绝缘层高的刚度的绝缘阻止变形部件减少由于弯曲应力引起的变形的程度。这意味着增强了整个电路板的刚度。
如上所述，本实施例提供了一种电路板，其即使在温度变化下仍具有高的可靠性，并显示了对外部变形(弯曲)力的高抗力。
下面将描述根据第二实施例的电路板。
图4是描述根据第二实施例的电路板(例如印制电路板)的截面视图，电路板上安装有电子元件。在图4中，与第一实施例中所采用的元件相似的元件采用相应的参考标记表示，并不再给出其详细描述。
如图所示，电路板1具有一种结构(叠合层1b)，其中内导体层2和3以及层间绝缘层4和5交替层叠在芯板1a上，并且表面导体层6设置在该结构的顶部。经由导电结合材料11，通过将表面导体层6连接到元件10的端部电极9上，将电子元件10安装在电路板1上。在上述第一实施例中，绝缘阻止变形部件12被设置在叠合层1b中，而在第二实施例中，导电阻止变形部件13被设置在叠合层1b中。
像绝缘阻止变形部件12一样，导电阻止变形部件13与层间绝缘层4和5、内导体层2和3以及表面导体层6保持接触。进一步，绝缘阻止变形部件12抑制层间绝缘层4和5由于它们的热膨胀而引起的变形，以及电气地连接内导体层2和3以及表面导体层6。
导电阻止变形部件13例如由导电材料(例如锡铅合金焊料或者无铅焊料)形成。部件13的特性取决于所使用合金的组分。优选地，熔点是130到320℃，热膨胀系数是10到30ppm/℃以及杨氏模量是20到500GPa。Mo(钼)膏或W(钨)膏通常用作部件13的材料。Mo膏的热膨胀系数为5ppm/℃以及杨氏模量为327GPa，而W膏的热膨胀系数为4.5ppm/℃以及杨氏模量为400GPa。
下面描述使用设置与芯板上面部分的层1a相接触的导电阻止变形部件13作为例子、用于形成导电阻止变形部件13的方法。
在内导体层3上形成层间绝缘层5之后，通过对其施加激光束或者蚀刻技术(湿法蚀刻，RIE等等)，除去部分层间绝缘层5。替换地，使用例如树脂掩膜，在内导体层3上形成层间绝缘层5，由此形成在层间绝缘层5中的若干个孔或者凹槽。利用焊膏填充这些孔或者凹槽。加热所得到的结构，以形成导电阻止变形部件13。
因为导电阻止变形部件13由导电材料形成，它们也可以以不同的方式形成。这就是说，在层间绝缘层5上形成内导体层2之后，通过激光束或者钻孔机，使到达内导体层3的通孔形成在内导体层2和层间绝缘层5里面，由此除去对应于阻止变形部件13的部分。利用焊膏填充这些孔并且加热所得到的结构。因为此方法不需要用于形成层间绝缘层的阻焊料形成/移去过程，所以可以减少用于制造电路板的成本和作业时间。除上述以外的结构与第一实施例是相似的，因此没有描述。
如以上所述，在第二实施例中，导电阻止变形部件可以使整个电路板的热膨胀系数接近安装在其上的电子元件的热膨胀系数，并且可以增强整个电路板的刚度，如第一实施例中一样。
这样，即使在安装电子元件之后，也可以抑制由于环境温度变化或者由电子元件所产生的热所导致的热膨胀而引起的电路板的变形。进一步，刚度的增加进一步减少了外力的影响。结果，可使整个装置具有高的可靠性。而且，使用导电材料形成阻止变形部件使这些部分能够用作电子布线，用于电气地连接导体层，同时保持与第一实施例中采用的绝缘阻止变形部件相似的功能。这样，可以很容易设计高密度电路，因此，可以实现小型电路装置。
下面，描述被执行以用来证明本发明第一和第二实施例的电路板的功能和优点的测量和仿真。
图5A和5B是描述被形成用于测量的印制电路板样品A的截面图，该电路板样品A具有贯穿绝缘层直到内导体层的导电阻止变形部件。图5B是描述被加入在图5A中虚线所包围的部分中的端部电极和导电阻止变形部件(圆柱状铜层)的尺寸和形状的视图。
电路板样品A包括：芯板1a，设置在芯板1a上并具有层叠在其上的内导体层3和层间绝缘层5的叠合层1b，以及设置在叠合层1b上的表面导体层6。在四层印制电路板中，具有0.1mm直径Φ并用作导电阻止变形部件的圆柱形铜层14被设置在层间绝缘层5中。圆柱形铜层14从表面导体层6的下表面贯穿层间绝缘层5到内导体层3的上表面。
作为端部电极被结合到导电结合材料11的表面导电层6具有直径Φ为0.35mm的圆形截面，以及具有直径Φ为0.45mm的圆形孔形成在阻焊层7里。具有间距为0.65mm的CPS作为电子元件被安装在电路板样品A上。锡铅易熔焊料被用作导电结合材料11。因为电路板样品A被制备用于测量，以证明本发明优点，所以每个结构元件的图示尺寸仅仅是例子，并不总是等于实际印制电路板的尺寸。
与上述样品A一样的电路板样品和与没有导电阻止变形部件(圆柱状铜层14)的比较电路板都接受-40/125℃温度循环测试(该测试仅仅重复一千次)。表1显示了测试结果。
                           表1
样品号 测试结果 发生失败的数目 发生失败的概率
具有导电阻止变形部件 1  1000个周期中成功     0/3     0％
2  1000个周期中成功
3  1000个周期中成功
没有导电阻止变形部件 1  1000个周期中成功     1/3     33％
2  817个周期中失败
3  1000个周期中成功
正如从表1明显看出，所有的电路板样品A(具有导电阻止变形部件)在测试中是成功的，而一些电路板样品B(没有导电阻止变形部件)被发现是有缺陷的。由此确认：设置在层间绝缘层5中的导电阻止变形部件增强了电路板对温度变化的抵抗力。
以下将给出从有限元方法仿真产生的电路板的弯曲程度和热变形程度。
图6A示出了没有阻止变形部件的电路板21的尺寸，而图6B示出了具有阻止变形部件的电路板22的尺寸。图6C示出了电路板的特性值。在电路板21和22每个中，铜电极23a电气地和机械地连接到电子元件10的铜电极23b。换句话说，电子元件10被安装在电路板上。因为图6A和6B所示的电路板样品被采用来证明本发明的优点，所以每个结构元件的图示尺寸仅仅是例子，并不总是等于实际印制电路板的尺寸。
1)电路板弯曲仿真
假设电路板21和22(假设其右边部分和左边部分是对称的)的中心部分如图7A所示固定。还假设100牛顿的向下弯曲力被应用到每个电路板的相对侧。测量施加在每个电路板的一侧上的弯曲力的计算。
从此仿真中发现：发生在没有阻止变形部件的电路板21中的最大应力65.694Pa，而发生在具有阻止变形部件的电路板22中的最大应力为60.657Pa。最大应力发生在图7A所示的每个结合处的点H上。
从这些结果可知可以很容易评估出：阻止变形部件可以减小发生在电路板里的弯曲应力，因此，该电路板可以具有比常规电路板更高的弯曲强度的抵抗力。
2)热应力仿真
假设电路板21和22(假设其右边部分和左边部分是对称的)的中心部分如图7B所示固定。也假设安装的电子元件、导电结合材料和电路板周围的温度从-40℃变化到125℃。在这些仿真条件下，计算发生在每个电路板的点H的最大应力。
从仿真中发现：发生在没有阻止变形部件的电路板21中的最大热应力为968.15Pa，以及发生在具有阻止变形部件的电路板22中的最大热应力为526.35Pa。从这些结果可以很容易地评估出：阻止变形部件可以减小发生在电路板里的热应力，因此，该电路板可以具有比常规电路板更好的热应力特性。
在仿真中，提取一个结的部分(点H)，并且计算阻止变形部件在提取部分的应力减小效果。但是，实际上，应力减小效果随着阻止变形部件的数目的增加而增加。如果将几百到几千个阻止变形部件设置在电路板中，可以很容易地预期：从所有阻止变形部件可以获得很大的应力减小效果。
进一步，当外部荷载(例如弯曲力或者温度变化)施加在电路板上时，如果发生在板上的应力很小，荷载对电路板本身、安装在其上的电子元件以及它们的结合处的影响也很少。荷载的影响越小，装置的每个元件的寿命越长。很容易评估出：在每个实施例的电路板中所采用的阻止变形部件防止了结合处被破坏，即延长了电路板及安装在其上的元件的寿命。
正如以上所述，在本发明的电路板(其中内导体层和层间绝缘层交替地层叠在芯板上)中，具有比层间绝缘层低的热膨胀系数以及比层间绝缘层高的弹性模量的阻止变形部件被设置在层间绝缘层中。因此，即使具有高热膨胀系数的层间绝缘层由于例如环境温度变化而发生变形，具有低热膨胀系数的阻止变形部件阻止层间绝缘层的变形。结果，可以使整个电路板的热膨胀系数接近安装在其上的电子元件的热膨胀系数，并且可以增强整个电路板抵抗外力(例如弯曲力)的刚度。
因此，本发明可以提供具有增强的热应力特性和高弯曲强度的电路板，即，即使弯曲力应用到电路板上或者环境温度发生变化，该电路板也不容易出现缺陷。另外，如果阻止变形部件由导电材料形成，它们可以用作电气布线。这有利于设计高密度电路，并且因此提供高密度小型电路板的形成。
本发明的电路板不仅可以用作单侧多层结构的电路板，而是也可以用为双侧多层结构的电路板。进一步，本发明的电路板具有多层结构，其中层叠若干个层间绝缘层和内导体层。本发明的电路板被用作通过激光束、薄模成形/刻蚀、和/或印制所构图的多层印制电路板。
正如以上详细描述的那样，本发明提供一种具有阻止变形部件的电路板，阻止变形部件为电路板提供增强的热应力特性和弯曲强度。并且使制作高密度电路成为可能，本发明还提供一种形成该电路板的方法。
对于本领域技术人员来说，其它的优点和修改将很容易实现。因此，本发明在其更宽的方面并不局限于在此所图示和描述的具体细节和代表性实施例。从而，在不偏离由所附权利要求及其等效范围所确定的总发明原理的宗旨或范围情况下，可以做出各种修改。

Claims (8)

1、一种电路板，其特征在于包括：
芯板(1a)；
叠合层(1b)，包括相互交替层叠的若干绝缘层(4，5)和导体层(2，3)；以及
阻止变形部件，贯穿导体层(2，3)之间的绝缘层(4，5)并与导体层(2，3)相接触，阻止变形部件(12)由具有比绝缘层(4，5)低的热膨胀系数以及比绝缘层(4，5)高的杨氏模量的材料形成，当环境温度有变化或者有外力被施加到该电路板时，阻止变形部件(12)阻止绝缘层(4，5)的变形。
2、根据权利要求1的电路板，其特征在于：阻止变形部件(12)由绝缘体形成。
3、根据权利要求2的电路板，其特征在于：该绝缘体由陶瓷制成。
4、根据权利要求1的电路板，其特征在于：阻止变形部件(12)由导体形成。
5、根据权利要求4的电路板，其特征在于：该导体由从下列组中选出的一种材料形成：锡铅合金焊料、无铅焊料、钼膏和钨膏。
6、一种形成电路板的方法，其特征在于包括步骤：
在芯板上形成内导体层(3)；
在内导体层(3)上形成层间绝缘体(5)；
形成穿过层间绝缘体(5)的孔；
利用绝缘体或导体填充所述孔，由此形成阻止变形部件(12)，所述绝缘体或所述导体具有比层间绝缘体(5)低的热膨胀系数以及比层间绝缘体(5)高的杨氏模量；
在具有阻止变形部件(12)的层间绝缘体上形成内导体层(2)；
形成具有相互层叠的层间绝缘体(4，5)和内导体层(2，3)的叠合层(1b)；以及
在叠合层(1b)上形成布线或者电极(6)。
7、根据权利要求6的方法，其特征在于：采用陶瓷坯泥作为阻止变形部件(12)的材料。
8、根据权利要求6的方法，其特征在于：从下列组中选出的一种材料作为阻止变形部件(12)的材料：锡铅合金焊料、无铅焊料、钼膏和钨膏。
CNA2004100072326A 2003-02-28 2004-02-27 具有阻止变形部件的电路板及电路板的形成方法 Pending CN1558710A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003054172A JP2004266074A (ja) 2003-02-28 2003-02-28 配線基板
JP054172/2003 2003-02-28

Publications (1)

Publication Number Publication Date
CN1558710A true CN1558710A (zh) 2004-12-29

Family

ID=32905792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100072326A Pending CN1558710A (zh) 2003-02-28 2004-02-27 具有阻止变形部件的电路板及电路板的形成方法

Country Status (3)

Country Link
US (2) US20040168824A1 (zh)
JP (1) JP2004266074A (zh)
CN (1) CN1558710A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409984B (zh) * 2007-10-12 2011-07-20 富士通株式会社 电路板及其生产方法
CN102306633A (zh) * 2011-09-06 2012-01-04 友达光电（苏州）有限公司 热敏感缓冲材料
CN105323986A (zh) * 2014-05-29 2016-02-10 丰田自动车株式会社 用于多层配线板的制造方法
CN114126206A (zh) * 2021-11-27 2022-03-01 华为技术有限公司 印制电路板及其制作方法、板级架构和电子设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058565B2 (en) * 2004-04-23 2011-11-15 Nec Corporation Wiring board, semiconductor device, and method for manufacturing wiring board
JP2006120999A (ja) * 2004-10-25 2006-05-11 Kyocera Corp 多層配線基板
US7408367B2 (en) * 2005-06-22 2008-08-05 Paricon Technologies Corporation Micro Kelvin probes and micro Kelvin probe methodology with concentric pad structures
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
WO2007119608A1 (ja) 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置
US8258625B2 (en) * 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
WO2013031602A1 (ja) * 2011-09-02 2013-03-07 株式会社村田製作所 回路モジュール及び複合回路モジュール
US10444912B2 (en) * 2016-12-30 2019-10-15 Industrial Technology Research Institute Sensing method of sensing device and stretchable sensor device
WO2020045402A1 (ja) * 2018-08-30 2020-03-05 株式会社村田製作所 樹脂基板、電子機器、および樹脂基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JP2000216550A (ja) * 1999-01-25 2000-08-04 Oki Electric Ind Co Ltd 積層プリント配線基板
JP2000357873A (ja) * 1999-06-17 2000-12-26 Hitachi Ltd 多層配線基板及びその製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
US6781065B1 (en) * 2000-06-08 2004-08-24 The Whitaker Corporation Solder-coated articles useful for substrate attachment
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409984B (zh) * 2007-10-12 2011-07-20 富士通株式会社 电路板及其生产方法
CN102306633A (zh) * 2011-09-06 2012-01-04 友达光电（苏州）有限公司 热敏感缓冲材料
CN105323986A (zh) * 2014-05-29 2016-02-10 丰田自动车株式会社 用于多层配线板的制造方法
CN105323986B (zh) * 2014-05-29 2018-12-14 丰田自动车株式会社 多层配线板和用于多层配线板的制造方法
CN114126206A (zh) * 2021-11-27 2022-03-01 华为技术有限公司 印制电路板及其制作方法、板级架构和电子设备
WO2023093680A1 (zh) * 2021-11-27 2023-06-01 华为技术有限公司 印制电路板及其制作方法、板级架构和电子设备

Also Published As

Publication number Publication date
US20040168824A1 (en) 2004-09-02
JP2004266074A (ja) 2004-09-24
US20070095563A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
CN1558710A (zh) 具有阻止变形部件的电路板及电路板的形成方法
US5901050A (en) Wired base plate and package for electronic parts
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US7696617B2 (en) Package for semiconductor devices
CN100466242C (zh) 电子回路装置
US6519161B1 (en) Molded electronic package, method of preparation and method of shielding-II
JP5042049B2 (ja) コンデンサ、配線基板
US20150092356A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JPH06203933A (ja) らせん接触部による電気的相互接続子及びアセンブリ
US8466374B2 (en) Base for circuit board, circuit board, and method of fabricating thereof
EP0980079B1 (en) Low cross-talk ball grid array resistor network
CN1685508A (zh) 具有盖板型载体的电子模块
JP4900624B2 (ja) 回路装置
JP6589985B2 (ja) Ｌｅｄ搭載基板の製造方法
JP7315546B2 (ja) 部品内蔵基板
US20090242251A1 (en) Embedded printed circuit board and manufacturing method thereof
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPH1065039A (ja) 半導体装置
JP2007059874A (ja) 回路装置
JP4924045B2 (ja) 回路モジュール
US20020030276A1 (en) Dimple array interconnect technique for semiconductor device
JP2008177382A (ja) 熱伝導基板とその製造方法及びこれを用いた回路モジュール
CN115453438B (zh) 探针卡测试装置
JP4478567B2 (ja) ポストビアを有する薄膜基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication