JP4478567B2 - ポストビアを有する薄膜基板 - Google Patents
ポストビアを有する薄膜基板 Download PDFInfo
- Publication number
- JP4478567B2 JP4478567B2 JP2004519184A JP2004519184A JP4478567B2 JP 4478567 B2 JP4478567 B2 JP 4478567B2 JP 2004519184 A JP2004519184 A JP 2004519184A JP 2004519184 A JP2004519184 A JP 2004519184A JP 4478567 B2 JP4478567 B2 JP 4478567B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film substrate
- insulating layer
- post via
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
例えば、レジスト層に形成された細長い穴に銅メッキ等により銅を充填することにより銅ポストが形成される。そして、レジスト層を除去して銅ポストを絶縁層中に埋め込む。銅ポストが埋め込まれた絶縁層は、メカニカルバッフィング(機械研磨)により研磨される。これにより、薄膜基板の厚みを減少し、且つ基板表面を平坦にする。
ここで、上述のメカニカルバッフィングを行う際の問題点について説明する。パッケージ基板の表面に形成される電極パッドは、パッケージされる半導体チップの電極配列に基づいて配置される。例えば、周辺配列電極構造の半導体チップに用いられるパッケージ基板では、基板の周辺部分に多くの電極パッドが形成される。したがって、この電極パッドと基板の反対側に形成される配線(電極パッド)とを接続するポストビアも、基板の周辺部分に多く形成され、中央部分は少ない。すなわち、基板の周囲部分においてポストビアの分布密度が大きく、中央部分では分布密度が小さい。
図1は上述のようにポストビアの分布密度が異なる部分を有するパッケージ基板を形成する工程において、メカニカルバッフィングを行う前の状態の絶縁層の断面図である。また、図2は図1に示す絶縁層をメカニカルバッフィングした後の状態を示す断面図である。
図1において、銅メッキ等により形成された複数のポストビア2は、ポストビア2形成のための絶縁層4中に埋め込まれている。各ポストビア2の先端は絶縁層4の表面4aから突出している。これは、絶縁層4に形成されたポストビア用の穴に銅メッキを十分に充填するためである。図1に示すように絶縁層4中にポストビア2を形成した後、絶縁層4の表面4aを研磨して絶縁層4を所定の厚みとし、且つ絶縁層4の表面4aを平坦化する。この研磨が上述のメカニカルバッフィングにより行われる。
ここで、絶縁層4の表面4aを研磨する際、ポストビア2も一緒に研磨することとなる。絶縁層4は絶縁性樹脂等により形成されるため、絶縁層4の硬度は、銅メッキにより形成されたポストビア2の硬度よりはるかに低い。したがって、メカニカルバフィングの際に絶縁層4の研磨速度の方がポストビア2の研磨速度より大きい。
絶縁層4中のポストビア2の分布密度が絶縁層4全体で一様であれば、絶縁層4はほぼ一様に研磨されて均一な厚みとなり、研磨後の絶縁層4の表面4aは平坦となる。しかし、絶縁層4中のポストビア2の分布密度が図1に示すように部分的に異なっていると、メカニカルバッフィング後の絶縁層4の表面4aは、図2に示すように平坦ではなくなってしまう。
すなわち、図1に示すようにポストビア2の分布密度の小さい部分があると、その部分だけ多く研磨され、他の部分より低くなってしまう。例えば、上述のように周辺配置電極構造の半導体チップ用の薄膜基板の場合、絶縁層の中央部分が周囲部分に比べて低くなり窪みができてしまう。このように、絶縁層の厚みが一様でないと、信号伝送特性がばらついたり、長期使用の間に層間ショートを起こすおそれがある。
本発明のより具体的な目的は、ポストビアを有する薄膜基板の製造工程において、ポストビアが埋め込まれた絶縁層をメカニカルバッフィングする際に研磨面全体を一様に研磨することのできる薄膜基板の構造を提供することである。
上述の目的を達成するために、本発明によれば、半導体装置用薄膜基板であって、パターン配線を形成する少なくとも2つの配線層と、配線層の間に位置する絶縁層と、絶縁層の中に延在し配線層を電気的に接続するポストビアと、絶縁層内でポストビアの密度が他の部分より小さい部分に配置され、信号伝達回路に接続されない少なくとも一つのダミーポストビアとを有する半導体装置用薄膜基板が提供される。
上述の本発明による半導体装置用薄膜基板において、ダミーポストビアは、ポストビアと同じ材料により形成されることが好ましい。また、ダミーポストビア)は、外部回路に接続されずに電気的に孤立したポストビアとすることが好ましい。代わりに、ダミーポストビアを、電源配線又は接地配線の一部としてもよい。更に、配線層のダミーポストビアが接続された部分の周囲に絶縁層が露出し、露出した絶縁層はガス抜き穴を形成することとしてもよい。
上述の発明によれば、ダミーポストビアが存在するため、絶縁層の表面全体においてビアの密度分布がほぼ一定となり、メカニカルバッフィングを行っても絶縁層を平坦な状態に研磨することができる。したがって、絶縁層の厚みを均一にすることができ、本発明による薄膜基板を用いて形成した半導体装置の長期信頼性を向上することができる。
本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより、一層明瞭となるであろう。
図2は図1に示す樹脂層をメカニカルバッフィングした後の状態を示す断面図である。
図3は本発明の一実施例による薄膜基板の一部の断面図である。
図4はポストビアを形成する工程の一部を説明するための図である。
図5はポストビアを形成する工程の一部を説明するための図である。
図6はダミーポストビアが形成された絶縁層の断面図である。
図7は図6に示す絶縁層をメカニカルバッフィングした後の状態を示す断面図である。
図8はダミーポストビアが接続されたベタパターン配線にガス抜き穴を設けた例を示す断面図である。
図9は図8に示すベタパターン配線の平面図である。
図3は本発明の一実施例による薄膜基板の一部を示す断面図である。図3に示す薄膜基板10は、コア層11とその両側に形成された薄膜層12とよりなる。薄膜層12は多層構造を有しており、複数のパターン配線13が絶縁層14を介して積層されている。
本実施例において、上述のパターン配線13の間はポストビア15により電気的に接続され、例えば、薄膜基板10の表面と裏面に形成された電極15を電気的に接続する。ポストビア15の配置は薄膜基板10に搭載される半導体チップの電極配列に依存し、薄膜層12における水平方向のボストビア14の密度は均一ではない。
そこで、本実施例では薄膜基板10内の配線に必要なポストビア15以外に、配線として機能しないダミーポストビア17を設けている。これにより、薄膜層12中のポストビアの密度をある程度均一化して、後述のようにメカニカルバッフィングの際の問題を解決している。
ここで、薄膜基板10のポストビアが配置される部分の製造工程について、図4及び図5を参照しながら説明する。図4及び図5の各々は、ポストビアを有する薄膜基板の製造工程の一部を示す図であり、図4及び図5に示すの工程により図3におけるポストビア15及びダミーポストビア17が形成される。
まず絶縁層14(図4(a))の上にシード層18を無電解メッキ等により形成する(図4(b))。次に、シード層18の上にドライフィルムレジスト(DFR)19を貼り付け(図4(c))、露光・現像処理を施してレジスト19を所定のパターンを残して除去する(図4(d))。レジスト19を除去した部分にはシード層18が露出する。この部分が薄膜基板10のパターン配線13となる。
その後、電解メッキにより金属層(銅層)20をシード層18上に形成し(43(e))、レジスト19を除去する(図4(f))。そして、金属層20上にドライフィルムレジスト21を貼り付け(図4(g))、レジスト21を露光・現像処理することにより、ポストビアを形成する部分を除去して細長い穴21aを形成する(図4(h))。ポストビアを形成する部分は、金属層20により形成されたパターン配線上の所定の位置である。
次に、穴21aの中に例えばメッキにより金属(銅)を充填してポストビア15を形成する(図4(i))。この際、穴21a内に十分金属が充填されるように、金属が穴21aから突出する程度までメッキを施す。
続いて、ポストビアが所定の高さとなるまで、レジスト21の表面21とポストビア15の先端部分とをメカニカルメカバッフィングにより研磨する(図4(j))。
次に、レジスト21を除去し(図4(k))、露出しているシード層18をエッチングにより除去する(図4(l))。シード層18を除去すると、絶縁層14の上に金属層20(パターン配線13)が形成され、その上にポストビア15が形成された状態となる。
ここで、金属層20の上に絶縁樹脂シートを貼り付けて硬化させ、絶縁層22を形成する(図4(m))。この際、金属層20の上に形成されているポストビア15は、絶縁層22の中に埋め込まれる。
次に、絶縁層22の表面をメカニカルバッフィングにより研磨して、ポストビア15の先端15aを絶縁層22の表面に露出させる(図5(a))。そして、絶縁層22にエッチング等により表面処理を施して清浄化する(図5(b))。以上でポストビア15の形成が完了する。
ポストビア15の形成が完了したら、絶縁層22の表面及びポストビア15の端面15aの上にシード層23を形成し(図5(c))、シード層23上にドライレジストフィルム24を貼り付ける(図5(d))。そして、レジスト24を配線パターンの形状に除去し(図5(e))、電解メッキにより金属層(銅)25をシード層23の上に形成する(図5(f))。この金属層25がパターン配線13となる。したがって、金属層25(パターン配線)と金属層20(パターン配線)とがポストビア15により電気的に接続された構造が形成される。
その後、レジスト24を除去し(図5(g))、露出したシード層23をエッチングにより除去する(図5(h))。最後に、金属層25の上に絶縁層26を形成する。
以上が薄膜基板10の薄膜層12の一部を形成する工程であるが、薄膜基板を多層パッケージ基板とするには、上述の工程を繰り返すことにより、薄膜層12を多層化する。その際、ポストビアの形成及びメカニカルバッフィングも繰り返し行われる。
次に、上述の実施例におけるダミーポストビア17について詳細に説明する。ポストビア15の分布密度が一様でないと、上述のように図5(a)に示すメカニカルバッフィングの工程において、ポストビアの密度の小さい部分の研磨量が多くなり、絶縁層14(図5(a)にける絶縁層22に相当)に窪みが生じたりして平坦度が悪くなる。これにより、薄膜基板を用いた半導体装置の長期信頼性が損なわれてしまう。
そこで、本実施例では図6に示すように、ポストビア15の分布密度が低い部分(領域)にダミーポストビア17を配置することにより、ボストビアの分布密度を一定の範囲にする。ダミーポストビア17は、外部回路に接続されない孤立したビアであり、薄膜基板の電気回路上必要なビアではなく、メカニカルバフィングのためだけに設けられる。
ダミーポストビア17が存在するため、絶縁層14表面全体においてビアの密度分布がほぼ一定となり、メカニカルバッフィングを行っても図7に示すように絶縁層14を平坦な状態に研磨することができる。したがって、絶縁層14の厚みを均一にすることができ、本実施例による薄膜基板10を用いて形成した半導体装置の長期信頼性を向上することができる。
ダミーポストビア17は通常のポストビア15を形成する工程においてポストビア15と同時に形成することができるため、特別な工程を、ダミーポストビア17を形成するためだけのために特別な工程を設ける必要はない。したがって、薄膜基板の製造コストを増大することなくダミーポストビア17を形成することができる。
ダミーポストビア17は、信号配線用のポストビア15の密度が低い領域に複数個まとめて設けられることが多いが、このような場合には複数のダミーポストビア17をベタパターン配線上に形成することができる。すなわち、複数のダミーポストビア17を一つの電気的に孤立したパターン配線上に形成することができる。ダミーポストビア17同士が電気的に接続されていても、全体として信号用パターン配線から分離されていればよいためである。
ただし、ダミーポストビア17が設けられるベタパターン配線が大きい場合は、ガス抜き穴としてベタパターン配線中に開口を設ける必要がある。ガス抜き穴とは、薄膜基板の内部に存在する水分を外部に放出するための開口であり、空洞ではなく樹脂層の一部がベタパターン配線から露出した部分である。
図8はダミーポストビアが設けられたベタパターン配線を有する絶縁層14の断面図であり、図9は図8に示すベタパターン配線26の平面図である。ダミーポストビア17は信号用パターン配線を避けた位置に配置されているので、ダミーポストビア用のベタパターン配線26のダミーポストビア17の周囲を除去して開口として環状のガス抜き用穴27とすることができる。
上述の実施例では、ダミーポストビアを電気的に孤立したビアとしたが、ダミーポストビアは信号配線以外の例えば電源配線や接地配線の一部として形成することもできる。ダミーポストビアを電源配線や接地配線の一部として形成し、且つダミーポストビアが接続されるパターン配線により信号配線を包囲することにより、信号配線をシールドする効果を得ることもできる。
本発明は具体的に開示された実施例に限定されることなく、本発明の範囲内で様々な変形例及び改良例がなされるであろう。
Claims (6)
- 半導体装置用薄膜基板であって、
パターン配線を形成する少なくとも2つの配線層と、
該配線層の間に位置する絶縁層と、
該絶縁層の中に延在し、該配線層を電気的に接続するポストビアと、
前記絶縁層内で前記ポストビアの密度が他の部分より低い領域に、前記パターン配線を避けて配置され、信号伝達回路に接続されない、少なくとも一つのダミーポストビアと
を有し、
前記絶縁層の表面は、研磨により平坦化された研磨面である半導体装置用薄膜基板。 - 請求項1記載の半導体装置用薄膜基板であって、
前記ダミーポストビアは、前記ポストビアと同じ材料により形成された半導体装置用薄膜基板。 - 請求項2記載の半導体装置用薄膜基板であって、
前記ダミーポストビアは、外部回路に接続されずに電気的に孤立したポストビアである半導体装置用薄膜基板。 - 請求項1記載の半導体装置用薄膜基板であって、
前記ダミーポストビアは、電源配線又は接地配線の一部である半導体装置用薄膜基板。 - 請求項1記載の半導体装置用薄膜基板であって、
前記配線層の前記ダミーポストビアが接続された部分の周囲に前記絶縁層が露出し、該露出した絶縁層はガス抜き穴を形成する半導体装置用薄膜基板。 - 請求項1乃至5のうちいずれか一項記載の半導体装置用薄膜基板であって、
前記配線層の一方は、前記絶縁層の表面上に形成された金属層であることを特徴とする半導体装置用薄膜基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2002/006847 WO2004006329A1 (ja) | 2002-07-05 | 2002-07-05 | ポストビアを有する薄膜基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004006329A1 JPWO2004006329A1 (ja) | 2005-11-10 |
JP4478567B2 true JP4478567B2 (ja) | 2010-06-09 |
Family
ID=30022623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004519184A Expired - Fee Related JP4478567B2 (ja) | 2002-07-05 | 2002-07-05 | ポストビアを有する薄膜基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4478567B2 (ja) |
WO (1) | WO2004006329A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6435111B2 (ja) * | 2014-04-08 | 2018-12-05 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
JP6374338B2 (ja) * | 2015-03-24 | 2018-08-15 | 京セラ株式会社 | 配線基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766552A (ja) * | 1993-08-23 | 1995-03-10 | Hitachi Ltd | 配線基板の製造方法 |
JP2002009444A (ja) * | 2000-06-22 | 2002-01-11 | Hitachi Ltd | セラミック多層配線基板の構造 |
JP3891766B2 (ja) * | 2000-07-27 | 2007-03-14 | 凸版印刷株式会社 | 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板 |
-
2002
- 2002-07-05 WO PCT/JP2002/006847 patent/WO2004006329A1/ja active Application Filing
- 2002-07-05 JP JP2004519184A patent/JP4478567B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2004006329A1 (ja) | 2005-11-10 |
WO2004006329A1 (ja) | 2004-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319115B2 (en) | Wiring board and manufacturing method thereof | |
TW561596B (en) | Bonding pad of printed circuit board and forming method thereof | |
JP5254406B2 (ja) | 配線基板、及び半導体装置 | |
JP5101451B2 (ja) | 配線基板及びその製造方法 | |
KR20080111701A (ko) | 실장기판 및 그 제조방법 | |
JP2005310946A (ja) | 半導体装置 | |
TW200908270A (en) | Magnetic shielding package structure of a magnetic memory device | |
JP2006344664A (ja) | 配線基板およびその製造方法 | |
JP2010232333A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP5221887B2 (ja) | 配線基盤の製造方法 | |
US10840170B2 (en) | Semiconductor package substrate and method for manufacturing same | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
KR100452820B1 (ko) | 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판 | |
JP4900624B2 (ja) | 回路装置 | |
JP2006294527A (ja) | コネクタ及びその製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
JP4478567B2 (ja) | ポストビアを有する薄膜基板 | |
JP5058929B2 (ja) | 配線基板およびその製造方法 | |
KR100923501B1 (ko) | 패키지 기판 제조방법 | |
JP4467540B2 (ja) | 回路装置 | |
JP5106351B2 (ja) | 配線基板およびその製造方法 | |
JP2001021587A (ja) | 検査プローブとその製造方法 | |
KR101063608B1 (ko) | 인쇄회로기판 및 그의 제조방법 | |
JP2018163919A (ja) | 半導体装置及びその製造方法 | |
JP7211110B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080131 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |