CN1551228A

CN1551228A - Mram及其制造方法

Info

Publication number: CN1551228A
Application number: CNA2004100074251A
Authority: CN
Inventors: F; 朴玩濬; 申炯淳; 李丞晙
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-01-18
Filing date: 2004-01-18
Publication date: 2004-12-01
Also published as: US20050232003A1; KR100923298B1; KR20040066420A; JP2004228573A; US6924520B2; US20040206994A1; US7195929B2

Abstract

提供一种MRAM及其制造方法。MRAM包括半导体基板、形成在半导体基板上的晶体管、在半导体基板上形成以便覆盖晶体管的层间介电层、和在层间介电层中形成与晶体管的漏区并联连接的第一MTJ单元和第二MTJ单元。第一MTJ单元连接到在层间介电层中形成的第一位线，第二MTJ单元连接到在层间介电层中形成的第二位线。在第一MTJ单元和晶体管栅电极间形成数据线以便垂直于第一位线和第二位线。本发明的MRAM不但具有与单一单元结构的MRAM同样高的集成密度，而且能够具有充分的感应裕度，高速的操作，和减小的噪音。

Description

MRAM及其制造方法

技术领域

本发明涉及一种半导体存储器件及其制造方法，特别涉及一种包括由一个晶体管和两个磁性隧道结(MTJ)形成的MRAM及其制造方法。

背景技术

MRAM，是一种下一代的储存装置，具有DRAM和SRAM的性能以及闪速存储器的非易失性的特性。

MRAM一般包括由图1所示的单个穿通(pass)晶体管10和一个MTJ层20形成的单位单元，或者包括如图2所示的双穿通晶体管22和24和两个MTJ层22a和24a。

图1的MRAM还包括与逻辑″0″与逻辑″1″的中间值对应的参考单元阵列(未示出)，同时在图2的MRAM中，由第二穿通晶体管24和第二MTJ层24a形成的单元用作由第一穿通晶体管22和第一MTJ层22a形成的单元的参考单元。

因此，在图2的MRAM中，当数据(例如“1”)在由第一穿通晶体管22和第一MTJ层22a形成的单元中记录时，相反的数据(例如“0”)同时在第二穿通晶体管24和第二MTJ层24a形成的单元中记录。

在图2的MRAM中，因为单位单元包括主单元和参考单元，其中数据存储在主单元，在主单元存储的数据的反相数据存储在参考单元，MRAM的感应裕度是图1的MRAM的感应裕度的两倍宽，因此，使用图2的MRAM比使用图1的MRAM数据可以读得更准确。并且，如图2所示，因为主单元和参考单元形成一对，可以减小单位单元中的噪音。

然而，因为图2的MRAM的单位单元比图1的MRAM的单位单元占有更宽的面积，图2的MRAM具有比图1的MRAM更低的集成密度。另一方面，因为图1的MRAM比如图2所示的MRAM具有较小的感应裕度，MTJ层20的磁阻(MR)比值应该更高，MTJ层20应该是均匀的，以正常地操作MRAM。

在图1和2中，参考标号BL、DL、WL和/BL分别表示位线、与位线BL一起使用的用于记录数据的数据线、字线、和在其中施加位线BL数据的反相数据的位线。如图3和4所示，数据线DL设置在MTJ层20之下。

图3示出用于读出在由一个穿通晶体管和一个MTJ层形成的MRAM中记录的数据的一般方法。

参考图3，预定电压施加到字线WL以至于穿通晶体管10导通。然后，读取电流IR通过穿通晶体管10施加到MTJ层20。这里，在MTJ层20中记录的数据通过使用测量电压读取。在图3中，参考标号S和D表示穿通晶体管10的源极和漏极。导电塞26连接到穿通晶体管10的漏极D，焊盘导电层28形成在导电塞26上。

上面读取数据的方法和记录在具有如图2所示的双单元结构的MRAM中的读取数据的方法类似。

也就是说，在图2的MRAM中，相同的电流量施加到主单元和参考单元，然后比较位线BL和/BL的电压，并读取它们之间的差值。在操作期间，可以改变第一和二穿通晶体管22和24的漏电压以便彼此补偿。

同时，在由一个穿通晶体管和一个MTJ层形成的MRAM中典型的记录数据的方法是通过改变MTJ层的磁化状态进行的。

具体地，参考图4，预定的第一写入电流Iw1和预定的第二写入电流Iw2分别施加到位线BL和数据线DL。这里，由于第一和第二写入电流Iw1和Iw22产生磁场，由于该磁场而改变MTJ层20的磁化状态，因此MTJ层20具有对应数据“0”或者“1”的磁阻。

在具有如图2所示的双单元结构的MRAM中，通过给位线BL和/BL与数据线DL施加预定写入电流来记录数据。

具体地，其方向和施加到位线BL的电流的方向相反的电流在第一穿通晶体管和第二晶体管22和24截止的状态下施加到位线/BL。结果，第一MTJ层和第二MTJ层在相反的方向被极化以具有不同的磁阻。也就是说，预定数据记录在第一MTJ层22，同时预定数据的反相数据记录在第二MTJ层24。

如上所述，虽然图1的MRAM能够具有高集成度，但是由于低感应裕度，它的MR比值应该更高，MTJ层应该均匀。另一方面，图2的MRAM能够高速工作，具有充分的感应裕度和减小的噪音，同时由于增加了单位单元的面积而具有相对低的集成密度的缺点。

发明内容

本发明提供一种MRAM，其集成密度可以和包括由一个晶体管和一个MTJ层形成的单个单元同样高，并具有充分的感应裕度和减小的噪音。

本发明也提供一种用于制造MRAM的方法，其集成密度可以和包括由一个晶体管和一个MTJ层形成的单个单元同样高，并具有充分的感应裕度和减小的噪音。

按照本发明的一个方案，提供一种MRAM，包括半导体基板、形成在半导体基板上的晶体管、形成在半导体基板上以便覆盖晶体管的层间介电层、和在层间介电层中形成与晶体管的漏区并联连接的第一MTJ单元和第二MTJ单元。第一MTJ单元，即主单元，连接到在层间介电层中形成的第一位线，和第二MTJ单元，即参考单元，连接到在层间介电层中形成的第二位线。在第一MTJ单元和晶体管栅极间形成数据线以便垂直于第一位线和第二位线。

这里，焊盘导电层设置在第一MTJ单元和数据线之间以便连接到漏区，第一MTJ单元和第二MTJ单元形成在焊盘导电层上。

接触孔在层间介电层中形成以便露出漏区，焊盘导电层接触填充接触孔的导电塞的整个表面。

层间介电层包括覆盖晶体管的第一层间介电层、形成在第一层间介电层以便覆盖数据线的第二层间介电层、以及形成在第一和第二位线与第二层间介电层之间以便包围顺序层叠的焊盘导电层、第一MTJ单元、和第二MTJ单元的第三层间介电层。

按照本发明的另一个方案，提供一种制造MRAM的方法，包括(1)在半导体基板上形成晶体管，(2)在半导体基板上形成第一层间介电层以便覆盖晶体管，(3)在第一层间介电层上形成第一数据线，(4)在第一层间介电层上形成第二层间介电层以覆盖第一数据线，(5)在第二层间介电层上形成焊盘导电层以便连接到晶体管的漏区，其中焊盘导电层在第一数据线向上方向与相反的方向同样地延伸，(6)在焊盘导电层上形成第一MTJ单元与第二MTJ单元，其中第一MTJ单元形成在在第一数据线的向上方向延伸的焊盘导电层上，第二MTJ单元形成在在相反方向上延伸的焊盘导电层上，(7)在第二层间介电层上形成第三层间介电层以便覆盖焊盘导电层、第一MTJ单元和第二MTJ单元，和(8)在第三层间介电层上形成连接到第一MTJ单元的第一位线和连接到第二MTJ单元的第二位线。

步骤(5)可以进一步包括在第一层间介电层和第二层间介电层中形成第一接触孔以便和第一数据线相间隔并露出晶体管漏区，并在第二层间介电层上形成焊盘导电层以填充第一接触孔。

做为选择，步骤(5)可以进一步包括在第一层间介电层和第二层间介电层中形成第一接触孔以便和第一数据线相间隔并露出晶体管漏区，用导电塞填充第一接触孔，和在第二层间介电层上形成焊盘导电层以便接触导电塞的整个表面。

在步骤(3)中，虚拟数据线与第一数据线同时形成在和第一数据线相间隔的第一层间介电层上。

步骤(8)可以进一步包括在第三层间介电层中形成第二接触孔和第三接触孔以便露出第一MTJ单元和第二MTJ单元，并在第三层间介电层上同时形成填充第二接触孔的第一位线和填充第三接触孔第二位线。

根据本发明的MRAM能够具有与单一单元结构的MRAM同样高的集成密度，充分的感应裕度和减小的噪音。

附图说明

通过详细介绍其优选实施例并参考附图，本发明的上述及其他特色和优点将更加显而易见，其中：

图1和2是常规的MRAM电路图；

图3和4是说明图1的常规MRAM的读出操作和写入操作的横剖面图；

图5是根据本发明第一实施例的具有一个晶体管和两个MTJ层的MRAM的电路图；

图6是根据本发明第一实施例的具有一个晶体管和两个MTJ层的MRAM的横剖面图；和

图7到10是说明用于制造图6的MRAM的方法的横剖面图。

具体实施方式

根据本发明的一个实施例的一种MRAM及其制造方法将参考附图详细描述。在附图中，为了清楚，放大了元件的形状。

首先，将参考图5描述根据本发明的MRAM的电路结构，然后将参考图6描述形成在基板上的堆叠结构。

参考图5，MRAM的电路包括一穿通晶体管40，以及与其并联连接的第一MTJ单元42和第二MTJ单元44。第一MTJ单元42是主单元，在此记录数据“0”或“1”。也就是说，数据可以可变地记录在第一MTJ单元42。另一方面，第二MTJ单元44是记录确定数据的参考单元。即，当数据“0”或者“1”可以可变地记录在第一MTJ单元42并可以变成其他的数据时，不管记录在第一MTJ单元42的数据，确定的数据记录在第二MTJ单元44中。即使记录在第一MTJ单元42的数据改变，记录在第二MTJ单元44的数据也不能被改变。

第一MTJ单元42和第二MTJ单元44共同连接到穿通晶体管40的漏极。穿通晶体管40的栅极连接到垂直于第一位线BL和第二位线/BL的MRAM的字线WL。第一位线BL和第二位线/BL分别连接到第一MTJ单元42和第二MTJ单元44。第一位线BL用来读取记录在第一MTJ单元42的数据和用来与数据线DL一起在第一MTJ单元42中记录数据。然而，因为即使记录在第一MTJ单元42的数据改变，记录在第二MTJ单元44的数据也不改变，所以第二位线/BL仅用于读出记录在第二MTJ单元44的数据。

当数据记录在第一MTJ单元42时，与第一位线BL一起使用的数据线DL与字线WL并联形成，磁性耦合到第一MTJ单元42。因此，当电流施加到数据DL以记录数据时，磁化状态即第一MTJ单元的磁阻由于从数据线DL产生的磁场而改变。

图5示出数据线DL磁性耦合到第二MTJ单元44。这是因为在数据线DL的形成期间，虚拟(dummy)数据线形成在第二MTJ单元44的下面(参见图6)。

读取记录在MRAM中的数据，即，读取记录在第一MTJ单元42的数据包括：给第一MTJ单元42和第二MTJ单元44施加预定的读取电流，根据第一MTJ单元42和第二MTJ单元44的磁阻，比较第一位线BL和第二位线/BL的电压，确定记录在第一MTJ单元42的数据是否和在第二MTJ单元44记录的数据相同。为此，传感器放大器(未示出)连接在第一位线BL的一端和第二位线/BL的一端之间。

这里，不象常规的MRAM，包括由如图2所示的双穿通晶体管22和24形成的单位单元，根据本发明的MRAM仅仅包括单穿通晶体管40。结果，可以解决常规的MRAM的电压偏移问题。

下一步，将参考图6描述和如图5所示的电路MRAM相同的的物理MRAM的结构。

具体地，场氧化层52形成在半导体基板50的预定区域。字线WL即栅电极设置在场氧化层52之间的半导体基板50上，栅绝缘层58设置在字线WL和半导体基板50间。源区54和漏区56设置在半导体基板50中并在字线WL的两侧。字线WL、源区54、和漏区56构成穿通晶体管40。第一层间介电层(ILD)60形成在半导体基板50上以便覆盖字线WL。第一数据线DL1和第二数据线DL2形成在第一ILD60上以便平行于字线WL。第一数据线DL1优选形成在第一ILD60上以便对应形成字线WL的位置。第一数据线DL1实际上用于记录数据。第二数据线DL2形成在第一ILD50上以便对应形成场氧化层50的位置。第二数据线DL2是虚拟数据线，不象第一数据线DL1，它不用来记录数据。为此，MRAM可以不包括第二数据线DL2。第一数据线DL1与第二数据线DL2间隔预定距离。第二ILD62在第一ILD60上形成预定厚度以便覆盖第一数据线DL1和第二数据线DL2。第二ILD62均匀地形成。露出源区54的第一接触孔h1形成在第一ILD60和第二ILD62中，并在第一数据线DL1和第二数据线DL2之间。第一接触孔h1用导电塞64填充。焊盘导电层66是形成在导电塞64的整个表面上，并形成在导电塞64周围设置的第二ILD62上。焊盘导电层66优选在第一数据线DL1和第二数据线DL2的上部方向延伸。第一MTJ单元42和第二MTJ单元44设置在焊盘导电层66上。第二MTJ单元44是用于确定记录在第一MTJ单元42所需的参考单元。第一MTJ单元42和第二MTJ单元44间隔和第一数据线DL1与第二数据线DL2之间的距离相同的距离。为此，第一MTJ单元42和第二MTJ单元44优选分别直接位于第一数据线DL1和第二数据线DL2上。第三ILD68形成在第二ILD62上以便覆盖焊盘导电层66、第一MTJ单元42和第二MTJ单元44。第二接触孔h2和第三接触孔h3形成在第三ILD68中以分别露出第一MTJ单元42和第二MTJ单元44的部分。第一位线BL和第二位线/BL设置在第三ILD68上。第一位线BL填充第二接触孔h2并接触第一MJT单元42，而第二位线/BL填充第三接触孔h3并接触第二MTJ单元44。第一位线BL和第二位线/BL相隔开。第一位线BL和第二位线/BL垂直于第一数据线DL1和第二数据线DL2。第四ILD70设置在第三ILD68上以便覆盖第一位线BL和第二位线/BL。

如上所述，根据本发明的MRAM包括单穿通晶体管和两个MTJ单元42和44，单通道晶体管包括字线WL、源区54、和漏区56，两个MTJ单元42和44与漏区56并联连接。因此，根据本发明的MRAM与具有如图2所示的双单元结构的常规MRAM相比，每个单位单元需要较小面积。结果，集成密度可以提高。

一般地，因为在数据读取操作期间穿通晶体管截止，流过MTJ单元的电流是0。

然而，在本发明的MRAM中，MTJ单元包括上板、下板和设置其间的绝缘层，并且电流可以流过MTJ单元的下板。因此，在本发明中，用于改变MTJ单元的极化状态而施加于位线和数据线的电流可以在数据记录操作期间最小化。

在下文中，将描述本发明的MRAM的制造方法。

参考图7，形成元件的有源区和无源区(即，场区)限定在半导体基板50中。场氧化层52形成在场区。栅绝缘层58和字线WL(即栅极)作为栅叠层(gate stack)顺序层叠在场氧化层52间的有源区上。栅隔离物59形成在栅叠层的侧壁上。导电的杂质离子注入到半导体基板50中，从而在栅隔离物59和场氧化层52间的半导体基板50中形成源区54和漏区56。在这种情况下，如图5所示的穿通晶体管形成在半导体基板50上。在半导体基板50是n型半导体基板的情况下，导电杂质离子优选为p型离子。同样，在半导体基板50是P型半导体基板的情况下，导电杂质离子优选为n型离子。

参考图8，第一ILD60形成在半导体基板50上以便覆盖形成栅隔离物59的结构，然后平面化。第一数据线DL1和第二数据线DL2形成在第一ILD60上。第一数据线DL1与第二数据线DL2间隔预定距离。第一数据线DL1即导电线实际上用于记录数据，并优选直接形成在字线WL上以便平行于字线WL。另一方面，第二数据线DL2即虚拟数据线不用来记录数据和形成在场氧化层52上。MRAM可以不必包括第二数据线DL2。第二ILD62形成在第一ILD60上以便覆盖第一数据线DL1和第二数据线DL2的整个表面，然后平面化。

参考图9，露出漏区56的第一接触孔h1形成在第一ILD60和第二ILD62中，并在第一数据线DL1和第二数据线DL2之间。导电塞64填充第一接触孔h1。焊盘导电层66形成在第二ILD62上以便覆盖导电塞64的整个表面。

焊盘导电层66优选由和导电塞64同样的材料形成。在接触孔h1形成得很深的情况下，即，在高直径长度比的情况下，优选如上所述分别形成导电塞64和焊盘导电层66。然而，在第一接触孔h1形成得很浅的情况下，焊盘导电层66和导电塞64可以同时形成。

同时，考虑到两个MTJ单元在焊盘导电层66上彼此隔开，数据记录在如下所述的MRAM中，两个MTJ单元优选直接形成在第一数据线DL1和第二数据线DL2上。因此，焊盘导电层66优选在第一数据线DL1和第二数据线DL2的上部方向延伸。

下一步，第一MTJ单元42和第二MTJ单元44形成在焊盘导电层66上。第一MTJ单元42和第二MTJ单元44优选分别形成在对应第一数据线DL1和第二数据线DL2的位置。因此，第一MTJ单元42和第二MTJ单元44优选间隔和第一数据线DL1和第二数据线DL2之间的距离相同的距离。如上所述，第一MTJ单元42和第二MTJ单元44形成在焊盘导电层66上。结果，通过焊盘导电层66和导电塞64，第一MTJ单元42和第二MTJ单元44连接到穿通晶体管，穿通晶体管包括栅叠层、源区和漏区。即，第一MTJ单元42和第二MTJ单元44与穿通晶体管并联连接。第三ILD68形成在第二ILD62上以便覆盖焊盘导电层66、第一MTJ单元42和第二MTJ单元44，然后平面化。

参考图10，第二接触孔h2和第三接触孔h3形成在第三ILD68中以便分别露出第一MTJ单元42和第二MTJ单元44。此后，第一位线路BL形成在第三ILD68上以填充第二接触孔h2并接触第一MTJ单元42的露出部分。第一位线BL优选形成得垂直于字线WL、第一数据线DL1和第二数据线DL2。同时，作为第一位线BL，形成第二位线路/BL以填充第三接触孔h3并接触第二MTJ单元44的露出部分。第二位线/BL形成得与第一位线BL间隔预定距离，并优选与第一位线BL平行形成。第四ILD70形成在第三ILD68上以便覆盖第一位线BL和第二位线/BL。

如上所述，根据本发明的MRAM包括由单穿通晶体管和两个MTJ单元形成的单位单元。与穿通晶体管并联连接的一个MTJ单元为可以记录数据的主单元，另一个为记录确定的数据的参考单元。因此，本发明的MRAM具有和单一单元结构的MRAM同样高的集成密度并具有充分的感应裕度、高速的工作和减小的噪音。而且，不象有双单元结构的MRAM，因为根据本发明的MRAM包括由单穿通晶体管形成的单位单元，因此消除了偏移。另外，在根据本发明的MRAM中，当穿通晶体管一般截止时，电流在记录操作期间流过MTJ单元的下板。因此，记录数据所需的电流可以最小化。

虽然参考优选实施例具体示出并描述了本发明，本领域的普通技术人员可以理解在不脱离由以下的权利要求限定的本发明的精神和范围的情况下可以进行形式和细节的各种变化。例如，本领域普通技术人员可以作为双层形成第一数据线DL1和第二数据线DL2。同时，第一MTJ单元和第二MTJ单元可以使用不同的工艺和不同的材料形成。

Claims

1.一种MRAM包括：

半导体基板；

形成在半导体基板上的一晶体管；

形成在半导体基板上以便覆盖晶体管的一层间介电层；和

在层间介电层中形成与晶体管的漏区并联连接的一第一MTJ单元和一第二MTJ单元，

其中第一MTJ单元连接到在层间介电层中形成的第一位线，第二MTJ单元连接到在层间介电层中形成的第二位线，

以及其中数据线形成在第一MTJ单元和晶体管栅电极之间，使之垂直于第一位线和第二位线。

2.根据权利要求1的MRAM，其中焊盘导电层设置在第一MTJ单元和数据线之间以便连接到漏区，第一MTJ单元和第二MTJ单元形成在焊盘导电层上。

3.根据权利要求2的MRAM，其中虚拟数据线形成在形成第二MTJ单元的焊盘导电层的下面。

4.根据权利要求2的MRAM，其中接触孔在层间介电层中形成以便露出漏区，焊盘导电层接触填充接触孔的导电塞的整个表面。

5.根据权利要求2的MRAM，其中层间介电层包括覆盖晶体管的第一层间介电层、形成在第一层间介电层上以便覆盖数据线的第二层间介电层、以及形成在第一和第二位线与第二层间介电层之间以便包围顺序层叠的焊盘导电层、第一MTJ单元和第二MTJ单元的第三层间介电层。

6.根据权利要求5的MRAM，其中第二接触孔和第三接触孔形成在第三层间介电层中以分别露出第一MTJ单元和第二MTJ单元的预定部分。

7.根据权利要求6的MRAM，其中第一位线形成在第三层间介电层上并通过第二接触孔连接到第一MTJ单元。

8.根据权利要求6的MRAM，其中第二位线形成在第三层间介电层上并通过第三接触孔连接到第二MTJ单元。

9.一种制造MRAM的方法，包括：

(1)在半导体基板上形成晶体管；

(2)在半导体基板上形成第一层间介电层以便覆盖晶体管；

(3)在第一层间介电层上形成第一数据线；

(4)在第一层间介电层上形成第二层间介电层以覆盖第一数据线；

(5)在第二层间介电层上形成焊盘导电层以便连接到晶体管的漏区，其中焊盘导电层在第一数据线向上方向与向上方向相反的方向同样地延伸；

(6)在焊盘导电层上形成第一MTJ单元与第二MTJ单元，其中第一MTJ单元形成在第一数据线的向上方向延伸的焊盘导电层上，第二MTJ单元形成在以向上方向的相反方向延伸的焊盘导电层上；

(7)在第二层间介电层上形成第三层间介电层以便覆盖焊盘导电层、第一MTJ单元和第二MTJ单元；和

(8)在第三层间介电层上形成连接到第一MTJ单元的第一位线和连接到第二MTJ单元的第二位线。

10.根据权利要求9的方法，其中步骤(5)进一步包括：

在第一层间介电层和第二层间介电层中形成第一接触孔以便和第一数据线相间隔并露出晶体管漏区；和

在第二层间介电层上形成焊盘导电层以填充第一接触孔。

11.根据权利要求9的方法，其中步骤(5)进一步包括：

在第一层间介电层和第二层间介电层中形成第一接触孔以便和第一数据线相间隔并露出晶体管漏区；

用导电塞填充第一接触孔；和

在第二层间介电层上形成焊盘导电层以便接触导电塞的整个表面。

12.根据权利要求9的方法，其中在步骤(3)中，虚拟数据线与第一数据线同时形成在和第一数据线相间隔的第一层间介电层上。

13.根据权利要求9的方法，其中步骤(8)进一步包括：

在第三层间介电层中形成第二接触孔和第三接触孔以便露出第一MTJ单元和第二MTJ单元；和

在第三层间介电层上同时形成填充第二接触孔的第一位线和填充第三接触孔的第二位线。