CN1527415A - 薄膜压电元件及其制造方法与执行元件 - Google Patents

薄膜压电元件及其制造方法与执行元件 Download PDF

Info

Publication number
CN1527415A
CN1527415A CNA2004100080375A CN200410008037A CN1527415A CN 1527415 A CN1527415 A CN 1527415A CN A2004100080375 A CNA2004100080375 A CN A2004100080375A CN 200410008037 A CN200410008037 A CN 200410008037A CN 1527415 A CN1527415 A CN 1527415A
Authority
CN
China
Prior art keywords
electrode film
counter electrode
main electrode
membrane
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100080375A
Other languages
English (en)
Other versions
CN100353579C (zh
Inventor
ɽ��һ��
内山博一
柳照美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1527415A publication Critical patent/CN1527415A/zh
Application granted granted Critical
Publication of CN100353579C publication Critical patent/CN100353579C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/206—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using only longitudinal or thickness displacement, e.g. d33 or d31 type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

一种薄膜压电元件及其制造方法以及执行元件，所述薄膜压电元件层积两层主电极膜和对向电极膜夹持的压电薄膜，并将其形成一对，在电极取出区域设置主电极膜的一部分比压电薄膜突出的区域，设置第一开口部和第二开口部中的至少某一开口部，所述第一开口部形成于所述区域上的绝缘层上，所述第二开口部如下形成，设置在对向电极膜的一部分仅形成有绝缘层的区域，在该区域上的绝缘层上形成所述第二开口部，并具有介由所述开口部和对向电极膜或主电极膜连接并引出至表面层的连接配线。

Description

薄膜压电元件及其制造方法与执行元件
技术领域
本发明涉及薄膜压电元件及其制造方法与使用所述元件的执行元件。
背景技术
近年来，人们正努力应用半导体制造技术以实现微小机械装置，执行元件等机械电子元件已经登场。使用这样的元件，可实现小型、高精度的机械装置。特别是将使用压电元件的执行元件应用于盘装置的磁头滑块的微小定位等正在考虑。
例如，在磁盘记录再生装置中，将对磁盘进行信息的记录再生的磁头搭载在磁头滑块上，安装在执行元件臂上。通过音圈电机(以下称VCM)使该执行元件臂摆动，并使其定位在磁盘上规定的磁道位置上，由磁头进行记录再生。但是，仅利用这样现有的VCM定位，在提高记录密度的同时，不能确保足够的精度。由此，提出了如下技术方案，在利用VCM定位装置的同时，利用使用了压电元件的微小定位装置对磁头滑块进行微驱动，进行高速、高精度的定位(超高TPI化和复合执行元件(ピギ-バツクアクチユエ-タ)，IDEMA Japan News，国际ディスクドライブ协会，1999年9月，第32号，P.4-7)。
这样，人们正在期望将使用压电元件的执行元件应用于各个方面。近年来，压电元件例如如特开平6-224483号公报所示，多使用通过原料片层积方式或厚膜多层形成方式多层化后的结构。但是，由于利用这些制造方法进行制造时，压电元件的一层的厚度为数10um左右，故必须使用100V以上的驱动电压。
与此相对，特开平8-88419号公报显示了小型化、可由低电压驱动，且位移量大的薄膜层积型执行元件及其制造方法。该制造方法如下所示。首先，在氧化镁(MgO)、钛酸锶(SrTiO3)或蓝宝石(Al2O3)等单晶衬底上形成白金(Pt)、铝(Al)、金(Au)或银(Ag)等电极层、及由钛酸锆酸铅(PZT)或钛酸锆酸镧酸铅(PLZT)等压电材料构成的压电层、以及和上述相同材料的电极层。再在该膜上形成由玻璃或硅构成的接合层，从而制造压电部件。
然后，介由接合层利用阳极接合法使压电部件相互接合，然后，通过研磨等除去一侧的衬底。除去后，在露出的电极层上再次形成接合层。将该接合层和另一压电部件的接合层再次接合。通过反复进行上述工序，形成多层结构的层积体。其后，由两侧交替地取出该层积体中的内层电极，制造层积型执行元件。
这种薄膜层积型执行元件由于可降低驱动电压，故具有可使电源电路等价格便宜的特征。但是，由于从多层层积压电部件形成的层积体的两个侧面，介由绝缘层形成外部电极，因此至少该外部电极的形成需要在每个层积体上都进行，为此批量生产存在问题。另外，由于是相对衬底面发生垂直方向变位的结构，故不适合做成例如作为盘装置的磁头滑块的微小执行元件使用的形状。
本发明的目的在于，提供一种薄膜压电元件及其制造方法与使用该薄膜压电元件的执行元件，其可改善压电薄膜蚀刻时形状的再现性，防止夹着压电薄膜的电极间的短路等缺陷的发生，压电特性良好且波动小。
本发明的薄膜压电元件的结构如下：其包括：结构体，其使第一对向电极膜和第二对向电极膜相互相对物理及电连接由第一主电极膜和第一对向电极膜夹着的第一压电薄膜及由第二主电极膜和第二对向电极膜夹着的第二压电薄膜而构成；绝缘层，其覆盖沿该结构体厚度的外周区域，
电极取出区域的第一主电极膜具有一部分比第一压电薄膜延长的第一主电极膜突出部，配置介由在第一主电极膜突出部上的绝缘层上形成的第一开口部连接第一主电极膜突出部和第二主电极膜的第一连接配线，并且，电极取出区域的第二主电极膜、第二压电薄膜及第二对向电极膜的宽度比所述第一对向电极膜的宽度窄，在第一对向电极膜上具有层积有绝缘层的区域，配置有介由在该区域上的绝缘层上形成的第二开口部与第一对向电极膜电连接的第二连接配线。
另外，本发明的薄膜压电元件也可如下构成：由一对元件部保持预先设定的设定间隔配置在平面上的结构构成，作为一对元件部的压电体起作用的压电功能区域相对所述设定间隔中心线具有镜面对称形状，并且，包括元件部间由在所述设定间隔的一部分利用构成元件部的材料中的至少一种材料连接的连接部，其中，一对元件部各自包括：结构体，其使第一对向电极膜和第二对向电极膜相互相对物理及电连接由第一主电极膜和第一对向电极膜夹着的第一压电薄膜及由第二主电极膜和第二对向电极膜夹着的第二压电薄膜而构成；绝缘层，其覆盖沿该结构体厚度的外周区域，
电极取出区域的第一主电极膜具有一部分比第一压电薄膜突出的第一主电极膜突出部，设置第一开口部和第二开口部中的至少某一开口部，所述第一开口部形成于第一主电极膜突出部上的绝缘层上，所述第二开口部如下形成，使所述电极取出区域的第二主电极膜、第二压电薄膜及第二对向电极膜的宽度比第一对向电极膜的宽度窄，在第一对向电极膜上设置形成有绝缘层的区域部，在该区域部的第一对向电极膜上的绝缘层上形成所述第二开口部，具有介由上述第一开口部或上述第二开口部与第一对向电极膜或第一主电极膜连接并引出至表面层的连接配线。
通过采用这种结构，只要在粘合后仅对绝缘树脂层进行蚀刻加工即可，故蚀刻容易且可提高图案形状的精度。另外，由于没有在压电薄膜形成开口部的加工，故也可防止夹持压电薄膜的电极间的短路等缺陷的发生。
附图说明
图1是使用由本发明实施例1的一对元件部构成的薄膜压电元件的执行元件的平面图；
图2是说明上述执行元件的动作的概念图；
图3是使用上述执行元件的磁头记录再生装置的主要部分的立体图；
图4是显示沿图1所示的100-100线的执行元件的剖面结构的图；
图5A是在本发明实施例1的薄膜压电元件的制造方法中，在第一衬底上层积第一主电极膜和第一压电薄膜后，蚀刻加工第一压电薄膜的状态的剖面图；
图5(B)是在上述制造方法中，蚀刻加工第一主电极膜状态下的剖面图；
图5(C)是在上述制造方法中，在第一压电薄膜上形成第一对向电极膜状态下的剖面图；
图5(D)是在上述制造方法中，在第一压电薄膜上形成第一对向电极膜状态下的平面图；
图6(A)是在上述制造方法中，在第二衬底上层积第二主电极膜和第二压电薄膜后，蚀刻加工第二压电薄膜状态下的剖面图；
图6(B)是在上述制造方法中，蚀刻加工第二主电极膜状态下的剖面图；
图6(C)是在上述制造方法中，在第二压电薄膜上形成第二对向电极膜状态下的剖面图；
图6(D)是在上述制造方法中，在第二压电薄膜上形成第二对向电极膜状态下的平面图；
图7(A)是在上述制造方法中，接合第一对向电极膜和第二对向电极膜状态下的剖面图；
图7(B)是在上述制造方法中，在空隙部填充绝缘树脂层状态下的剖面图；
图7(C)是在上述制造方法中，蚀刻除去第二衬底，形成绝缘保护膜，并设置规定开口部状态下的剖面图；
图8(A)是在上述制造方法中，绝缘树脂层蚀刻加工为覆盖结构体的形状的状态下的剖面图；
图8(B)是在上述制造方法中，形成第一连接配线和第二连接配线状态下的剖面图；
图8(C)是在上述制造方法中，自衬底分离薄膜压电元件状态下的剖面图；
图9是本发明实施例2的薄膜压电元件的平面图；
图10是上述实施例的薄膜压电元件的剖面图；
图11(A)是在上述实施例的薄膜压电元件的制造方法中，在第一衬底上形成规定图案形状的第一主电极膜和第一压电薄膜状态下的剖面图；
图11(B)是在上述制造方法中，在第一压电薄膜上进一步形成第一对向电极膜状态下的剖面图；
图11(C)是在上述制造方法中，在第一压电薄膜上进一步形成第一对向电极膜状态下的平面图；
图12(A)是在上述制造方法中，在第二衬底上形成规定图案形状的第二主电极膜和第二压电薄膜状态下的剖面图；
图12(B)是在上述制造方法中，在第二衬底上形成规定图案形状的第二主电极膜和第二压电薄膜状态下的平面图；
图13(A)是在上述制造方法中，接合第一对向电极膜和第二对向电极膜，并蚀刻除去第二衬底，进一步形成绝缘保护膜状态下的剖面图；
图13(B)是在上述制造方法中，形成第一连接配线和第二连接配线状态下的剖面图；
图14是本发明实施例2变形例的薄膜压电元件的剖面图；
图15是本发明实施例3的薄膜压电元电极取出区域的剖面图；
图16(A)在上述实施例的薄膜压电元件的制造方法中，在第一衬底上层积第一主电极膜、第一压电薄膜及第一对向电极膜，并形成规定图案状态下的剖面图；
图16(B)是图16(A)所示的形状的平面图；
图17(A)是显示在上述实施例的薄膜压电元件元件的制造方法中，在第二衬底上形成第二主电极膜、第二压电薄膜及第二对向电极膜状态下的剖面图；
图17(B)是图17(A)所示的形状的平面图；
图18(A)是在上述实施例的薄膜压电元件的制造方法中，在使第一对向电极膜和第二对向电极膜对向粘附接合后，蚀刻除去第二衬底，并在露出的表面形成绝缘保护膜状态下的剖面图；
图18(B)是在上述实施例的薄膜压电元件的制造方法中，蚀刻绝缘保护膜和绝缘树脂层状态下的剖面图。
具体实施方式
以下参照附图具体地说明本发明实施例的薄膜压电元件。另外，在附图中，由于相同的构成要素使用同一符号，故有时会省略说明。
实施例1
下面说明本发明实施例1的薄膜压电元件54及其制造方法以及使用该薄膜压电元件的执行元件及盘装置。
图1显示使用本发明的由一对元件部54A、54B构成的薄膜压电元件54的执行元件的平面图。该执行元件用于在各种盘装置中将记录再生头高精度地定位于盘的规定位置。
在本实施例中，说明在磁盘记录再生装置中使用该执行元件的情况。在磁盘记录再生装置中，该执行元件用于使安装磁头的磁头滑块微动作，将磁头高精度微细地定位于盘上的规定磁道位置。
图1所示的薄膜压电元件54包括两个元件部54A、54B。该一对元件部54A、54B相对102-102线相互形成镜像关系。这些元件部54A、54B各自由主要作为压电体起作用的压电功能区域106和主要用于和外部电路连接的电极取出区域108构成。
该一对元件部54A、54B被粘接树脂层(未图示)粘接固定在作为支撑部件的挠性臂(フレクシヤ-)460上。粘接固定后，将由元件部54A、54B上设置的第一连接配线8及第二连接配线9构成的连接电极焊盘和挠性臂460上设置的压电体电极焊盘464利用例如引线464连接，构成用于使磁头微细定位的执行元件。
挠性臂460具有自粘接薄膜压电元件54的区域延伸，用于固定磁头滑块(未图示)的滑块保持部461。在该滑块保持部461上设有用于和磁头滑块(未图示)上搭载的磁头(未图示)的电极端子连接的磁头电极焊盘462。磁头电极配线463自该磁头电极焊盘462在薄膜压电元件54间的挠性臂460上配置，和自压电体电极焊盘464配置的压电体电极配线465同样，一直配线到和外部设备连接的连接焊盘(未图示)。
下面说明这种结构的执行元件的动作。若向薄膜压电元件54的一对元件部54A、54B分别施加相反极性电压，则当如图2所示，一个元件部54A伸长时，另一元件部54B就会收缩。这样的两个逆平行方向的位移作用在滑块保持部461上，滑块保持部461受其合力作用，向104-104线方向微动。通过高精度控制这种微动，可在盘(未图示)上的规定磁道位置高精度定位磁头。例如，若使各个元件部54A、54B的各个压电薄膜的厚度为2.5um，并在各个主电极膜和对向电极膜之间施加±5V的反相电压，则104-104方向的磁头位移量也可以为±0.8um。
图3显示使用该执行元件的磁盘记录再生装置的主要部分立体图。磁盘902被固定在主轴901上，并通过旋转装置903以一定的转速向箭头A所示的方向旋转驱动。该旋转装置一般采用主轴电机。与磁盘902对向的面侧设有挠性臂(未图示)的悬臂906被固定在臂907上。该臂907可自由旋转地由轴承部908支撑。磁头滑块904被固定在挠性臂上。另外，在作为支撑部件的挠性臂上也固定一对薄膜压电元件54，由该挠性臂和薄膜压电元件54构成执行元件905。
通过作为第一定位装置909的VCM使臂907摆动，将磁头滑块904定位在磁盘902的规定磁道位置。在现有的磁盘记录再生装置中，仅由作为该第一定位装置909的VCM进行定位。但是，在本实施例中，通过所述执行元件905使磁头滑块904进一步地微动，进行更加精密的定位。由于该执行元件905的微动可利用薄膜压电元件54上施加的电压控制，故还可以充分地跟踪到微小的磁道位置。其结果可进行更高密度的记录再生。另外，磁盘记录再生装置由箱体910和未图示的盖覆盖整体，相对外气被密封。
图4显示该执行元件的剖面结构。图4显示了沿图1所示的100-100线的剖面形状。
本实施例的薄膜压电元件54由图1及其说明可知，相对102-102线呈镜面对称形状。另外，各个元件部54A、54B中，由第一主电极膜2和第一对向电极膜5夹持的第一压电薄膜3与由第二主电极膜12和第二对向电极膜15夹持的第二压电薄膜13在第一对向电极膜5及第二对向电极膜15之间介由导电性粘接层20粘接固定，且利用和这些厚度相同厚度的绝缘层6保护外周部，并在该绝缘树脂层6及第二主电极膜12上形成绝缘保护膜18。
在主要作为压电体起作用的压电功能区域106中，第一主电极膜2、第一对向电极膜5、第一压电薄膜3、第二主电极膜12、第二对向电极膜15及第二压电薄膜13被全部加工成大致相同的形状。
另外，绝缘层6保护第一压电薄膜3或第二压电薄膜13等，且防止第一连接配线8和第一对向电极膜5、第二对向电极膜15及粘接层20接触而短路。在本实施例中，该绝缘层6使用了树脂材料，故以下称绝缘树脂层6。
在电极取出区域108上，整体形状为由第一主电极膜2和第一对向电极膜5夹持的第一压电薄膜3与由第二主电极膜12和第二对向电极膜15夹持的第二压电薄膜13在第一对向电极膜5及第二对向电极膜15之间介由导电性粘接层20物理或电连接。
但是，在与元件部54A、54B相互对向的内周侧相反的外周侧，形成第一主电极膜2的一部分延伸而比第一压电薄膜3突出的第一主电极膜突出部21。在绝缘树脂层6上形成到达该第一主电极膜突出部21的第一开口部62，并介由该第一开口部62利用第一连接配线8电连接第一主电极膜突出部21和第二主电极膜12。
另外，在元件部54A、54B相互对向的内周侧，第二主电极膜12、第二压电薄膜13及第二对向电极膜15的一部分被切除，形成比第一对向电极膜5更窄。由此，形成露出第一对向电极膜5的区域。以下将该露出区域称为第一对向电极膜突出部51。在绝缘树脂层206上形成到达该第一对向电极膜突出部51的第二开口部64，介由该第二开口部64直至绝缘保护膜18的表面形成连接于第一对向电极膜5的第二连接配线9。
另外，由于第一对向电极膜5和第二对向电极膜15通过导电性粘接层20接合，故第二对向电极膜15也同样被连接在第二连接配线9上。利用绝缘树脂层6形成连接两个元件部54A、54B间的连接部70，并使两者一体化。
如图1所示，第一连接配线8和第二连接配线9也兼作和压电体电极焊盘64连接的连接电极焊盘。这样，构成薄膜压电元件54。
该薄膜压电元件54通过粘接树脂层458被粘接固定在挠性臂460上。该粘接树脂层458可使用市售的一液性常温硬化型环氧树脂或二液性粘接剂、氨基甲酸乙酯系树脂等。
薄膜压电元件54也可以形成用于保护第一连接配线8和第二连接配线9的保护膜，在规定区域设置开口部，作为连接电极焊盘。由此，可由外部环境保护第一连接配线8和第二连接配线9，故可进一步提高可靠性。
以下，参照附图详细说明本实施例的薄膜压电元件54的制造方法。图5A～图8D是说明本实施例的薄膜压电元件54的制造方法的主要工序的图。在本实施例的薄膜压电元件54中，由于用于和压电体电极焊盘64连接的配线连接结构有特征，故通过沿图1所示的100-100线的剖面形状说明工序。
首先，参照图5A～图5D说明第一衬底1上的薄膜形成和其加工。
图5A显示在第一衬底1上层积第一主电极膜2和第一压电薄膜3后将该第一压电薄膜3蚀刻加工为规定形状的状态。
第一压电薄膜3由于要求良好的压电特性，因此，作为第一衬底1或压电薄膜的材料及其成膜条件的设定很重要。例如，第一衬底1使用氧化镁单晶衬底(MgO衬底)，在该MgO衬底上作为第一主电极膜2通过喷溅形成C轴取向的白金膜(Pt膜)。而后，如在该Pt膜上通过喷溅形成例如钛酸锆酸铅(PZT)膜，可得到压电特性良好的薄膜。在该PZT膜形成时，通过将MgO衬底的温度以约600℃成膜，得到在膜面向垂直方向极化取向的PZT膜。
作为第一衬底1，不仅可使用所述的MgO衬底，还可以使用钛酸锶衬底、蓝宝石衬底或硅单晶衬底(Si衬底)。另外，作为第一主电极膜2，不仅可使用Pt膜，还可以是金(Au)、铱(Ir)、铑(Rh)、钌(Ru)、银(Ag)、铼(Re)、及钯(Pd)之中的任意一种金属或其氧化物，采用具有导电性的材料。作为压电薄膜，不仅可使用PZT，还可以使用钛酸锆酸镧酸铅(PLZT)、钛酸钡等。
为了将第一压电薄膜3蚀刻加工为规定形状，可以采用干蚀刻或湿蚀刻的任意一种。特别是由于湿蚀刻的装置简单，且进行时间短，故具有可提高批量生产性的优点。当湿蚀刻PZT膜时，可使用氟酸和硝酸的混合液、氟酸和硝酸以及醋酸的混合液或将这些混合液进一步由纯水稀释的液体。由于此时的蚀刻仅蚀刻第一压电薄膜3，故蚀刻的控制是容易的。因此，可减小边缘腐蚀现象，还可降低蚀刻引起的形状偏差。
图5B显示进一步将第一主电极膜2蚀刻加工成规定形状的状态。该蚀刻加工中，在蚀刻第一压电薄膜3后，在第一衬底1的表面涂敷光致抗蚀剂膜，在使用规定的光掩膜曝光、显影后，以抗蚀剂图案为掩膜，蚀刻第一主电极膜2。在第一主电极膜2的蚀刻中，由于其膜厚与第一压电薄膜3相比非常薄，故由干蚀刻或湿蚀刻的任意一种均可高精度地形成图案。另外，也可以根据使用的电极膜的材料，选择干蚀刻或湿蚀刻。
此时，第一主电极膜2的图案形状如下。其整体形状大致和第一压电薄膜3相同，但比第一压电薄膜3大，至少外周区域稍稍露出。另外，在电极取出区域108，其一部分在外周侧延伸，形成比第一压电薄膜3突出的第一主电极膜突出部21。这样的图案形状可使用光掩膜容易地得到。
若第一主电极膜2的整体形状形成由第一压电薄膜3露出的形状，则第一压电薄膜3可不暴露于蚀刻第一衬底1分离薄膜压电元件54时的蚀刻用药剂。通常，第一压电薄膜3也往往会一定程度地被蚀刻除去第一衬底1时的药液侵入。如比第一压电薄膜3更宽地形成第一主电极膜2，则第一压电薄膜利用第一主电极膜3保护，就不会直接接触所述药液。其结果可防止所述药液侵入第一压电薄膜2。
另外，在通过研磨等进行第一衬底的除去时或蚀刻用药剂不会侵入第一压电薄膜3时，不需要特意采用这种结构。
图5C是显示进一步在第一压电薄膜3上形成第一对向电极膜5状态的剖面图，图5D是其平面图。第一对向电极膜5是和第一压电薄膜3大致相同的形状，且仅在第一压电薄膜3的表面层上形成，而不和第一主电极膜2电接触。在本实施例中，第一对向电极膜5形成多层结构。即，上层膜52使用金(Au)，下层膜53和第一主电极膜2相同使用Pt膜。下层膜53可适当选择使用和第一主电极膜2相同的材料。即使是由这样的多层结构构成的第一对向电极膜5的情况，也可以采用通常的技术容易地由光致蚀刻工艺和蚀刻工艺形成规定图案。
由图5C及图5D可知，在压电功能区域106，第一主电极膜2、第一压电薄膜3及第一对向电极膜5是相同的形状，是由第一衬底1侧台阶状地层积的结构。另一方面，在电极取出区域108，如图所示，形成第一主电极膜2一部分露出的第一主电极膜突出部21。至此，第一衬底1上的膜形成及其加工结束。
其次，参照图6A～图6D说明第二衬底11上的膜形成和加工。
图6A中，在第二衬底11上层积第二主电极膜12和第二压电薄膜13后，将第二压电薄膜13蚀刻加工成规定图案形状。
图6B显示将该第二压电薄膜13下部的第二主电极膜12同样蚀刻加工成规定图案形状的状态。该第二主电极膜12的图案形状和第二压电薄膜13整体形状相同，是由第二压电薄膜13稍微露出的形状。这与第一衬底1上的第一压电薄膜3和第一主电极膜2的图案结构相同。
图6C显示在第二压电薄膜13上形成第二对向电极膜15的状态。第二对向电极膜15的整体形状和第二压电薄膜13相同，但仅在第二压电薄膜13的表面上形成，不和第二主电极膜12电接触。该第二对向电极膜15也是多层结构，上层膜151是锡(Sn)，下层膜52是Pt膜。
另外，作为第二衬底11可使用和第一衬底1相同的衬底。在该第二衬底11上形成的第二主电极膜12和第二压电薄膜13可直接使用在第一衬底1上形成的材料及成膜方法来形成。
图6D是图6C所示的加工状态的平面图。第二主电极膜12、第二压电薄膜13及第二对向电极膜15的图案形状作为整体形状全部大致相同，由第二衬底11侧台阶状地形成，由表面侧看，在外周部各自露出第二压电薄膜13及第二主电极膜12。通过形成这样的形状，第二主电极膜12和第二对向电极膜15就不会电接触。然后，在蚀刻除去第二衬底11时，可防止第二压电薄膜13暴露于该蚀刻药液中。
在电极取出区域108的外周侧，第二主电极膜12、第二压电薄膜13及第二对向电极膜15和第一对向电极膜5及第一压电薄膜3形成相同的图案形状。但是，在其内周侧，第二主电极膜12、第二压电薄膜13及第二对向电极膜15在角部被切除一部分。因此，在该区域部中，这些膜比第一对向电极膜宽度窄。通过这样被切除，在粘合第一衬底1和第二衬底11时，该切口区域部的第一对向电极膜5露出，形成第一对向电极膜突出部51。
其次，说明将直至图5C和图6C所示的加工完成状态的第一衬底1和第二衬底11粘合，并制造薄膜压电元件54的工序。
图7A是对向粘附第一对向电极膜5和第二对向电极膜15、将第一对向电极膜5和第二对向电极膜15接合状态的剖面图。该接合如下进行，在第一对向电极膜5的表面作为上层膜52形成Au膜。在第二对向电极膜15上作为上层膜151形成Sn膜。在将各上层膜52、151相互之间粘附，加热到产生Au-Sn共晶反应的温度时，两者熔融接合，形成一体化的粘接层20。
这样，得到利用粘接层20层积的结构体。构成元件部54A、54B的结构体50A、50B要预先保持一定的间隔制造好。在第一衬底1和第二衬底11上制造多个这样的一对结构的结构体50A、50B，为了图面的简洁，仅记载一对。
在本实施例中，是利用Au-Su共晶反应进行接合，但本发明不限于此。只要是在较低温度下接合的材料的组合即可，例如，也可以是由Au、Ag、Cu构成的第一组和由包含Sn、Cd、Au的Sn或Cd构成的第二组各自任意选择的组合。另外，也可以是在各上层膜上形成焊锡材料而由焊锡焊接的方式。还可以是使用导电性粘接剂的粘接方式。
作为第一衬底1和第二衬底11使用MgO衬底时，在该MgO衬底上形成的压电薄膜的极化相对于衬底面为垂直方向。由此，通过这样的粘接使极化方向相互相反。因此，如向第一主电极薄膜2和第二主电极薄膜12施加相同的电位，向第一对向电极膜5和第二对向电极膜15施加相同的电位，则可使第一压电薄膜3和第二压电薄膜13进行相同的伸缩动作。
利用所述接合形成一对结构体50A、50B，在第一衬底1和第二衬底11之间产生与这些结构体50A、50B的厚度相当的间隙部。在该间隙部填充树脂，从而形成绝缘树脂层6。图7B显示填充了绝缘树脂层6的状态。该结构体50A、50B的厚度大约为10um，可通过适当地调节树脂黏度使树脂浸透填充。该树脂可使用至少可利用光致蚀刻工艺和蚀刻加工的树脂。
在本实施例中，说明作为树脂使用丙烯类感光性材料时的制造方法。在填充了丙烯类感光性树脂的状态下，例如在加热板上按每个衬底载置，以60℃加热10分钟，接着由加热板以80℃加热5分钟。通过如上加热处理，作为绝缘树脂层20的丙烯类感光性树脂形成半硬化状态。通过形成这种半硬化的状态，由蚀刻除去第二衬底11时的蚀刻药液保护结构体50A、50B，同时将绝缘树脂层6以规定的图案形状蚀刻也就容易了。
将在结构体50A、50B间的间隙部填充的树脂形成半硬化状态下的绝缘树脂层6后，蚀刻除去第二衬底11。由于结构体50A、50B的外周区域完全由绝缘树脂层6保护，故结构体50A、50B除去第二主电极膜12以外，不会直接暴露在蚀刻液中。因此，第一压电薄膜3或第二压电薄膜13完全不会暴露在蚀刻液中，不会产生劣化现象。此时，必须仅选择地除去第二衬底11，作为其方法可通过蚀刻、研磨或研磨到规定厚度后蚀刻等方法进行。另外，在第一衬底1和第二衬底11为相同材料时，只要在使用不被该药液蚀刻的树脂覆盖第一衬底1面后进行蚀刻即可。在本实施例中，由于第二主电极膜12采用Pt膜，故完全不会被作为第二衬底11使用MgO衬底时的蚀刻液磷酸和醋酸的混合液蚀刻。
当除去第二衬底11时，结构体50A、50B以由绝缘树脂层6连接的状态露出。形成该状态以后，形成覆盖绝缘树脂层6和第二主电极膜12的表面的绝缘保护膜18。然后，为使第二主电极膜12的一部分露出，而在该绝缘保护膜18上设置开口部182。图7C显示该状态。该开口部182的形成可以在绝缘树脂层6上加工第一开口部62和第二开口部64的工序进行。
接着，如图8A所示，将绝缘树脂层6蚀刻加工成覆盖结构体50A、50B的外周区域的形状。在该蚀刻加工中，由于压电薄膜等完全不露出，故不会被蚀刻，蚀刻工序可稳定、重复性好地进行。此时，如表面形成的绝缘保护膜18也能一并加工，则效率高，故绝缘保护膜18和绝缘树脂层6最好使用相同的材料。在该蚀刻加工时，也同时形成连接两个元件部54A、54B间的连接部70。
而后，形成到达第一主电极膜突出部21和第一对向电极突出部51的第一开口部62和第二开口部64。在该蚀刻加工中，只要在绝缘保护膜18表面形成光致抗蚀剂膜，在曝光、显影处理后，同时蚀刻绝缘保护膜18和绝缘树脂层6即可。在绝缘保护膜18和绝缘树脂层6使用具有感光性的相同材料时，该加工更简单。例如，当使用丙烯类感光性树脂作为绝缘树脂层6时，若绝缘保护膜18也使用同样的丙烯类感光性树脂，则仅通过曝光显影，即可同时将绝缘保护膜18和绝缘树脂层20形成规定的图案形状。图8A显示进行这种处理后的图案形状。
在进行这种加工后，进一步利用高温加热半硬化状态的绝缘树脂层6，进行最后的硬化。在绝缘树脂层6使用丙烯类感光性树脂时，只要以150℃加热30分钟，而后以200℃加热30分钟即完成硬化。
通过进行用于半硬化的加热和用于最终硬化的加热这两个阶段的加热工序，可使绝缘树脂层6的蚀刻加工变得容易，同时，可可靠地除去绝缘树脂层6中残留的溶剂成分，因此，可大致可靠地消除由溶剂成分产生的气泡。
由于结构体50A、50B的外周区域仅由绝缘树脂层6保护，因此，可改善耐湿性，并可防止压电特性的劣化。
本实施例中说明了作为绝缘树脂层6和绝缘保护膜18使用丙烯类感光性树脂的情况，但本发明不限于此。例如也可以是感光性环氧系树脂、不饱和聚酯类树脂、烯硫醇类感光性树脂、光分解型叠氮化合物类树脂、萘醌二叠氮类树脂、光架桥型重铬酸类树脂、或聚乙烯类感光性树脂等。也可以不是具有感光性的树脂材料，只要是可在表面形成光致抗蚀剂，而后将光致抗蚀剂作为掩膜进行蚀刻加工的材料，就可无特别限制地使用。
另外，也可以在将绝缘树脂层6形成规定的图案形状后，涂敷绝缘保护膜18，然后蚀刻加工该绝缘保护膜18。此时，绝缘保护膜18可以是感光性或非感光性的任意一种材料。
在图8A所示的工序中，无论是在形成规定的图案形状时，还是在形成开口部时，均是仅蚀刻绝缘树脂层6和绝缘保护膜18即可，因此，蚀刻精度及成品率得到较大改善。即，形成到达第一主电极膜突出部21和第一对向电极膜突出部51的第一开口部62和第二开口部64与以规定的形状蚀刻外周区域的工序仅蚀刻绝缘树脂层6和在其表面形成的绝缘保护膜18即可。因此，与将第一主电极膜、第一压电薄膜、第一对向电极膜、粘接层、第二主电极膜、第二压电薄膜及第二对向电极膜层积后进行规定图案形状的蚀刻的现有方法相比，能可靠地防止蚀刻时的残渣等引起的短路缺陷和图案形状的异常等。
接着，为电连接第二主电极12和第一主电极膜突出部21，而介由第一开口部62形成第一连接配线8。同时，介由第二开口部64形成将第一对向电极膜突出部51连接到绝缘保护膜18的表面的第二连接配线9。第一连接配线8和第二连接配线9同时成膜，并通过光致蚀刻工艺和蚀刻工艺同时形成规定的图案形状。图8B显示如此形成第一连接配线8和第二连接配线9的状态。
通过上述加工处理，以在第一衬底1上固定的状态完成作为薄膜压电元件54的形状。而后，蚀刻第一衬底1，由衬底分离薄膜压电元件54。因此，在薄膜压电元件54的表面涂敷石蜡等树脂后，蚀刻除去第一衬底1。此时，石蜡等树脂选择不会被蚀刻第一衬底1的药液侵入的树脂。
蚀刻除去第一衬底1后，溶解除去石蜡等树脂，则可得到由各个衬底完全分离的薄膜压电元件54。这如图8C所示。
在本实施例的薄膜压电元件的制造方法中，在第一衬底1和第二衬底11上分别蚀刻第一压电薄膜3和第二压电薄膜13，层积后的蚀刻加工仅是由绝缘树脂层6和绝缘保护膜18形成的树脂膜。在层积的状态下蚀刻压电薄膜的现有方法中，有时在压电薄膜的侧壁部会产生残渣，使上下电极膜之间短路或产生图案的收缩。但是，在本实施例中，是各自单独被蚀刻，层积后仅是树脂膜的蚀刻，故能可靠地防止这些缺陷，并可大幅度改善成品率。
将该薄膜压电元件54利用粘接树脂层粘接在作为支撑部件的挠性臂460上，并利用引线467等连接第一连接配线8和第二连接配线9上设置的连接电极焊盘与挠性臂460上设置的压电电极焊盘464，完成执行元件905。
第一衬底1和第二衬底11的接合不仅是所述的共晶接合方式，也可以是在第一对向电极膜5和第二对向电极膜15各自相对的面上涂敷导电性粘接剂来接合的方式。此时，导电性粘接剂可以涂敷在两个对向电极膜上，也可以仅涂敷在一侧的对向电极膜上。在第一对向电极膜突出部51上涂敷导电性粘接剂的情况下，在蚀刻绝缘性树脂层6形成第二开口部64时，可以露出由导电性粘接剂构成的接合层20，或露出第一对向电极膜5。导电性粘接剂未必是在压电功能区域。也就是说，也可以在电极取出区域使用导电性粘接剂，在压电功能区域使用绝缘性粘接剂进行粘接。
在利用共晶反应形成粘接层时，由于要熔融一次，因此也可以进行自对准性校正。由此，即使第一对向电极膜3和第二对向电极膜13的对位精度低，也可以利用熔融时的自对准作用将两者高精度地对位接合。
另外，在本实施例中，填充的绝缘树脂层6在除去第二衬底的工序的前阶段进行半硬化条件的热处理。而后，除去第二衬底11，然后，进一步将绝缘树脂层6加工成规定的图案形状，然后进行最终硬化处理。因此，可高精度进行绝缘树脂层6的图案加工，并能可靠地抑制绝缘树脂层6中容易产生的气泡等。
实施例2
图9是本发明实施例2的薄膜压电元件540的平面图。图10是沿图9所示的220-220线的剖面图。本实施例的薄膜压电元件540也是一对的结构，各元件部540A、540B的压电功能区域226的结构和实施例1的薄膜压电元件54相同。
即，在各元件部540A、540B的压电功能区域226中，由第一主电极膜202和第一对向电极膜205夹持的第一压电薄膜203、由第二主电极膜212和第二对向电极膜215夹持的第二压电薄膜213介由导电性粘接层232在第一对向电极膜205及第二对向电极膜215间物理及电连接，且利用和它们的厚度相同厚度的绝缘层222保护外周部，并在该绝缘树脂层222及第二主电极膜212上形成绝缘保护膜220。
本实施例的薄膜压电元件540中电极取出区域224的结构和实施例1的薄膜压电元件54不同，以下主要说明其不同点。另外，在本实施例中，绝缘层222也使用了树脂材料，故以下称绝缘树脂层。
在电极取出区域224的外周侧，介由绝缘树脂层222的第一开口部262，利用第一连接配线218连接第一主电极膜突出部2021和第二主电极膜212。而在内周侧，元件部540A、540B之间利用各自的第一压电薄膜203和第一对向电极膜205连接，形成连接部230。利用该连接部230连接两个元件部540A、540B，形成一体结构。各元件部540A、540B的第一对向电极膜205相互之间也被连接。其结果，第一对向电极膜205相互之间及第二对向电极膜215相互之间都被电连接。在连接部230的绝缘树脂层222上也形成第二开口部260，并介由该第二开口部260利用第二连接配线219连接第一对向电极膜205，直至引出到表面。
如上所述，在本实施例的薄膜压电元件540的情况下，和挠性臂的压电电极焊盘连接的连接电极焊盘为设置在第一连接配线和第二连接配线上的三个。
另外，本实施例中，也在第一对向电极膜205的表面作为上层膜2052形成Au膜，在第二对向电极膜215上作为上层膜2051形成Sn膜。使各自的上层膜2052、2051相互粘附，而后加热到Au-Sn产生共晶反应的温度，使两者熔融，形成粘接层232。
以下，关于本实施例的薄膜压电元件540的制造方法，主要说明和实施例1不同的工序。图11A～图13C是说明本发明实施例的薄膜压电元件540的制造方法的主要工序的图。本实施例的薄膜压电元件540也利用沿图9所示的228-228线的剖面形状说明其工序。
首先，使用图11A～图11C说明第一衬底201上的薄膜的形成及其加工。
图11A中，在第一衬底201上以规定的图案形状形成第一主电极膜202，进一步第一压电薄膜203也形成图案。作为该加工方法，首先，例如在使作为第一主电极膜202的电极膜成膜时，使用金属掩膜同时形成图案。也可以在整面上形成作为第一主电极膜202的电极膜后，利用光致蚀刻工艺和蚀刻工艺形成图案。在本实施例中，也形成第一主电极膜突出部2021。
然后，在层积作为第一压电薄膜203的压电薄膜后，只要以规定的形状蚀刻加工即可形成该压电薄膜。在电极取出区域224，第一压电薄膜203的图案形状与实施例1的薄膜压电元件54一部分不同。即，在电极取出区域224形成连接两侧的第一压电薄膜203相互之间的连接部230。
由于第一衬底201、第一主电极膜202及第一压电薄膜203的材料与成膜条件、蚀刻加工条件和实施例1相同，因此省略说明。
图11B是显示在第一压电薄膜203上再形成第一对向电极膜205的状态的剖面图，图11C是其平面图。第一对向电极205大致是和第一压电薄膜203相同的形状，且仅在第一压电薄膜203的表面层上形成，不和第一主电极膜202电连接，另外，在本实施例中，第一对向电极膜205也形成在连接部230的第一压电薄膜203上。
另外，本实施例中第一对向电极膜205也是多层结构。即，上层膜2052使用金(Au)，下层膜2053和第一主电极膜202相同使用Pt膜。下层膜2053可适当地选择使用和第一主电极膜202相同的材料。即使是由这样的多层结构构成的第一对向电极膜205时，也可以以通常的技术容易地利用光致蚀刻工艺和蚀刻工艺形成规定的图案。
由图11B及图11C可知，在压电功能区域226，第一主电极膜202、第一压电薄膜203及第一对向电极膜205是相同的形状，是由第一衬底201侧台阶状层积的结构。另一方面，在电极取出区域224，如图所示，设置有第一主电极膜202的一部分露出的第一主电极膜突出部2021。在连接部230上，第一主电极膜202被蚀刻，左右被电分离。至此，第一衬底201上的膜的形成及其加工结束。
其次，参照图12A和图12B说明第二衬底211上的膜形成和加工。
图12A是显示在第二衬底211上形成第二主电极膜212、第二压电薄膜213及第二对向电极膜215的剖面图。图12B是其平面图。
如除去电极取出区域224，则第二衬底211上的这些图案形状和第一衬底201上的图案形状相同。在电极取出区域224的外周侧，第二主电极膜212、第二压电薄膜213及第二对向电极膜215是和第一对向电极膜205及第一压电薄膜203相同的图案形状。但是，在内周侧，第二主电极膜212、第二压电薄膜213及第二对向电极膜215由角部切除一部分。因此，在该区域部，这些膜比第一对向电极膜205宽度窄。通过这样切除，在粘合第一衬底201和第二衬底211时，该切口区域部的第一对向电极膜205露出，形成第一对向电极膜突出部2051。其形状和实施例1相同，在该第二衬底211的加工中，如图所示，未设置连接部。第二对向电极膜215也是多层结构，上层膜2151是锡(Sn)，下层膜2152是Pt。
第二衬底211可使用和第一衬底201相同的材料。在该第二衬底211上形成的第二主电极膜212和第二压电薄膜213可直接使用形成于第一衬底201上的材料及成膜方法形成。这些和实施例1相同，因此省略说明。
其次，参照图13A～图13C说明粘接第一衬底201和第二衬底211，并制造压电薄膜元件540的工序。
图13A中，使第一对向电极膜205和第二对向电极膜215对向粘附，接合第一对向电极膜205和第二对向电极膜215，然后，蚀刻除去第二衬底211，再形成绝缘保护膜220。在该绝缘保护膜220上，在第二主电极膜212的规定位置设置开口部240。加工成这些形状的工艺可由和实施例1相同的方法进行，因此省略说明。
在本实施例中，在连接部230和第一对向电极膜突出部2051上也形成绝缘树脂层222和绝缘保护膜220。这样，由于形成了绝缘树脂层222和绝缘保护膜220，因此连接部230的强度进一步增大。其结果是在支撑部件上粘接一对结构的薄膜压电元件540时不容易破损。
图13B显示形成了第一连接配线218和第二连接配线219的状态。即第一连接配线218介由绝缘树脂层222的第一开口部262将第一主电极膜突出部2021和第二主电极膜212电连接，并且还有用于和外部连接的电极焊盘。第二连接配线219同样介由在绝缘树脂层222及绝缘保护膜220上开口的第二开口部260和第一对向电极膜突出部2051连接，引出到表面形成连接电极焊盘。第一连接配线218和第二连接配线219在采用喷溅或蒸镀将金属薄膜成膜后，利用光致蚀刻工艺和蚀刻工艺形成图案。
通过上述加工处理，以在第一衬底201上固定的状态完成薄膜压电元件540的形状。而后，蚀刻第一衬底201，则可如图9及图10所示得到由衬底完全分离状态的薄膜压电元件540。
在本实施例的薄膜压电元件540的制造方法中，在第一衬底201和第二衬底211上分别单独蚀刻第一压电薄膜203和第二压电薄膜213，层积后的蚀刻加工仅是由绝缘树脂层222和绝缘保护膜220构成的树脂膜。在层积的状态下蚀刻压电薄膜的现有方法中，有时会在压电薄膜的侧壁部产生残渣，从而会和上下的电极膜之间产生短路或产生图案收缩的情况。但是，在本实施例的制造方法中，因为各自分别蚀刻，层积后仅蚀刻树脂膜，故可可靠防止这样的缺陷，可大幅度改善成品率。
另外，该薄膜压电元件540为三端子结构，可驱动。如将第二连接配线219上设置的连接电极焊盘接地，并向第一连接配线218上设置的连接电极焊盘分别施加极性相反的电压，则可进行如图2所示的动作。其结果可实现端子结构简单、特性优良且成品率高的薄膜压电元件及其制造方法。
图14是本实施例变形例的薄膜压电元件550的剖面图。在该变形例的薄膜压电元件550上，绝缘树脂层222和绝缘保护膜220上未设置直至第一对向电极膜突出部2051开口的第二开口部，这和薄膜压电元件540不同。在一对结构的薄膜压电元件的情况下，不仅如图10所示的三端子结构，本变形例的结构也可动作。本变形例的薄膜压电元件550是两端子结构，如各自施加极性相反的电压，则即使对向电极侧不接地，实质上也形成零电位，进行同样的动作。
除去未形成第二开口部260和第二连接配线219，该薄膜压电元件550的制造方法和本实施例的薄膜压电元件540相同。
实施例3
图15是本发明实施例3的薄膜压电元件550的电极取出区域的剖面图。本实施例的薄膜压电元件560也由一对结构构成，各元件部560A、560B的压电功能区域的结构和实施例2的薄膜压电元件540相同。
即，在各元件部560A、560B的压电功能区域，由第一主电极膜302和第一对向电极膜305夹持的第一压电薄膜303、由第二主电极膜312和第二对向电极膜315夹持的第二压电薄膜313介由导电性粘接层332在第一对向电极膜305及第二对向电极膜315间物理及电连接，且利用和它们的厚度相同厚度的绝缘层322保护外周部，在该绝缘树脂层322及第二主电极膜312上形成绝缘保护膜320。另外，在本实施例中，绝缘层322也使用了树脂材料，故以下称绝缘树脂层322。
本实施例的薄膜压电元件560的电极取出区域的结构和实施例2的薄膜压电元件540不同，因此以下主要说明该不同点。
在电极取出区域，将各第一主电极膜302、第一压电薄膜303、第二主电极膜312及第二压电薄膜303连接，形成连接部330。另外，在由第一对向电极膜305、导电性粘接层332及第二对向电极膜315限定的连接部330的间隙部填充绝缘树脂层322。
通过该连接部330，两个元件部560A、560B被连接成一体结构。另外，各元件部560A、560B的第一主电极膜302相互之间及第二主电极312相互之间被连接。其结果是第一主电极膜302相互之间及第二主电极膜312相互之间电连接。
自由元件部560A、560B的各第一对向电极305延伸的第一对向电极膜突出部3051介由绝缘树脂层322和绝缘保护膜320上开口的第二开口部360形成连接配线318。在该连接配线318上设置连接电极焊盘。
如上所述，在本实施例的薄膜压电元件560中，和挠性臂的压电电极焊盘连接的连接电极焊盘仅为连接配线318，且元件部560A、560B各为一个，因此一共只有两个。
在本实施例中，也在第一对向电极膜205的表面作为上层膜3052形成Au膜，并在第二对向电极膜315上作为上层膜3151形成Sn膜。将各自的上层膜3052、3151相互之间粘附，加热到产生Au-Sn共晶反应的温度，使两者熔融，形成粘接层332。
以下说明本实施例的薄膜压电元件560的制造方法。在本实施例中也根据电极取出区域的剖面形状进行说明。
图16A是在第一衬底301上层积第一主电极膜302、第一压电薄膜303及第一对向电极膜305，并形成了规定图案的状态的剖面图。图16B是其平面图。
由图16B可知，在压电功能区域，第一主电极膜302、第一压电薄膜303及第一对向电极膜305形状相似，是自第一衬底301侧台阶状层积的结构。该形状和实施例1及实施例2相同。
在电极取出区域，在连接部330上也形成第一主电极膜302和第一压电薄膜303，由此连接两侧的图案。除连接部330外，第一对向电极膜305仅在各第一压电薄膜303的表面层上形成。
在本实施例中，第一对向电极膜305也是多层结构。即，上层膜3052使用金(Au)，下层膜3053和第一主电极膜302相同使用Pt膜。作为下层膜3052，可适当选择地使用与第一主电极膜302相同的材料。即使在由这样的多层结构形成的第一对向电极膜305的情况下，也可以采用通常的技术容易地利用光致蚀刻工艺和蚀刻工艺形成规定的图案。
图17A是显示在第二衬底311上形成第二主电极膜312、第二压电薄膜313及第二对向电极膜315的状态的剖面图，图17B是其平面图。
除电极取出区域外，则第二衬底311上的这些图案和第一衬底301上的图案相同。在电极取出区域的连接部330上形成第二主电极膜312和第二压电薄膜313，并将两侧图案连接。另外，在电极取出区域的外周侧，第二主电极膜312、第二压电薄膜313及第二对向电极膜315被切除比第一对向电极膜305的宽度窄的一部分。这样，通过窄幅形成，如图15所示，在粘合第一对向电极膜305和第二对向电极膜315时，该窄幅的区域部的第一对向电极膜305露出，形成第一对向电极膜突出部3051。
与此相对，内周侧和第一衬底301的形状一致。另外，第二对向电极膜315也是多层结构，上层膜3151使用锡(Sn)，下层膜3152使用Pt膜。
作为第二衬底311可使用和第一衬底301相同的衬底。在该第二衬底311上形成的第二主电极膜312和第二压电薄膜313可直接使用第一衬底301上形成的材料及成膜方法形成。由于这些和实施例1相同，因此省略说明。
图18A是使第一对向电极膜305和第二对向电极膜315对向粘附接合后，蚀刻除去第二衬底311，并在露出的表面形成绝缘保护膜320的状态的剖面图。
由图可知，在由第一压电薄膜303和第二压电薄膜313夹持的连接部330的间隙部也形成绝缘树脂层322。另外，形成绝缘树脂层322，以覆盖包括在外周侧设置的第一对向电极膜突出部3051的外周部。
这样，由于在连接部330上形成绝缘树脂层322、第一主电极膜302、第一压电薄膜303、第二压电薄膜313及第二主电极膜312，故连接部330的强度进一步增大，因此，可防止在使用中一对结构的薄膜压电元件560的破损。
图18B是蚀刻了绝缘保护膜320和绝缘树脂层322的状态的剖面图。此时，蚀刻的图案和实施例1、2相同，形成比第一主电极膜302大一定宽度的形状。在第一对向电极膜突出部3051上的绝缘树脂层322上也形成第二开口部360。这些加工只要蚀刻由绝缘保护膜320和绝缘树脂层322构成的树脂膜即可，因此，可高精度且简单地进行。
然后，介由第二开口部360形成和第一对向电极突出部3051连接的连接配线318。通过如上加工处理，以固定在第一衬底301上的状态完成薄膜压电元件560的形状。而后，蚀刻第一衬底301，即可如图15所示得到自衬底完全分离的状态的薄膜压电元件560。
在本实施例薄膜压电元件560的制造方法中，在第一衬底301和第二衬底311上分别单独蚀刻第一压电薄膜303和第二压电薄膜313，层积后的蚀刻加工仅对由绝缘树脂层322接绝缘保护膜320构成的树脂膜。在层积的状态下蚀刻压电薄膜的现有方法中，有时压电薄膜的侧壁部会产生残渣，从而产生与上下电极膜之间的短路或图案收缩。但是，在本实施例的制造方法中，由于分别单独蚀刻，且层积后仅蚀刻树脂膜，因此，可可靠防止这种缺陷，并可大幅改善成品率。
该薄膜压电元件560为两端子结构，可驱动。只要向连接配线318上设置的连接电极焊盘分别施加极性相反的电压，则可进行图2所示的动作。如施加这样的电压，则对向电极侧实质上形成零电位，因此，即使不接地也可以伸缩动作。
如采用该薄膜压电元件560的制造方法，则图案形成的工序简单，端子的结构简单，特性好，且可改善成品率。
在本实施例中，在由第一压电薄膜303和第二压电薄膜313夹持的连接部330的间隙部也形成绝缘树脂层322，但也可以在该区域形成第一对向电极膜305和第二对向电极膜315并接合，设置粘接层332。
实施例1～实施例3说明了一对结构的薄膜压电元件，但本发明不限于此。也可仅将实施例1说明的薄膜压电元件中的一个元件部作为薄膜压电元件使用。
另外，在绝缘层上形成的开口部不仅是通孔等，只要是连接配线不接触压电薄膜或对向电极膜等的形状，则其形状没有限制。
在实施例1～实施例3中，作为镜面对称形状的一对结构的薄膜压电元件，各元件部为五边形形状，但本发明不限于此。例如，也可以是长方形或三角形形状。
另外，在实施例1～实施例3中，是使用导电性粘接剂接合第一对向电极膜和第二对向电极膜，但是，也可以采用例如将第一对向电极膜和第二对向电极膜直接超声波接合或热熔敷接合的方法。也可以使用导电性粘接剂。另外，物理及电连接也可以不是整个面。

Claims (24)

1、一种薄膜压电元件，其包括：结构体，由第一主电极膜和第一对向电极膜夹持的第一压电薄膜与由第二主电极膜和第二对向电极膜夹持的第二压电薄膜使所述第一对向电极膜和所述第二对向电极膜相互对向，物理地或电连接所述第一对向电极膜和所述第二对向电极膜而构成；绝缘树脂层，其覆盖所述结构体的厚度部分的外周区域，
所述第一主电极膜具有一部分比所述第一压电薄膜延长的第一主电极膜突出部，在所述第一主电极膜突出部上的所述绝缘层上形成第一开口部，介由所述第一开口部配置连接所述第一主电极膜突出部和所述第二主电极膜的第一连接配线。
2、如权利要求1所述的薄膜压电元件，其中，所述第一连接配线配置在所述结构体的所述第二主电极膜侧的表面上。
3、一种薄膜压电元件，其包括：结构体，由第一主电极膜和第一对向电极膜夹持的第一压电薄膜与由第二主电极膜和第二对向电极膜夹持的第二压电薄膜使所述第一对向电极膜和所述第二对向电极膜相互对向，物理地或电连接所述第一对向电极膜和所述第二对向电极膜而构成；绝缘层，其覆盖所述结构体的厚度部分的外周区域，
电极取出区域的所述第一主电极膜具有一部分比所述第一主电极膜延长的第一主电极膜突出部，配置有介由在所述第一主电极膜突出部上的所述绝缘层上形成的第一开口部连接所述第一主电极膜突出部和所述第二主电极膜的第一连接配线，并且，所述电极取出区域的所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜的宽度比所述第一对向电极膜的宽度窄，所述第一对向电极膜上具有层积有所述绝缘层的区域，配置有介由在所述区域的所述第一对向电极膜上的所述绝缘层上形成的第二开口部与所述第一对向电极膜电连接的第二连接配线。
4、如权利要求3所述的薄膜压电元件，其中，所述第一连接配线和所述第二连接配线具有分别延长配置到所述结构体的所述第二主电极膜侧的同一表面的结构。
5、如权利要求1所述的薄膜压电元件，其中，所述第一对向电极膜和所述第二对向电极膜由导电性粘接层进行物理及电连接。
6、如权利要求3所述的薄膜压电元件，其中，所述第一对向电极膜和所述第二对向电极膜由导电性粘接层进行物理及电连接。
7、一种薄膜压电元件，其结构为一对元件部保持预先设定的设定间隔配置在平面上，作为一对所述元件部的压电体起作用的压电功能区域相对所述设定间隔的中心线具有镜面对称形状，并且，包括所述元件部间在所述设定间隔的一部分利用构成所述元件部的材料中的至少一种连接的连接部，
一对所述元件部各自包括：结构体，其由第一主电极膜和第一对向电极膜夹持的第一压电薄膜与由第二主电极膜和第二对向电极膜夹持的第二压电薄膜使所述第一对向电极膜和所述第二对向电极膜相互对向，物理地或电连接所述第一对向电极膜和所述第二对向电极膜而构成；绝缘层，其覆盖沿所述结构体厚度的外周区域
电极取出区域的所述第一主电极膜具有一部分比所述第一压电薄膜延长的第一主电极膜突出部，设置第一开口部和第二开口部中的至少某一开口部，所述第一开口部形成于所述第一主电极膜突出部上的所述绝缘层上，所述第二开口部如下形成，使所述电极取出区域的所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜的宽度比所述第一对向电极膜的宽度窄，在所述第一对向电极膜上设置形成有所述绝缘层的区域部，在所述区域部的所述第一对向电极膜上的所述绝缘层上形成所述第二开口部，
并具有介由所述第一开口部或所述第二开口部和所述第一对向电极膜或第一主电极膜连接并引出至表面层的连接配线。
8、如权利要求7所述的薄膜压电元件，其中，所述第一对向电极膜和所述第二对向电极膜由导电性粘接层进行物理及电连接。
9、如权利要求7所述的薄膜压电元件，其中，所述连接部由所述绝缘层形成，在所述结构体上形成所述第一开口部和第二开口部，所述连接配线由介由第一开口部连接所述第一主电极膜突出部和所述第二主电极膜的第一连接配线、和介由第二开口部与所述区域部的所述第一对向电极膜连接并引出至表面层的第二连接配线构成。
10、如权利要求7所述的薄膜压电元件，其中，所述连接部至少由所述第一对向电极膜和所述第一压电薄膜形成，在所述结构体上形成所述第一开口部和与所述元件部共同设置一个而成的所述第二开口部，所述连接配线由介由所述第一开口部连接所述第一主电极膜突出部和所述第二主电极膜的第一连接配线、和介由所述第二开口部与所述区域部的所述第一对向电极膜连接并引出至表面层的第二连接配线构成。
11、如权利要求7所述的薄膜压电元件，其中，所述连接部至少由所述第一对向电极膜和所述第一压电薄膜形成，在所述结构体上，在所述第一主电极膜突出部上的所述绝缘树脂层上形成所述第一开口部，介由所述第一开口部利用连接配线连接所述第一主电极膜突出部和所述第二主电极膜。
12、如权利要求7所述的薄膜压电元件，其中，所述连接部由所述第一主电极膜、所述第一压电薄膜、所述第二主电极膜及所述第二压电薄膜形成，在所述结构体上，在所述第一对向电极膜突出部上的所述绝缘树脂层上形成所述第二开口部，介由所述第二开口部形成自所述第一对向电极膜突出部引出至表面层的连接配线。
13、如权利要求5、6或8所述的薄膜压电元件，其中，所述第一对向电极膜和所述第二对向电极膜由两层以上构成，各上层膜各自采用从由金(Au)、银(Ag)及铜(Cu)构成的第一组、和由锡(Sn)、镉(Cd)、含金的锡合金及含金的镉合金构成的第二组任意选择的组合，所述导电性粘接层通过所述上层膜相互合金化而形成。
14、如权利要求5、6或8所述的薄膜压电元件，其中，所述第一对向电极膜和所述第二对向电极膜由两层以上构成，各上层膜由焊剂、或焊剂和构成该焊剂的材料的至少一种构成，所述导电性粘接层通过所述上层膜相互熔融形成一体而形成。
15、如权利要求5、6或8所述的薄膜压电元件，其中，所述导电性粘接层由包括导电性粒子和具有粘接性的连接材料的树脂膏或导电性高分子构成。
16、一种执行元件，其包括：支撑部件；一对薄膜压电元件，其被配置在所述支撑部件上，且分别反向伸缩动作，所述一对薄膜压电元件具有权利要求7所述的结构。
17、一种盘装置，其包括：盘状记录介质；磁头，其在所述记录介质上进行记录和再生的至少其一；第一定位装置和第二定位装置，其将所述磁头定位在所述记录介质的规定位置，所述第一定位装置是使保持安装有所述磁头的支撑部件的臂旋转的驱动装置，所述第二定位装置是由所述支撑部件和在该所述支撑部件上安装的一对薄膜压电元件构成的执行元件，所述执行元件包括权利要求16所述的结构。
18、一种薄膜压电元件的制造方法，其包括如下工序：在第一衬底上依序层积第一主电极膜、第一压电薄膜及第一对向电极膜；而后，将所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜加工成：在作为压电体起作用的压电功能区域，所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜都具有相同的形状，并且，电极取出区域的所述第一主电极膜具有其一部分延伸而自所述第一压电薄膜露出的第一主电极膜突出部的形状；在第二衬底上依序层积第二主电极膜、第二压电薄膜及第二对向电极膜；而后，将所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜加工成：在所述压电功能区域，和在所述第一衬底上形成的所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜相同，并且，在所述电极取出区域的一部分，所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜被切除的形状；使所述第一对向电极膜和所述第二对向电极膜对向，利用导电性粘接剂接合，形成一体化的结构体；形成填充在由所述第一衬底和所述第二衬底夹持的所述结构体间的空间区域的绝缘层；将所述第二衬底除去；将露出的所述绝缘层加工成至少覆盖所述第一主电极膜外周部的形状；在所述第一主电极膜突出部上与所述第一对向电极膜突出部上的所述绝缘层各自形成到达所述第一主电极膜突出部的第一开口部和到达所述第一对向电极膜突出部或所述粘接层的第二开口部；形成介由所述第一开口部连接所述第一主电极膜突出部和所述第二主电极膜之间的第一连接配线、及用于介由所述第二开口部自所述第一对向电极膜突出部或所述粘接层引出至所述绝缘层表面侧的第二连接配线。
19、一种薄膜压电元件的制造方法，其包括如下工序：在第一衬底上依序层积第一主电极膜、第一压电薄膜及第一对向电极膜；而后，形成以预先设定的设定间隔的中心线为基准对称的一对形状构成，在作为压电体起作用的压电功能区域，各自的整体形状形成所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜都是相同的形状，并且，电极取出区域的所述第一主电极膜具有其一部分延伸而自所述第一压电薄膜露出的第一主电极膜突出部的形状；在第二衬底上依序层积第二主电极膜、第二压电薄膜及第二对向电极膜；以与所述第一衬底上形成的一对形状相同的形状，并且，在所述电极取出区域的一部分所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜分别被切除的形状形成；使各所述第一对向电极膜和所述第二对向电极膜对向，由导电性粘接层粘接，形成一对一体化的结构体；形成填充在由所述第一衬底和所述第二衬底夹持的所述结构体间的空间区域的绝缘层；除去所述第二衬底；将所述绝缘层加工成至少覆盖所述第一主电极膜的外周部，并且在所述设定间隔的一部分区域连接一对结构体的形状；在所述第一主电极膜突出部上和所述第一对向电极膜突出部上的所述绝缘层分别形成到达所述第一主电极膜突出部的第一开口部、和到达所述第一对向电极膜突出部或所述粘接层的第二开口部；形成介由所述第一开口部连接所述第一主电极膜突出部和所述第二主电极膜之间的第一连接配线及用于介由所述第二开口部自所述第一对向电极膜突出部或所述粘接层引出到所述绝缘层表面侧的第二连接配线。
20、一种薄膜压电元件的制造方法，其包括如下工序：在第一衬底上依序层积第一主电极膜、第一压电薄膜及第一对向电极膜；而后，形成以预先设定的设定间隙的中心线为基准对称的一对形状构成，在作为压电体起作用的压电功能区域，各自的整体形状形成所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜都是相同的形状，并且，在电极取出区域形成所述第一主电极膜的一部分延伸而自所述第一压电薄膜露出的第一主电极膜突出部和由所述第一压电薄膜与所述第一对向电极膜连接所述一对形状的形状；在第二衬底上依序层积第二主电极膜、第二压电薄膜及第二对向电极膜；在所述压电功能区域，形成与所述第一衬底上形成的所述一对形状的形状相同，并且，在所述电极取出区域，形成所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜在相同的位置被切除一部分的形状；使各所述第一对向电极膜和所述第二对向电极膜对向，由导电性粘接层粘接，形成一对一体化的结构体；形成填充在由所述第一衬底和所述第二衬底夹持的所述结构体间的空间区域的绝缘层；除去所述第二衬底；将所述绝缘层加工成至少覆盖所述第一主电极膜外周部的形状；在所述第一主电极膜突出部上的所述绝缘层上形成第一开口部；形成介由所述第一开口部连接所述第一主电极膜突出部和所述第二主电极膜之间的第一连接配线。
21、如权利要求20所述的薄膜压电元件，其中，在将所述第二主电极膜、所述第二压电薄膜及所述第二对向电极膜切除而露出的第一对向电极膜突出部上的所述绝缘层上进一步形成第二开口部，介由所述第二开口部和所述第一对向电极膜突出部连接，形成引出至表面层的第二连接配线。
22、一种薄膜压电元件的制造方法，其包括如下工序：在第一衬底上依序层积第一主电极膜、第一压电薄膜及第一对向电极膜；而后，形成由以预先设定的设定间隙的中心线为基准对称的一对形状构成，在作为压电体起作用的压电功能区域，各自的整体形状形成所述第一主电极膜、所述第一压电薄膜及所述第一对向电极膜都是相同的形状，并且，在所述电极取出区域，形成由所述第一主电极膜与所述第一压电薄膜连接所述一对形状的形状；在第二衬底上依序层积第二主电极膜、第二压电薄膜及第二对向电极膜；形成在所述压电功能区域与所述第一衬底上形成的所述一对形状相同，并且，在所述电极取出区域，在所述第一衬底上形成的所述第一对向电极膜一部分露出，并进一步由所述第二主电极膜和所述第二压电薄膜连接所述一对形状的形状；使各所述第一对向电极膜和所述第二对向电极膜对向，由导电性粘接层粘接，形成一对一体化的结构体；形成填充在由所述第一衬底和所述第二衬底夹持的所述结构体间的空间区域的绝缘层；除去所述第二衬底；将所述绝缘层加工成至少覆盖所述第一主电极膜外周部的形状；在所述第一主电极膜突出部上的所述绝缘层上形成第二开口部；介由所述第二开口部形成和所述第一对向电极膜连接并引出至表面层的连接配线。
23、如权利要求18～22任一项所述的薄膜压电元件的制造方法，其中，在所述结构体间的空间区域填充的树脂由感光性树脂构成，具有：在填充液状的所述感光性树脂后，进行除去所述感光性树脂中的溶剂成分的加热处理的工序；和在蚀刻加工所述绝缘层后，以设定的硬化温度进一步加热处理所述绝缘层的工序。
24、如权利要求18～22任一项所述的薄膜压电元件的制造方法，其中，所述第一对向电极膜和所述第二对向电极膜包括两层以上，在所述第一压电薄膜上的所述第一对向电极膜及所述第二压电薄膜上的所述第二对向电极膜的一表面层上形成Au、Ag或Cu中选择的一种，在另一表面层上形成Sn、Cd、含Au的Sn合金或含Au的Cd合金；在使所述第一对向电极膜和所述第二对向电极膜对向，由导电性粘接层粘接的工序中，将所述一表面层和所述另一表面层上形成的金属膜之间加热，使其合金化，形成所述粘接层。
CNB2004100080375A 2003-03-06 2004-03-08 薄膜压电元件及其制造方法与执行元件 Expired - Fee Related CN100353579C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP059962/2003 2003-03-06
JP059962/03 2003-03-06
JP2003059962 2003-03-06

Publications (2)

Publication Number Publication Date
CN1527415A true CN1527415A (zh) 2004-09-08
CN100353579C CN100353579C (zh) 2007-12-05

Family

ID=32984388

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100080375A Expired - Fee Related CN100353579C (zh) 2003-03-06 2004-03-08 薄膜压电元件及其制造方法与执行元件

Country Status (2)

Country Link
US (1) US7064401B2 (zh)
CN (1) CN100353579C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474206A (zh) * 2009-09-24 2012-05-23 松下电器产业株式会社 平板层叠型导电性高分子致动器
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN105318866A (zh) * 2014-05-26 2016-02-10 Tdk株式会社 角速度传感器
CN107799648A (zh) * 2016-08-29 2018-03-13 波音公司 致动器组件、包括该致动器组件的机械组件以及其制造方法
CN108701753A (zh) * 2015-12-25 2018-10-23 三井化学株式会社 压电基材、压电机织物、压电针织物、压电装置、力传感器、致动器及生物体信息获取装置
CN110931049A (zh) * 2018-09-19 2020-03-27 新科实业有限公司 薄膜压电材料元件及其制造方法、磁头折片组件、硬盘驱动器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245768C (zh) * 2001-09-07 2006-03-15 松下电器产业株式会社 薄膜压电体元件及其制造方法并致动器
JP3696596B2 (ja) * 2003-02-07 2005-09-21 アルプス電気株式会社 磁気ヘッドアクチュエータ及びその製造方法
US7219410B2 (en) * 2004-12-20 2007-05-22 General Electric Company High speed linear motion mechanism
JP2006247025A (ja) * 2005-03-09 2006-09-21 Fuji Photo Film Co Ltd 体腔内診断用超音波プローブ
DE102006002695A1 (de) * 2006-01-11 2007-08-09 Siemens Ag Piezostack mit neuartiger Passivierung
US20080161692A1 (en) * 2006-12-29 2008-07-03 Podmore Jonathan L Devices and methods for ablation
JP5032949B2 (ja) * 2007-11-14 2012-09-26 エイチジーエスティーネザーランドビーブイ マイクロアクチュエータ、ヘッド・ジンバル・アセンブリ及びディスク・ドライブ装置
US8085508B2 (en) 2008-03-28 2011-12-27 Hitachi Global Storage Technologies Netherlands B.V. System, method and apparatus for flexure-integrated microactuator
US8144435B2 (en) * 2008-10-20 2012-03-27 Seagate Technology Llc Cost reduced microactuator suspension
JP4944159B2 (ja) 2009-06-02 2012-05-30 Ｔｄｋ株式会社 圧電アクチュエータ及び圧電アクチュエータの製造方法
JP5869200B2 (ja) * 2009-12-21 2016-02-24 エイチジーエスティーネザーランドビーブイ ヘッド・ジンバル・アセンブリ及びディスク・ドライブ
US20130342078A1 (en) * 2012-10-03 2013-12-26 U.S. Army Research Laboratory Attn: Rdrl-Loc-I Apparatus and method of making a multi-layered piezoelectric actuator
US9406314B1 (en) 2012-10-04 2016-08-02 Magnecomp Corporation Assembly of DSA suspensions using microactuators with partially cured adhesive, and DSA suspensions having PZTs with wrap-around electrodes
US8773820B1 (en) * 2013-02-21 2014-07-08 Magnecomp Corporation PZT microactuator for disk drive suspension having electrical via and wrap-around electrode
US9224410B1 (en) 2013-09-04 2015-12-29 Magnecomp Corporation Suspension having microactuator grounded to opposite side of metal support layer
US9123367B1 (en) * 2014-06-16 2015-09-01 Intri-Plex Technologies, Inc. Swage mount having a mixture of a conductive material and a coating material and method of manufacturing the swage mount
US9722169B1 (en) 2015-11-05 2017-08-01 Sae Magnetics (H.K.) Ltd. Thin-film piezoelectric material element, head gimbal assembly and hard disk drive
US9646637B1 (en) * 2015-11-05 2017-05-09 Sae Magnetics (H.K.) Ltd. Thin-film piezoelectric material element, head gimbal assembly and hard disk drive
EP4061009A4 (en) * 2019-11-12 2023-02-01 FUJIFILM Corporation PIEZOELECTRIC ELEMENT

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224483A (ja) 1993-01-25 1994-08-12 Brother Ind Ltd 積層型圧電素子
JP3057967B2 (ja) 1993-07-12 2000-07-04 株式会社村田製作所 積層型圧電体素子
JP2952159B2 (ja) 1994-09-16 1999-09-20 川崎重工業株式会社 マイクロアクチュエータの製造方法
JP2986706B2 (ja) 1995-03-03 1999-12-06 日立金属株式会社 圧電素子及びそれを用いた圧電アクチュエータ
JPH11142753A (ja) 1997-11-04 1999-05-28 Seiko Epson Corp 変形可能ミラーデバイスの製造方法
JP2001060843A (ja) * 1999-08-23 2001-03-06 Murata Mfg Co Ltd チップ型圧電部品
CN1166012C (zh) * 1999-11-11 2004-09-08 三菱电机株式会社 薄膜压电元件
US6590748B2 (en) * 2000-06-06 2003-07-08 Seagate Technology Llc Combined servo-tracking and preload-controlling microactuator
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP3846271B2 (ja) * 2001-11-05 2006-11-15 松下電器産業株式会社 薄膜圧電体素子およびその製造方法
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP2003272324A (ja) * 2002-03-15 2003-09-26 Matsushita Electric Ind Co Ltd 薄膜圧電体素子およびその製造方法並びにアクチュエータ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474206A (zh) * 2009-09-24 2012-05-23 松下电器产业株式会社 平板层叠型导电性高分子致动器
CN102474206B (zh) * 2009-09-24 2014-08-13 松下电器产业株式会社 平板层叠型导电性高分子致动器
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
US9748162B2 (en) 2014-01-16 2017-08-29 China Wafer Level Csp Co., Ltd. Chip to wafer package with top electrodes and method of forming
CN105318866A (zh) * 2014-05-26 2016-02-10 Tdk株式会社 角速度传感器
CN108701753A (zh) * 2015-12-25 2018-10-23 三井化学株式会社 压电基材、压电机织物、压电针织物、压电装置、力传感器、致动器及生物体信息获取装置
CN108701753B (zh) * 2015-12-25 2023-06-27 三井化学株式会社 压电基材、压电机织物、压电针织物及压电装置
CN107799648A (zh) * 2016-08-29 2018-03-13 波音公司 致动器组件、包括该致动器组件的机械组件以及其制造方法
CN107799648B (zh) * 2016-08-29 2023-11-07 波音公司 致动器组件、包括该致动器组件的机械组件以及其制造方法
US11871673B2 (en) 2016-08-29 2024-01-09 The Boeing Company Methods of fabricating actuator assemblies
CN110931049A (zh) * 2018-09-19 2020-03-27 新科实业有限公司 薄膜压电材料元件及其制造方法、磁头折片组件、硬盘驱动器

Also Published As

Publication number Publication date
CN100353579C (zh) 2007-12-05
US7064401B2 (en) 2006-06-20
US20040183403A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
CN1527415A (zh) 薄膜压电元件及其制造方法与执行元件
CN100350644C (zh) 薄膜压电元件及其制造方法和使用该压电元件的执行元件
CN1282189C (zh) 薄膜压电体元件及其制造方法
CN100351938C (zh) 压电体驱动元件及其制造方法
CN1251227C (zh) 薄膜压电体元件和其制造方法以及使用该元件的致动器装置
CN1222995C (zh) 混合集成电路装置
CN1471161A (zh) 半导体器件及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1578601A (zh) 内置半导体ic模块及其制造方法
CN1822722A (zh) 半导体传感器
CN101047156A (zh) 半导体器件及其制造方法
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1649162A (zh) 光传感器模块
CN1901162A (zh) 连续电镀制作线路组件的方法及线路组件结构
CN1327263A (zh) 半导体器件及其制造方法、层叠型半导体器件和电路基板
CN1518105A (zh) 半导体芯片、半导体晶片及半导体装置及其制造方法
CN1203543C (zh) 半导体器件和半导体模块
CN1585123A (zh) 倒装芯片型半导体器件及其制造工艺和电子产品制造工艺
CN1685489A (zh) 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置
CN1826688A (zh) 半导体器件的制造方法
CN1294756A (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1545740A (zh) 磁电变换元件及其制造方法
CN1190843C (zh) 半导体装置及其制造方法
CN1405905A (zh) 薄膜压电体元件及其制造方法并致动器
CN1698198A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1065643

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1065643

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: TDK CORP.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140616

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140616

Address after: Tokyo, Japan, Japan

Patentee after: TDK Corp.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: TDK Corp.

Address before: Tokyo, Japan, Japan

Patentee before: TDK Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20180308

CF01 Termination of patent right due to non-payment of annual fee