CN1526168A - 包含多个集成电路器件的单个封装件 - Google Patents

包含多个集成电路器件的单个封装件 Download PDF

Info

Publication number
CN1526168A
CN1526168A CNA028137760A CN02813776A CN1526168A CN 1526168 A CN1526168 A CN 1526168A CN A028137760 A CNA028137760 A CN A028137760A CN 02813776 A CN02813776 A CN 02813776A CN 1526168 A CN1526168 A CN 1526168A
Authority
CN
China
Prior art keywords
packaging part
substrate
devices
corner
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028137760A
Other languages
English (en)
Other versions
CN100550377C (zh
Inventor
J��W�����IJ�����
J·W·达文波尔特
R·R·帕克
J·E·康德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1526168A publication Critical patent/CN1526168A/zh
Application granted granted Critical
Publication of CN100550377C publication Critical patent/CN100550377C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明可以把多个集成电路器件安放在单个球栅阵列封装件内同一个衬底上。本发明要求各集成电路器件的电连线之间有最小的距离以维持电绝缘，从而使各器件能在不同的电压差工作。各器件的信号可利用电流隔离技术从封装件外面彼此相连接。本发明为用户提供是否选择在各器件之间采用隔离的灵活性，而且所占的PC板空间较小，因为板上只用了一个封装件。

Description

包含多个集成电路器件的单个封装件
发明背景
本发明从广义上说与半导体集成电路(IC)的封装件有关，更具体地说，是与一种改进的球栅阵列(BGA)封装件有关，这种封装件包含多个彼此电绝缘的IC器件。
传统上是把IC器件安装在印刷电路板(PC板)上，而且在板上的IC器件是保持电绝缘的。为了有效地利用PC板上的空间，有许多封装件包含多个IC器件，一般把它们叫作多芯片模块(MCM)。这些器件相互间在封装件内部相连接，而且具有共同的电源和接地电平。也有采用简单封装件的，其中有两个IC器件，且在单个封装件内保持电绝缘。在这类简单的封装件内的IC器件限于简单的收发器和DC(直流)至DC变换器，而且这类封装件限于DIP(双列直插式封装，即dual in package)，S0J(J型引脚小外形，即small outline J1ead)，QFP(方形扁平封装，即quad flat package)和高QFP。这些简单封装件一般尺寸都很小，且其引脚数目在不足48(对于DIP和S0J)至144根(对于高密度QFP)之间变化。这对于简单的IC器件来说是很理想的。
曾试图保持在一个单个封装件内的复杂结构的各IC器件间相互绝缘。但由于某些原因这种努力并未成功，其中与复杂IC器件的高引脚密度有关的困难就是一个因素。例如，一个多层BGA封装件通常在2英寸×2英寸的面积上包含64至1000根引脚.另外，用于维持小的底面面积的各内部IC器件之间的空间要求有关的障碍。因而需要有一种方法能使单个封装件内的复合结构的大规模IC器件间实现电绝缘。
发明概要
本发明允许将多个IC器件安置在单个BGA封装件内的同一衬底上。本发明要求在各器件的电连线之间有最小的距离以保持电绝缘，从而使各器件能在不同的电压差工作。各器件间的信号可利用电流隔离技术从封装件外面彼此连接起来。
根据本发明将提供一个具有许多外连接触点的封装件。它包括一个第一器件、一个第二器件和一个衬底，它们设有一个模件，此模件把第一和第二两个器件封装起来，并保证两个器件与衬底粘牢。衬底具有至少一个导电图形层形成的，该层内设有第一组和第二组电连线。第一器件有一些电连接端子与衬底的第一组图形层相连。第二器件有一些电连接端子与衬底的第二组图形层相连。此第一和第二两组被分隔成彼此电绝缘的两个区段。第一组与一些第一电接点相连，第二组与一些第二电接点相连。优选地电绝缘应符合美国国家标准研究所(ANSI)制定的标准ANSI/IPC-2221。优选地衬底上装有一些第一和第二器件，而且要到以后才把它分成独立的封装件。
在一种优选实施装置中，各独立封装件的衬底基本为矩形，而且在对角线的两端点有一个第一角落和一个第二角落。第一器件处在第一角落附近，第二器件处在第二角落附近。这样，就能使第一和第二器件之间的相互距离在有限的封装件尺寸下做得尽可能大。此外，还能采用标准的衬底配置，其中的电连接触点设在靠近衬底边缘的地方。这种实施装置还允许把不同尺寸的器件装在一个封装件内。
在另一个实施装置中，衬底内设有导电轨迹，它们是按与第一和第二角落间的对角线基本平行和基本垂直的方向布置的。平行和垂直于对角线设置导电轨迹可最有效地利用现有空间。在靠近第一和第二组电连接点之间的绝缘的区域中最好让轨迹垂直于对角线。但是不一定要让所有的导电轨迹都按基本垂直或平行于对角线的方向设置。
对于这类封装件，衬底最好是一个多层衬底，包括如下一些导电层，如信号层、电源层、接地层和与印刷电路板之类的载体相接触的底层。如需要的话，可在衬底内设置第一和第二组电连线和触点之间的相互连接。但最好还是把这两组在彼此电绝缘的两段内隔离开来。
在具有由电介质层分隔的任意导电层数的多层衬底的情况下，导电层可以是由铜、铝、镍、银等金属或其合金制成。在衬底表面上还可以有一些附加层，以改善与凸块或珠状物的粘接性。电介质层可以是有机的(如环氧树脂)或无机的(如陶瓷材料)。模件通常是环氧树脂材料，但可以含玻璃或玻璃层。对于多层和单层衬底的情况，可以在衬底内做出一个通孔或间隙来实现隔离。然后可用模制材料等填充通孔，也可以用低介电常数材料(如中等孔度硅石)来填充。为了便于在衬底内形成间隙，可以把衬底放在一个临时载体上。
在一种优选实施装置中，第一和第二器件的有效区域带有接合盘。这种在有效区域带接合盘的器件可从US 6,229,221等专利中了解到。在有效区域上使用接合盘可以让器件的较大面积被用作接合盘。因而可把接合盘安置得使第一和第二器件间的相互距离尽可能短。
本领域技术人员清楚，封装件最好是球栅阵列封装件，这样就可以在印刷电路板等载体上放置焊料或金属珠。另外，器件和衬底之间的连接最好是通过金属和焊料凸块来实现。但不排除在器件与衬底或衬底与载体之间采用其它的连接方法，例如可采用各向异性的导电胶，或使金属层做得比表面的其余部分高。
本发明的封装件特别适合于一个器件起保护作用的应用场合。这种具有保护功能的器件对于用在DVD和类似的光学记录标准的数字数据和图象的板权保护等是很重要的。它也可以用来提供与区域有关的某些数据入口。如果在同一封装件中设置一个第一器件那样的第二保护器件，则该器件不能与提供更通用入口的另一个保护器件相互交换。保护器件还可以与收发器的IC联合用于移动电话等设备中，这时该带保护功能的器件将对电话号码及收费情况进行核查，并能象智能卡那样与用户识别系统相连接。考虑到这种情况，保护器件一般包含一个存储器。
另外，本发明封装件内的两个器件都可以用来通信。这时可以把工作在不同频率区段的两个收发器插装在一个封装件内。这对一般需要两个器件的客户有利。在这方面，将第一和第二两个器件而不是单个器件安置在封装件内更为有利，因为对于不同的频率区段的器件要用不同的方法制造。此外，器件可能包含不同数目的金属化层，这使得两种器件不可能组合在一起，或者一种器件很便宜而另一种器件很责。
本发明的封装件为客户提供了是否在器件间采用隔离的灵活性，而且比带单一器件的两个分离封装件所占用的载体空间要小。
本发明的这些和其它一些方面将在参考下面结合附图所作的描述中得以明了。这些附图未按比例绘制，而且是示意性的。
附图简介
本发明将参考附图以举例的方式作进一步的详细说明，这些图中：
图1A是按本发明一个实施例中球栅阵列封装件内两个IC器件的布置图；
图1B是ANSI/IPC-2221标准的表6-1；
图2A为封装件的透视图；
图2B为封装件的底视图；
图3为封装件的简化剖面图；
图4A为封装件内信号层的平面图；
图4B为封装件内的接地层的平面图；
图4C为封装件内的电源层的平面图；
图4D为封装件的详细底视平面图。
所有各图中，相同的标号表示相似或相当的特征或功能。
优选实施例的详细描述
图1A为本发明一个实施例中球栅阵列(BGA)封装件10内两个IC器件2和4的配置图。这些器件被安置在封装件10内同一个封装衬底上，而且是彼此电绝缘的。在此配置实例中，器件2可以是一块L41芯片，它是一个带板权保护的1394a链接层控制器；器件4可以是一个P23芯片，它是一个带两个接口的1394a物理层控制器。这两种芯片L41和P23都可从加州太阳谷的PHILIPS半导体公司买到。
根据本发明，应把每个IC器件安置在封装衬底上，其取向应使IC器件电连线的隔离区处于规定的区域内。例如，可把两个IC器件安置在如图1A所示的两个不同区段内；如有三个IC器件则应安置在三个不同的区段内，等等。另外，根据ANSI/IPC-2221标准的表6-1(见图1B)，衬底上各器件的电连线间应保持尽可能小的实际距离(例如0.5mm)，以达到两个隔离区内两器件之间要求的电绝缘。ANSI/IPC-2221标准是由美国国家标准研究所制定的印刷板结构的通用标准，我们把它引用到这里作为参考。
图2A为具有许多焊料珠16的封装件10的透视图。该封装件具有第一角落102和第二角落104，它们处于对角线110(如虚线所示)的两端。在此实施例中的封装件10包含两个器件2、4(图中把它们画出来了，虽然实际上它们是被封装保护起来的)。第一器件2处在第一角落102附近，第二器件4处在第二角落104附近。
如图2B所示，有两组外部电连线接点22和24，它们是焊料珠的形式，且分别与器件2和4相关联。两个间隙26和28把两区域内的两组外部电连线接点隔开，以维持器件2和4之间的电绝缘。间隙26和28是通过把预先选定区域内的外部电连线接点去掉而形成的。间隙26和28也保持在尽可能小的实际宽度，以符合上述表6-1中ANSI/IPC-2221标准的要求。
图3为封装件10的一个简化剖面图。这是本发明的封装件10的一个简化剖面图。如图3所示，该封装件包括IC器件2、4和一个衬底100。器件2、4被密封在密封件6内，后者可以是一个环氧树脂模件。器件2、4包含许多接线点(图中未表示)，它们通过凸块7、9与衬底100的导电图形层34相连接。衬底100底面装有焊料珠16，这通常是在组装厂内完成的。
在此实例中，衬底100是一个多层衬底(但并非一定要如此)，包括信号层34，电介质层36，接地层38，电介质层42，电源层44，电介质层46和底层48，它们互相叠置在一起。衬底包含第一和第二两组电连线，如图4A-D所示。
如图3所示，各导电层34、38、44、48都刻有图形，而且在第一区段内被分成第一区段52、6 2、72、82和第二区段54、64、74、84。每一个区段为器件2、4中的一个提供一个电连线。在此优选实施例中，所有各导电层34、38、44、48内，第一区段52、62、72、82与第二区段54、64、74、84是由电绝缘体56、66、76、86分开的。不过，也可以不是这样，例如在电源层44内有一条从第一区段72至第二区段74的连线。在底层82、84的区段内，接点22、24(图3中未画出)通过焊料珠16与一个载体接触。
信号层34、接地层38、电源层44和底层48是由导电材料制成，如铝、铜、镍、或银。电介质层包括有机电介质层(如环氧树脂材料)，或无机电介质层(如SiO2、Al2O3)，多孔电介质层(如中等孔度硅石等)。为在信号层34、接地层38、电源层44和底层48之间提供良好的电绝缘，建议采用低介电常数的电介质层。器件2和4被安置在信号层34内，且通过金或铜凸块等在内部相连。为了提供良好的粘接性，可以在信号层34顶上加一个附加粘接层。
绝缘层56、66、76和86可以通过在衬底100制造过程中对导电层34、38、44和48的作图来形成。这不会引起机械方面的问题，因为通常这些导电层34、38、44和48都比它们之间的电介质层36、42、46要薄。但是，也可以等衬底100完全做好后再形成绝缘层。即在后来用绝缘材料(如模制材料6)填充。
图4A为封装件10内信号层34的平面图。在图4A中，两组电连线结点及轨迹52和54由间隙56和58隔开，以维持器件2和4的信号通路之间的电绝缘符合上述ANSI/IPC标准。器件2和4之间的信号可以采用电流隔离技术在封装件外面彼此连起来。在本例中，信号层34设有导电轨迹122、124。它们按基本上平行和垂直于第一角落102和第二角落104之间对角线的方向排布(为清楚起见，图中未画出对角线110)。
图4B为封装件10内接地层38的平面图。在图4B中两组电连线结点及轨迹62和64也是由间隙66和68隔开，以维持器件2和4的接地通路之间的电绝缘符合上述ANSI/IPC标准。这允许两个器件具有不同的接地参考电平。例如，器件2的接地参考电平可以是0V，而器件4的接地参考电平可以是+30V。按照本发明，两个芯片的接地参考电平之差可以在0至300V的范围。
图4C为封装件10内电源层44的平面图。如图4C所示，电连线结点及轨迹72和74由间隙76和78隔开，以维持器件2和4的电源通路之间的电绝缘符合上述ANSI/IPC标准。这同样允许两个器件具有不同的电源电平。例如器件2相对于对应的的接地参考电平的电源电平可以是3.3V，而器件4相对于对应的接地参考电平的电源电平可以是2.7V。
图4D为封装件10内底层48的平面图。它与图2B所示类似但更详细。如图4D所示，电连线结点及轨迹82和84同样是由间隙86和88隔开，以维持器件2和4之间的电绝缘符合上述ANSI/IPC标准。
本发明为用户提供了是否选择在器件之间采用隔离的灵活性。由于在PC板上只用一个封装件而不是多个封装件，本发明所占的PC板空间也较小。
虽然本发明是结合一些特定实施装置来描述的，但本领域技术人员显然明白，还可以有许多别的选择方案、等效物和改进形式。因此应认为，这些都应包含在下面的权利要求书的构思和范围之内。

Claims (10)

1.一种封装件(10)，包括一衬底(100)，此衬底设有一导电图形层(34)，一第一器件(2)和一第二器件(4)，这些器件(2、4)处于衬底(100)上并被密封在密封件(6)内，且设有用于与衬底(100)的图形层(34)相连的连接端，在图形层(34)内设有一第一组电连线(52)和一第二组电连线(54)，第一组和第二组(52、54)被分隔在两个区段(52、54)内，它们通过绝缘体(26、28、56、58)彼此电绝缘。
2.如权利要求1所述的封装件(10)，其特征在于：第一和第二器件(2、4)为集成电路器件，其接点(22、24)总数至少为40。
3.如权利要求1所述的封装件(10)，其特征在于：衬底(100)是一多层衬底，包括信号层(34)、接地层(38)、电源层(44)和底层(48)，其中每一层包含一第一区段(52、62、72、82)和一第二区段(54、64、74、84)。
4.如权利要求3所述的封装件(10)，其特征在于：所有信号层(34)、接地层(38)、电源层(44)和底层(48)都包括一个绝缘体，用以将第一区段(52、62、72、82)和第二区段(54、64、74、84)隔开。
5.如权利要求1所述的封装件(10)，其特征在于：第二器件(4)是一结合有识别或保护功能的半导体器件，利用该功能，第一器件(2)只限于像在第二器件(4)所执行的方式那样使用。
6.如权利要求3所述的封装件(10)，其特征在于：所示衬底包括一第一角落(102)和一第二角落(104)，它们处于一个对角线(110)的两端，并且第一器件(2)位于第一角落(102)附近，第二器件(4)位于第二角落(104)附近。
7.如权利要求6所述的封装件(10)，其特征在于：至少在衬底(100)的一个图形层(34)内设有导电轨迹(122、124)，它们处在基本平行和基本垂直于第一(102)和第二(104)角落之间的对角线(110)的方向上。
8.如权利要求1所述的封装件(10)，其特征在于：至少一个器件(2、4)的有效区域上装有接合盘。
9.一种半导体器件(2、4)封装方法，包括：把多个器件(2、4)分别安置在一单个球栅阵列封装件(10)的衬底(100)上的多个区段(52、54)内，每个器件(2、4)有多个电连接端，每个区段(52、54)有多个电连线，用来将各器件的接点与封装件(10)的接点(22、24)相连；
在各接点(22、24)间形成间隙(26、28)，以保持所述多个电连线间的电绝缘；
提供一密封件(6)将所述多个器件(2、4)密封起来。
10.如权利要求9所述的方法，其特征在于，产生间隙(26、28)包括去除预先选定的电连线接点。
CNB028137760A 2001-07-09 2002-07-09 包含多个集成电路器件的单个封装件 Expired - Lifetime CN100550377C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US30403801P 2001-07-09 2001-07-09
US60/304,038 2001-07-09
US10/024,936 US6882046B2 (en) 2001-07-09 2001-12-18 Single package containing multiple integrated circuit devices
US10/024,936 2001-12-18

Publications (2)

Publication Number Publication Date
CN1526168A true CN1526168A (zh) 2004-09-01
CN100550377C CN100550377C (zh) 2009-10-14

Family

ID=26699060

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028137760A Expired - Lifetime CN100550377C (zh) 2001-07-09 2002-07-09 包含多个集成电路器件的单个封装件

Country Status (7)

Country Link
US (1) US6882046B2 (zh)
EP (1) EP1407490A2 (zh)
JP (1) JP4597512B2 (zh)
KR (1) KR20030060886A (zh)
CN (1) CN100550377C (zh)
TW (1) TW573345B (zh)
WO (1) WO2003007375A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378851A (zh) * 2012-04-24 2013-10-30 Nxp股份有限公司 电容性隔离电压域
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224942A1 (en) * 2004-03-26 2005-10-13 Fan Ho Semiconductor device with a plurality of ground planes
EP1634730A1 (de) 2004-09-14 2006-03-15 MVG Metallverarbeitungsgesellschaft mbH Anhängerkupplung mit Kugelgelenk
KR100790172B1 (ko) * 2005-05-02 2007-12-31 삼성전자주식회사 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치
WO2007077501A1 (en) * 2006-01-03 2007-07-12 Nxp B.V. Serial data communication system and method
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
KR101287582B1 (ko) * 2008-07-07 2013-07-19 삼성테크윈 주식회사 칩 마운터 및 칩 마운터의 ｂｇａ 패키지 인식 방법
EP2278714B1 (en) 2009-07-02 2015-09-16 Nxp B.V. Power stage
US9331866B2 (en) 2012-04-20 2016-05-03 Nxp B.V. Network communications apparatus, system, and method
US8571093B1 (en) 2012-04-24 2013-10-29 Nxp B.V. Communication interface for galvanic isolation
US8818265B2 (en) 2012-04-24 2014-08-26 Nxp B.V. Interface for communication between voltage domains
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9007141B2 (en) 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
US8693528B1 (en) 2012-11-30 2014-04-08 Nxp B.V. Common mode suppression circuit
US8680690B1 (en) 2012-12-07 2014-03-25 Nxp B.V. Bond wire arrangement for efficient signal transmission
US9467060B2 (en) 2013-04-03 2016-10-11 Nxp B.V. Capacitive level shifter devices, methods and systems
US8896377B1 (en) 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression
US10147722B2 (en) * 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
JP6310110B2 (ja) * 2017-04-03 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476985A (en) * 1965-12-15 1969-11-04 Licentia Gmbh Semiconductor rectifier unit
US4038488A (en) 1975-05-12 1977-07-26 Cambridge Memories, Inc. Multilayer ceramic multi-chip, dual in-line packaging assembly
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
JPH01308058A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd 電子装置
JPH0430563A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
US5212406A (en) * 1992-01-06 1993-05-18 Eastman Kodak Company High density packaging of solid state devices
JP3138539B2 (ja) 1992-06-30 2001-02-26 三菱電機株式会社 半導体装置及びｃｏｂ基板
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH1117100A (ja) * 1997-06-19 1999-01-22 Mitsubishi Electric Corp 半導体装置
DE69938582T2 (de) * 1998-09-09 2009-06-04 Seiko Epson Corp. Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
US6191472B1 (en) * 1999-01-05 2001-02-20 Intel Corporation Hole geometry of a semiconductor package substrate
US6377464B1 (en) 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2000315776A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
JP2001185576A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体装置
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378851A (zh) * 2012-04-24 2013-10-30 Nxp股份有限公司 电容性隔离电压域
CN103378851B (zh) * 2012-04-24 2016-02-10 Nxp股份有限公司 电容性隔离电压域
CN103855137A (zh) * 2012-12-06 2014-06-11 瑞萨电子株式会社 半导体器件
CN103855137B (zh) * 2012-12-06 2018-05-22 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP4597512B2 (ja) 2010-12-15
US20030006491A1 (en) 2003-01-09
WO2003007375A2 (en) 2003-01-23
WO2003007375A3 (en) 2003-06-05
JP2004535079A (ja) 2004-11-18
TW573345B (en) 2004-01-21
EP1407490A2 (en) 2004-04-14
CN100550377C (zh) 2009-10-14
KR20030060886A (ko) 2003-07-16
US6882046B2 (en) 2005-04-19

Similar Documents

Publication Publication Date Title
CN100550377C (zh) 包含多个集成电路器件的单个封装件
US5600541A (en) Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US6326696B1 (en) Electronic package with interconnected chips
US6300163B1 (en) Stacked leads-over-chip multi-chip module
US5811879A (en) Stacked leads-over-chip multi-chip module
EP0872888B1 (en) Ball grid array module
US5943213A (en) Three-dimensional electronic module
JP2531497B2 (ja) 温度管理可能な超小型電子パッケ―ジ
US7829997B2 (en) Interconnect for chip level power distribution
US20100188182A1 (en) Narrowbody Coil Isolator
CN103247599A (zh) 半导体器件及其制造方法
MXPA01013012A (es) Matriz y/o paquete de circuito integrado que tiene un arreglo de contacto de separacion variable para la maximizacion del numero de lineas de senal por capa de encaminamiento.
JPH1056104A (ja) 半導体デバイス・パッケージ及び組み立て方法
CN102176450A (zh) 高密度系统级封装结构
US6888218B2 (en) Embedded capacitor multi-chip modules
WO1981002367A1 (en) Over/under dual in-line chip package
AU629711B2 (en) Hybrid module electronics package
CN102157502B (zh) 系统级封装结构
JP2003110089A (ja) 半導体電力用モジュール及びその製造方法
CN102176448A (zh) 扇出系统级封装结构
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100381409B1 (ko) 마이크로파 모듈의 구조 및 그 실장방법
CN202025747U (zh) 扇出系统级封装结构
CN117374016A (zh) 集成电路及其制备方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070713

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070713

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: KONINKLIJKE PHILIPS ELECTRONICS N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIWAN SEMICONDUCTOR MFG

Free format text: FORMER OWNER: NXP CO., LTD.

Effective date: 20090925

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090925

Address after: China Taiwan Hsinchu Science Park, Hsinchu

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CX01 Expiry of patent term

Granted publication date: 20091014

CX01 Expiry of patent term