KR100790172B1 - 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치 - Google Patents

시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치

Info

Publication number
KR100790172B1
KR100790172B1 KR1020050036709A KR20050036709A KR100790172B1 KR 100790172 B1 KR100790172 B1 KR 100790172B1 KR 1020050036709 A KR1020050036709 A KR 1020050036709A KR 20050036709 A KR20050036709 A KR 20050036709A KR 100790172 B1 KR100790172 B1 KR 100790172B1
Authority
KR
South Korea
Prior art keywords
rom
program
package
interface
primary input
Prior art date
Application number
KR1020050036709A
Other languages
English (en)
Other versions
KR20060114542A (ko
Inventor
정지윤
권윤주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050036709A priority Critical patent/KR100790172B1/ko
Publication of KR20060114542A publication Critical patent/KR20060114542A/ko
Application granted granted Critical
Publication of KR100790172B1 publication Critical patent/KR100790172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54516—Initialization, software or data downloading
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]

Abstract

이동통신 시스템의 내부 시스템의 칩 구현에서, 특히 외부로부터 시스템 인 패키지 형태의 롬에 고속 프로그램 다운로드를 위한 장치에 있어서, 상기 시스템 인 패키지와 외부장비의 연결을 위한 프라이머리 입출력부와, 상기 시스템 인 패키지의 디지털 칩에 내장되어 있는 중앙 처리 장치(CPU)와, 상기 외부장비로부터 다운로드 된 프로그램을 롬 인터페이스1을 통해 전달받아 저장하고, 상기 롬 인터페이스1과 롬 인터페이스2를 통해 상기 CPU와 접속하는 롬과, 상기 프라이머리 입출력부 중 프라이머리 입력부에 연결되어 상기 외부 장비로부터 프로그램을 다운받고, 롬 라이트 모드용 핀을 통해 사용자로부터 롬 라이트 모드를 지시받으면 상기 다운받은 프로그램을 상기 롬 인터페이스1을 통하여 상기 롬으로 전달하고, 상기 CPU의 출력을 상기 롬 인터페이스1을 통해 상기 롬 라이트 모드 지시가 없는 경우에만 상기 롬으로 전달하는 멀티플렉스를 포함하여 구성되어 패키지 내의 롬에 접근하여 다량의 프로그램 다운로드를 위하여 사용되는 다수개의 핀을 하나로 줄이고 멀티플렉싱 함으로서, 상기 핀의 개수를 줄여 패키지의 전체 사이즈를 줄이고 프로그램 다운로드 속도를 향상시킬 수 있는 효과가 있다.
System in Package, Rom, Program down load

Description

시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속 프로그램 다운로드를 위한 칩 구현 방법 및 장치{A Chip Implementation Method and Apparatus to make high speed program down load into internal ROM embedded in System in Package}
도 1은 종래 기술에 따른 SiP.
도 2는 본 발명의 바람직한 실시예에 따른 SiP.
도 3은 본 발명의 바람직한 실시예에 따른 패기지에 사용되는 핀의 개수 및 패키지 크기 비교 표.
도 4는 본 발명의 바람직한 실시예에 따른 양산용 대량 프로그램 다운로드 소요시간 비교표.
본 발명은 이동통신 시스템의 내부 시스템의 칩 구현에 관한 것으로서, 특히 외부로부터 시스템 인 페키지 형태의 롬에서 고속 프로그램 다운로드를 위한 칩 구 현 방법 및 장치에 관한 것이다.
이동통신 내부에 칩 형태의 CPU(Central Processing Unit)에서 사용할 메인 프로그램을 다운로드 하는 방식으로는 여러 가지가 있다. 여러 가지의 다운로드 방식 중, 양산 단계에서 칩 내부의 롬에 빠른 속도로 프로그램 하기 위한 적절한 프로그램 방법이 필요하다. 일반적으로 제품 양산 전 JTAG(Joint Test Access Group) 인터페이스를 사용하는 프로그램 다운로드 방식을 사용 할 수 있고, 제품 양산 단계에서는 다운로드 시간을 최소화 할 수 있는 프로그램 방법을 사용 해야만 한다. 현재, 양산 단계에서는 롬 라이트(Write)가 가능한 장비를 이용하여 롬 프로그램 다운로드를 실시한다. 즉, 칩 내부의 롬을 외부에서 바로 접근하기 위해 특별한 장비를 사용해야 하며, 이 장비는 CPU와 롬 간의 인터페이스를 모방하여 프로그램할 수 있다.
그러나, 특별한 장비를 사용하여 칩 외부에서 칩 내부의 롬과 바로 통신할 경우, 상기 장비는 CPU 마스터가 되고 롬과의 인터페이스를 그대로 적용하기 위해 칩에 롬 인터페이스용 핀이 할당 되어 있어야 하는 문제점이 발생한다.
이럴 경우, 일반적인 롬 인터페이스를 가정해볼 때, 데이터와 주소 버스를 포함한 수십 개의 인터페이스 개수만큼 칩의 핀의 개수가 늘어난다. 또한, 프로그램 다운로드를 위해 사용 빈도수가 현격히 떨어지는 핀을 고정 핀으로 할당할 경우, 추가적인 핀 수의 증가로 인하여 패키지 사이즈가 증가하고 이로 인하여 칩의 경쟁력을 확보하는데 방해요소가 된다.
따라서, SiP(System in package) 형태로 CPU 프로세서와 CPU 프로그램 코드 를 저장하는 메모리가 칩과 칩으로 연결된 형태인 다이 투 다이(die-to-die) 형태로 원 패키지화될 때, 외부에서 내장된 메모리(Flash)에 필요한 코드를 보다 효율적이고 빠르게 다운로드 할 수 있는 방안이 요구되어 진다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 여러 개의 칩을 하나의 패키지에 담는 SiP 기술을 사용할 경우, 패키지 상에 나와 있는 핀을 최대한 활용하여 패키지로 나오지 않는 핀의 역할을 대신하게 하는 핀 멀티플렉싱 방식을 이용함으로써, SiP 밖의 롬 라이트 장비가 칩 내부 롬에 직접 접근하여 프로그램을 다운로드하는 모드를 지원할 수 있는 방법 및 장치를 제공하는 것이다.
본 발명의 다른 목적은, SiP 밖의 롬 라이트 장비가 칩 내부 롬에 직접 접근하여 프로그램을 다운로드하는 모드를 사용하여, 대량 양산 직전, 급격히 빠른 속도의 프로그램 다운로드를 지원할 수 있는 방법 및 장치를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예에 따른 장치는, 이동통신 시스템의 내부 시스템의 칩 구현에서, 특히 외부로부터 시스템 인 패키지 형태의 롬에 고속 프로그램 다운로드를 위한 장치에 있어서,
상기 시스템 인 패키지와 외부장비의 연결을 위한 프라이머리 입출력부와,
상기 시스템 인 패키지의 디지털 칩에 내장되어 있는 중앙 처리 장치(CPU)와,
상기 외부장비로부터 다운로드 된 프로그램을 롬 인터페이스1을 통해 전달받아 저장하고, 상기 롬 인터페이스1과 롬 인터페이스2를 통해 상기 CPU와 접속하는 롬과,
상기 프라이머리 입출력부 중 프라이머리 입력부에 연결되어 상기 외부 장비로부터 프로그램을 다운받고, 롬 라이트 모드용 핀을 통해 사용자로부터 롬 라이트 모드를 지시받으면 상기 다운받은 프로그램을 상기 롬 인터페이스1을 통하여 상기 롬으로 전달하고, 상기 CPU의 출력을 상기 롬 인터페이스1을 통해 상기 롬 라이트 모드 지시가 없는 경우에만 상기 롬으로 전달하는 멀티플렉스를 포함하여 구성하는 것을 특징으로 한다.
삭제
삭제
본 발명의 다른 실시예에 따른 방법은, 이동통신 시스템의 내부 시스템의 칩 구현에서, 특히 외부로부터 시스템 인 패키지 형태의 롬에서 고속 프로그램 다운로드를 위한 방법에 있어서,
사용자로부터 롬 라이트 모드 입력이 있는지 확인하는 과정과,
상기 확인 결과 롬 라이트 모드 입력이 있을 경우, 외부장비로부터 프로그램을 다운로드 하기 위해 상기 시스템 인 패키지를 롬 라이트 모드로 세팅하는 과정과,
상기 롬 라이트 모드 세팅이 완료되면, 상기 시스템 인 패키지와 상기 외부장비의 연결을 위한 프라이머리 입출력부 중 프라이머리 입력부를 통해 외부장비로부터 상기 롬에 상기 프로그램을 다운로드 하는 과정을 포함하여 구성되는 것을 특징으로 한다.
삭제
삭제
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 도면상에 표시된 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호로 나타내었으며, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 종래 기술에 따른 SiP이다.
도 1을 참조하면, 패키지(100)는 아날로그 칩(102) 안에 내장된 롬(106)과, 디지털 칩(104)안의 CPU(108)로 구성된다.
프로그램 다운로드용 장비(130)는 외부에서 상기 패키지(100) 칩 내부의 상기 롬(106)에 바로 접근하기 위해 사용되는 장비이다. 상기 프로그램 다운로드용 장비(130)는 롬 인터페이스4(116)을 통해 상기 롬(106)에 접속한다. 상기 롬(106)은 롬 인터페이스2(112)를 통해 상기 CPU(108)에 접속하고, 롬 인터페이스1(110)을 통해 해당 프로그램을 다운로드 한다. 이후, 상기 프로그램 다운로드 용 장비(130)는 상기 롬(106)으로부터 롬 인터페이스3(114)을 통해 상기 롬(106)으로부터 상기 다운로드 된 프로그램을 수신한다.
상기한 바와 같이, 외부로부터 상기 CPU(108)의 프로그램을 다운로드 하여 상기 롬(106)에 라이트하기 위해서는 상기 롬 인터페이스3(114)과 롬 인터페이스 4(116)와 같은 핀이 따로 구비되어져야 했었다. 상기 롬 인터페이스 3(114)과 롬 인터페이스 4(116)와 같이 외부에서 상기 롬(106)으로부터 프로그램 다운로드를 지원하기 위해 사용되는 핀의 수는 도시하지는 않았으나 92개 정도이다.
또한, 상기 패키지(100) 내부의 디지털 칩(104)과 외부와의 인터페이스는 칩의 primary input(118)과, primary output(120)인 2개의 핀(pin)이 유일하다. 도시하지는 않았지만 상기 Primary input(118)과 primary output(120)은 일반적인 통신용 칩을 설계하는데 256~300개 정도의 핀이 사용되며, 칩의 규모에 따라 달라질 수 있다. 즉, 상기 도 1과 같이 기본적으로 필요한 primary input/primary output 핀이 N개로 구비되고, 롬 인터페이스를 위한 핀이 M개가 추가된다.(예, N=256,M=92)
그러나, 두 개 이상의 칩을 하나의 패키지에 담는 SiP 기술을 적용할 경우라 해도 모든 칩에서 필요로 하는 primary input과 primary output의 핀들을 모두 구현하기는 현실적으로 어려우며, 제품의 크기가 너무 커지고, 동작 실행 속도가 매우 느려지는 문제점이 발생하였다.
따라서, 본원 발명에서는 2개의 칩을 1 패키지로 구성함에 있어서 대량 양산 직전, 프로그램 다운로드를 지원하기 위해 사용되는 기본 동작에 필요한 primary input, primary output을 제외하고, 멀티플렉스를 구비하여 외부로부터의 롬 라이트 시, 라이트 모드 용 핀을 한 개 구비하고, 상기 라이트 모드 시 기존에 상기 primary input 핀과의 멀티플렉싱을 통해 추가하여 핀 발생을 줄인다.
도 2는 본 발명의 바람직한 실시예에 따른 SiP이다.
도 2를 참조하면, 패키지(200)는 아날로그 칩(202) 안에 내장된 롬(206)과, 디지털 칩(204)안의 CPU(208)와 롬 라이트 모드 핀을 구비한 멀티플렉스(209)로 구성된다.
상기 롬(206)과 상기 CPU(208)간의 인터페이스는 기존과 동일하다. 즉, 상기 롬(206)은 롬 인터페이스2(216)를 통해 상기 CPU(208)에 접속하고, 상기 CPU(208)는 롬 인터페이스1(214)을 통해서 상기 롬(206)에 접속한다.
멀티플렉스(209)는 내부의 기능별 모드를 디코딩하는데, 그 중에서 롬 라이트 모드로 세팅하기 위한 롬 라이트 모드 핀(212)을 따로 구비하여, 사용자로부터 롬 라이트 모드 세팅을 입력받는다. 상기 멀티플렉스(209)가 롬 라이트용 모드로 세팅되면, 상기 핀이 프라이머리 입력부(primary input)(218)와 롬 인터페이스1을 연결하여 프로그램 다운로드용 장비(210)와 상기 롬(206)을 연결한다. 따라서, 상기 프로그램 다운로드용 장비(210)는 상기 멀티 플렉스(209)의 롬 라이트 모드 세팅 시 CPU(208)와 롬(206) 간의 롬 인터페이스를 모방하는 핀(218)을 통해서, 상기 패키지(200) 내부의 롬(206)에 접근하기 위해 따로 구비된 롬 인터페이스(도 1의 경우 114,116에 해당)가 필요 없게 된다.
즉, 상기 프로그램 다운로드용 장비(210)는 기존과 동일한 primary input(218) 핀과 접속하여 상기 멀티플렉스(209)를 통해 다시 롬 인터페이스1(215)을 거쳐 상기 롬(206)으로부터의 프로그램을 다운로드 한다. 이때, 상기 패키지(200)에 사용되는 디지털 칩은 프라이머리 입출력부(primary input/output) 양방향성 패드이다. 따라서, 목적에 따라 입출력부(input/output) 방향을 달리 적용할 수 있다.
상기한 바와 같은 구성의 패키지(200)는 종래 기술과 달리 상기 프로그램 다운로드 장비(210)와의 인터페이스를 위한 롬 인터페이스 3, 4를 따로 구분할 필요 없이 기존의 primary input(218), primary output(22)을 그대로 사용할 수 있게 된다. 따라서, 상기 멀티플렉스(209)는 롬 라이트 모드(212)를 위한 핀을 하나 가짐으로써, M(92)개의 롬 인터페이스를 위한 핀을 추가하지 않고도 상기 롬 라이트 모드(212)를 위한 하나의 핀을 이용하여 상기 롬(206)의 프로그램을 라이트(Write) 할 수 있게 되어 제품 양산 직전 JTAG 인터페이스를 사용하는 프로그램 다운로드 방식 외에 대량 프로그램을 가능하게 하는 방식으로 롬 라이트가 가능한 장비를 사용할 수 있게 한다.
도 3은 본 발명의 바람직한 실시예에 따른 롬 라이트 모드 시 SiP의 동작 흐름도이다.
도 3을 참조하면, 302단계에서 상기 SiP는 사용자로부터 롬 라이트 모드 입력이 있는지 판단한다. 상기 판단 결과 롬 라이트 모드 입력이 없으면, 308단계에서 상기 SiP의 멀티플렉스는 일반적인 용도로 디코딩된다.
상기 판단 결과 롬 라이트 모드 입력이 있으면, 304단계에서 상기 SiP의 멀티플렉스에 라이트 모드 핀을 통해 프라이머리 인풋과 롬 인터페이스 1이 연결되도록 롬 라이트 모드를 세팅한다.
상기 롬 라이트 모드 세팅이 완료되면, 306단계에서 외부의 프로그램 다운로드용 장비가 상기 Primary input을 통해 상기 SiP의 롬으로부터 해당 프로그램을 다운로드 한다. 이때, 상기 프로그램은 이전에 상기 롬이 롬 인터페이스 2를 통해 상기 SiP의 CPU로부터 다운로드 된 프로그램이다.
패키지 레벨의 칩을 양산할 때 경쟁력이 될 수 있는 것은 패키지 사이즈이 며, 이것은 곧 칩의 핀 수와 직결되어 있다. 양산 전 대량 프로그램 다운로드를 위해 추가로 필요한 92개의 핀을 패키지 레벨에 적용함으로써, 필수 동작을 위한 256개의 핀을 지원해주는 패키지를 사용할 수 없게 된다면 그만큼 경쟁력을 현격히 떨어뜨리는 위험 부담으로 작용했었다.
따라서, 상기한 도 2와 같은 멀티플렉싱 구조를 사용함으로써, primary input/primary output 핀 개수에 큰 변동 없이 패키징하고, 대량 프로그램 다운로드를 지원할 수 있게 하는 것은 경쟁력의 큰 원동력으로 작용할 수 있게 된다.
도 4는 본 발명의 바람직한 실시예에 따른 패기지에 사용되는 핀의 개수 및 패키지 크기 비교 표이다.
도 4의 표를 참조하면, 기존의 프로그램 다운로드를 위해 사용되는 용도로 사용되는 91개의 핀을 1개로 대체함으로써 이전에 필요로 되던 핀의 수 367보다 현재 사용되는 핀의 수가 277로 현저하게 줄어들게 되고, 이로 인한 전력 소비도 줄어들게 된다. 또한, 상기 핀의 수가 감소됨으로서, 적용가능한 패키지의 크기도 12*12 이상인 종래의 크기가 11*11이하의 크기로 작아지게 된다.
도 5는 본 발명의 바람직한 실시예에 따른 양산용 대량 프로그램 다운로드 소요시간 비교표이다.
도 5의 표를 참조하면, 기존에 패키지 내부 롬에 접근하기 위해서는 USB 혹은 JTAG 등의 인터페이스를 위한 다수의 핀들을 사용하여야 했으나, 본원 발명에서는 롬 라이트 모드를 위한 한 개의 핀만을 사용한다.
기존의 92개의 핀을 대신하여 상기 롬 라이트 모드를 사용되는 1개의 핀을 적용하면 멀티플렉싱이 가능하게 되어, 장비 1대로 프로그램 가능한 단말 수가 기존보다 16배로 증가하게 된다.
또한, 실제 프로그램 다운로드 사용시간 역시 기존 640초에서 40초로 감소하게 되고, 장비 1대로 프로그램 가능한 단말 수의 증가(*16)와 소요 시간 감소로 인해, 1 만대 양산 시 프로그램 소요시간이 기존 111시간에서 7시간으로 현격히 감소하게 됨을 알 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 패키지 내의 롬에 접근하여 다량의 프로그램 다운로드를 위하여 사용되는 다수개의 핀을 하나로 줄이고 멀티플렉싱 함으로서, 상기 핀의 개수를 줄여 패키지의 전체 사이즈를 줄이고 프로그램 다운로드 속도를 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 이동통신 시스템의 내부 시스템의 칩 구현에서, 특히 외부로부터 시스템 인 패키지 형태의 롬에 고속 프로그램 다운로드를 위한 장치에 있어서,
    상기 시스템 인 패키지와 외부장비의 연결을 위한 프라이머리 입출력부와,
    상기 시스템 인 패키지의 디지털 칩에 내장되어 있는 중앙 처리 장치(CPU)와,
    상기 외부장비로부터 다운로드 된 프로그램을 롬 인터페이스1을 통해 전달받아 저장하고, 상기 롬 인터페이스1과 롬 인터페이스2를 통해 상기 CPU와 접속하는 롬과,
    상기 프라이머리 입출력부 중 프라이머리 입력부에 연결되어 상기 외부 장비로부터 프로그램을 다운받고, 롬 라이트 모드용 핀을 통해 사용자로부터 롬 라이트 모드를 지시받으면 상기 다운받은 프로그램을 상기 롬 인터페이스1을 통하여 상기 롬으로 전달하고, 상기 CPU의 출력을 상기 롬 인터페이스1을 통해 상기 롬 라이트 모드 지시가 없는 경우에만 상기 롬으로 전달하는 멀티플렉스를 포함하여 구성하는 것을 특징으로 하는 프로그램 다운로드 장치.
  2. 제 1 항에 있어서, 상기 멀티플렉스는,
    상기 롬 라이트 모드 용 핀에 입력되는 사용자 입력에 의해 상기 프라이머리 입력부와 상기 롬 인터페이스1을 연결하는 상기 롬 라이트 모드로 세팅되는 것을 특징으로 하는 프로그램 다운로드 장치.
  3. 제 1항에 있어서, 상기 프라이머리 입출력부는,
    목적에 따라 입력부/출력부의 역할을 바꾸어 사용되는 양방향성 패드인 것을 특징으로 하는 프로그램 다운로드 장치.
  4. 이동통신 시스템의 내부 시스템의 칩 구현에서, 특히 외부로부터 시스템 인 패키지 형태의 롬에 고속 프로그램 다운로드를 위한 방법에 있어서,
    사용자로부터 롬 라이트 모드 입력이 있는지 확인하는 과정과,
    상기 확인 결과 롬 라이트 모드 입력이 있을 경우, 외부장비로부터 프로그램을 다운로드 하기 위해 상기 시스템 인 패키지를 라이트 모드로 세팅하는 과정과,
    상기 롬 라이트 모드 세팅이 완료되면, 상기 시스템 인 패키지와 상기 외부 장비의 연결을 위한 프라이머리 입출력부중 프라이머리 입력부를 통해 외부장비로부터 상기 롬에 상기 프로그램을 다운로드 하는 과정을 포함하여 구성되는 것을 특징으로 하는 프로그램 다운로드 방법.
  5. 제 4항에 있어서, 상기 프로그램은,
    상기 롬이 상기 시스템 인 패키지 내의 중앙 처리 장치와 연결되는 롬 인터페이스1을 통해서 다운로드 된 프로그램인 것을 특징으로 하는 프로그램 다운로드 방법.
  6. 제 4 항에 있어서, 상기 다운로드 하는 과정은,
    상기 프라이머리 입력부에 연결된 멀티플렉스가 상기 외부 장비로부터 상기 프로그램을 다운받아 롬 인터페이스1을 통하여 상기 롬으로 출력하는 것을 특징으로 하는 프로그램 다운로드 방법.
  7. 제 6항에 있어서, 상기 롬 라이트 모드가 확인되지 않은 경우,
    상기 멀티플렉스는 일반적인 용도로 상기 프라이머리 입출력부를 멀티플렉싱하는 것을 특징으로 하는 프로그램 다운로드 방법.
  8. 제 4항에 있어서, 상기 프라이머리 입출력부는,
    목적에 따라 입력부/출력부로 사용되는 양방향성 패드인 것을 특징으로 하는 프로그램 다운로드 방법.
KR1020050036709A 2005-05-02 2005-05-02 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치 KR100790172B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036709A KR100790172B1 (ko) 2005-05-02 2005-05-02 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036709A KR100790172B1 (ko) 2005-05-02 2005-05-02 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060114542A KR20060114542A (ko) 2006-11-07
KR100790172B1 true KR100790172B1 (ko) 2007-12-31

Family

ID=37652219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036709A KR100790172B1 (ko) 2005-05-02 2005-05-02 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100790172B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110413550B (zh) * 2018-04-27 2022-02-25 北京天诚同创电气有限公司 一种芯片串口程序下载控制电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5625631A (en) * 1996-04-26 1997-04-29 International Business Machines Corporation Pass through mode for multi-chip-module die
KR20030007076A (ko) * 2001-07-10 2003-01-23 가부시끼가이샤 도시바 메모리 칩 및 이것을 이용한 ｃｏｃ 디바이스와 이들의제조 방법
KR20030006526A (ko) * 2001-07-13 2003-01-23 삼성전자 주식회사 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로
KR20030060886A (ko) * 2001-07-09 2003-07-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 다중 집적 회로 장치를 포함하는 단일 패키지
KR20060065793A (ko) * 2004-12-10 2006-06-14 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
US5625631A (en) * 1996-04-26 1997-04-29 International Business Machines Corporation Pass through mode for multi-chip-module die
KR20030060886A (ko) * 2001-07-09 2003-07-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 다중 집적 회로 장치를 포함하는 단일 패키지
KR20030007076A (ko) * 2001-07-10 2003-01-23 가부시끼가이샤 도시바 메모리 칩 및 이것을 이용한 ｃｏｃ 디바이스와 이들의제조 방법
KR20030006526A (ko) * 2001-07-13 2003-01-23 삼성전자 주식회사 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로
KR20060065793A (ko) * 2004-12-10 2006-06-14 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법

Also Published As

Publication number Publication date
KR20060114542A (ko) 2006-11-07

Similar Documents

Publication Publication Date Title
CN109508202B (zh) 嵌入式操作系统的驱动开发系统、方法及介质
JP3955876B2 (ja) マイクロコンピュータ及びシステムプログラムの開発方法
CN102053930B (zh) 用于外围组件的命令队列
KR100958113B1 (ko) 반도체 테스트용 ｆｐｇａ 구성장치 및 이를 이용한 ｄｕｔ 테스트방법
KR20060087655A (ko) 고속 직렬 인터페이스를 이용하는 부팅 시스템 및 부팅 방법
US20080144375A1 (en) Flash memory device with shunt
US20090100305A1 (en) Reprogrammable built-in-self-test integrated circuit and test method for the same
US20040064606A1 (en) Memory system allowing fast operation of processor while using flash memory incapable of random access
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN107704285A (zh) 现场可编程门阵列多版本配置芯片、系统和方法
CN115658160A (zh) 基于多核异构soc的多操作系统升级方法、装置及系统
US9747994B2 (en) Memory system
US6738308B2 (en) Asynchronous flash-EEPROM behaving like a synchronous RAM/ROM
KR100790172B1 (ko) 시스템 인 패키지(ＳｉＰ) 형태로 내장된 내부 롬에 고속프로그램 다운로드를 위한 칩 구현 방법 및 장치
CN101088064A (zh) 经由私有操作访问控制寄存器的系统和方法
US6079015A (en) Data processing system having selectable exception table relocation and method therefor
JP5235425B2 (ja) 効果的なシステムインパッケージ構成のためのピン構成変更回路
EP0953988A2 (en) Integrated circuit having memory built-in self test (BIST) with programmable characteristics and method of operation
US7979606B2 (en) Method for storing data
TWI471731B (zh) 記憶體存取方法、記憶體存取控制方法、ｓｐｉ快閃記憶體裝置以及ｓｐｉ控制器
US7915926B2 (en) Semiconductor chip and semiconductor device including the same
US20060010312A1 (en) Information processing method, program for realizing the method, and recording medium
KR20000076351A (ko) 집적 회로 및 상기 회로의 테스트 방법
KR20030055150A (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
JPH08305680A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee