CN1496669A - 由平面导体元件制成的复合叠层件 - Google Patents

由平面导体元件制成的复合叠层件 Download PDF

Info

Publication number
CN1496669A
CN1496669A CNA028062094A CN02806209A CN1496669A CN 1496669 A CN1496669 A CN 1496669A CN A028062094 A CNA028062094 A CN A028062094A CN 02806209 A CN02806209 A CN 02806209A CN 1496669 A CN1496669 A CN 1496669A
Authority
CN
China
Prior art keywords
weld zone
scolder
basic unit
printed conductor
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028062094A
Other languages
English (en)
Other versions
CN1263355C (zh
Inventor
L
L·里欣
P·菲舍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dr Johannes Heidenhain GmbH
Original Assignee
Dr Johannes Heidenhain GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dr Johannes Heidenhain GmbH filed Critical Dr Johannes Heidenhain GmbH
Publication of CN1496669A publication Critical patent/CN1496669A/zh
Application granted granted Critical
Publication of CN1263355C publication Critical patent/CN1263355C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及由二个平面元件构成的一种复合叠层件，这2个元件包括第一个和第二个支承基层(1，2)，在该基层上涂覆有导线结构(1.1；1.2；2.1；2.2；3，4)，其中第一个支承基层(1)的焊接区(1.1)与第二个支承基层(2)的焊接区(2.1)焊接起来。此外该复合叠层件有一个连接部位(4)，该连接部位将至少一个焊料避让部位(3)与一个焊接区(1.1；2.1)连接起来，其中连接部件(4)比与其连接的焊接区(1.1；2.1)和焊料避让区(3)中的一个窄。本发明也包括了这种由平面导体元件构成的复合叠层件在传感技术里的应用。

Description

由平面导体元件制成的复合叠层件
本发明涉及一种由具有焊料避让区的平面导体元件构成的复合叠层件。本发明还涉及这种复合叠层件在传感器元件里的应用。
平面导体元件，例如电路板或者说线路薄膜的连接在电子技术的许多领域都大量使用。尤其在传感器元件中经常通过一种这样的复合叠层件使真正的传感器连接到分析处理电子装置上。传感器结构常常设计成电路板上的印制导线，这种电路板例如可以由玻璃制成。与分析处理电子装置的连接则往往通过在一个挠性印制导线膜上的印制导线来实现。电路板和印制导线薄膜通常用一种接触焊接法，尤其是用一种接触弧焊法相连接，从而使对应的印制导线相互电接触连接。
为了努力缩小电子装置部分的尺寸，印制导线或者所谓的焊接区相互之间布置的间距总是越来越窄小。焊接区就是那些在其中布置了各自焊接对偶体的印制导线的接触表面的区域。为了使这些布置在二个平面电路板上的或线路薄膜上的印制导线相接触连接，如上所述往往应用接触弧焊法。至少在两个焊接对偶体其中的一个上在一个焊接区上涂覆了一个焊料堆，其中焊料堆的体积，也就是焊料量，必然地只能以有限的精度涂覆在规定的公差大小范围内。即使是一种电镀涂覆的焊料堆，其有效体积的波动也达到约50％。
根据应用情况和技术可实现性的不同往往只是在一个焊接对偶体上设有焊料堆。为了实现高级的焊接连接，焊料堆的体积应该尽可能准确地规定，作为焊料片而涂覆在相应的焊接区上。当焊料堆涂覆到两个焊接对偶体至少其中一个的焊接区上之后，这两个焊接对偶体就位置准确地相叠置。然后对应于接触弧焊法用一个热的焊接冲模使焊料堆熔化，同时压合焊接对偶体。如果涂覆的焊料堆的体积对应于受过程影响的波动来说太大而析出，那么就使多余的焊料从焊接区部位流出，这可能会在印制导线之间产生短路，那么这样这整个复合叠层件就无法使用了。因而在焊接区之间的间距不能任意地减小。
在实用新型专利DE 29517067 U1里表示了印制导线装置，它们具有加大的表面用于接受多余的焊锡。
用DE 29517067 U1里所指出的措施也限制了一种这样的复合叠层件的印制导线间距的减小，因为用于多余焊料的避让部位横交于印制导线而布置，也就是布置在使间距尺寸最小的方向上。此外在按照DE29517067 U1的一种实施形式中，焊料可以不受阻碍地分布在焊接区的整个表面上，尽管例如涂覆的焊料堆的体积在公差之内相对较小。在这种情况下用于真正接触表面的焊料从趋势来说是太少了。
因而本发明的任务是提出一种由具有印制导线的平面元件构成的复合叠层件，其中在印制导线之间的间距尺寸可以最小。此外即使当各个印制导线之间的间距较小时也能实现防止焊接跨接线的足够安全性，并且确保焊接连接的良好质量。
该任务由一个按权利要求1所述的装置来解决。
按照本发明的复合叠层件尤其应该应用于传感器元件，这些在权利要求6里已经说明了。
按本发明的装置或者说按本发明的应用的有利的实施形式由从属于权利要求1的权利要求或从属于权利要求6的权利要求所述的措施中得出。
照此本发明包括一个由二个平面元件组成的复合叠层件，这些元件例如由一个刚性的和一个挠性的支承基层组成，这些基层各具有附属的导体层。作为支承基层可以考虑的大致有聚酰亚胺薄膜、玻璃小薄板或玻璃纤维强化的环氧树脂板。导线结构例如是一个大约20μm厚的、涂覆在不导电的支承基层上的铜涂层。导线结构可以根据其功能和/或其结构设计而分成不同的部分。
其中一个部分就是上面所述的焊接区，在其上面设有用于焊接连接的接触表面。焊接区通常来说相对较宽。另一个部分是印制导线，其主要的任务就是在其支承基底座上的二个功能部位之间建立起电连接。功能部位可以是支承基层上的所有构造，例如焊接区或者传感器元件。往往印制导线是导线构造里最窄的。按照本发明的复合叠层件除了具有二个上面所述的导线构造的部分之外还有二个另外的部分，也就是焊料避让部位和一个所谓连接部位。焊料避让部位的功能主要是接受多余的焊料。连接部位则在焊接区和焊料避让部位之间形成连接。
有利地是按本发明的复合叠层件通过接触弧焊法制成，其中焊料堆在真正的焊接过程之前就被涂覆在上面的那个焊接区最好小于与之对置的焊接区。在最佳实施的焊接中该较小的焊接区同时对应于焊接连接的接触部位。焊料避让部位既可以布置在具有预先焊接的焊接区的支承基层上，也可以在位于对面的支承基层上。然而合理的是焊料避让部位布置在焊接过程之前未涂覆焊料堆的那个支承基层上。同样这些连接部位可以任意地设计在两个支承基层其中的一个上。本发明当然也包括一种复合叠层件，其中焊料堆或连接部位或者这二者都布置在二个支承基层上。在某些条件下，若有多个焊料避让部位用于具有一个或多个连接部位的一个焊接点，那也可能是有利的。但复合叠层件的焊接连接没有作成插入接触。
按本发明的复合叠层件的其它优点和细节及其应用见以下根据附图对一个实施例所作的说明。附图所示为：
图1：由一种挠性印制导线与一种印制电路板构成的复合叠层件的分解视图；
图2：穿过挠性印制导线薄膜的复合叠层件的一个俯视图，其中所示的印制电路板还具有传感器构造。
图1表示了一个复合叠层件的立体图，为了一目了然作成分解视图。在一个大约50μm厚的挠性的由聚酰亚胺制成的印制导线薄膜1的下侧是焊接区1.1，它由一个15μm至20μm厚的铜涂层组成。此外在印制导线薄膜1的这一侧上也还有印制导线1.2，它们同样由铜制成并大致与焊接区1.1具有相同的厚度。通过这些印制导线1.2就使电信号传递至一个并未详细表示出的电子装置。
位于印制导线薄膜1对面的是一个玻璃制成的印制电路板2。在印制电路板2上涂覆有铜制成的焊接区2.1，印制导线2.2，焊料避让部位3和连接部位4，它们的层厚约3μm。如果需要，可在涂覆铜涂层之前在印制电路板2上涂一种增附剂。连接部位4就形成了至焊料避让部位3的一种连接。由于连接部位4比焊接区2.1窄，也比焊料避让部位3窄，因而只要有多余焊料，就产生了对挤入焊料避让部位3里的流动焊料的一种阻滞作用。在所示实例中连接部位4的宽度大约为焊接区2.1的宽度的40％。
焊料避让部位3具有一个较宽段3.1和一个矩形表面3.2。焊料避让部位3如此布置使得其较宽段3.1和其矩形表面3.2在电路板2和印制导线薄模1配合准确地合并之后位于印制导线1.2的对面。
印制导线2.2在此实施中通向一个图1中未示出的自动同步发送器的传感器结构5。
另外本发明并不局限于连接部位的几何形状，其中连接部位4具有一种矩形形状。例如连接部位4也可以这样设计，以致其宽度在其长度上并不是恒定不变的，因而在一个或多个部位里有一个比焊接区2.1更窄的狭窄处。因此阻滞作用基本上是由于该狭窄处或几个狭窄处而引起的。此外本发明也包括一些布置形式，其中在导线结构的各个部分元件之间存在有一个几何学上无明显界限的过渡。那么只要遇到有一个狭窄处作为连接部位就可以实现必要的阻滞作用，那么连接部位4就不一定绝对必要地从几何形状上与焊料避让部位3脱离开。
在接触弧焊之前在印制导线薄膜1的焊接区1.1上涂覆了一个焊料堆，它由一种铅-锡混合物制成，层厚在10μm和20μm之间。然后使电路板2和印制导线薄膜1配合准确地上下相互叠置，因而焊接区1.1和1.2相对贴靠上。接着在印制线路薄膜1上压上一个热焊接冲模，这就使印制导线薄膜1和电路板2之间的焊料堆被加热并熔化。为了实现焊料避让部位3的最佳的作用效果，这些部位也由焊接冲模一同加热。
若涂覆的焊料堆的体积在下公差范围内，也就是如果焊料量实际上相对来说比较小，那么在焊接区1.1或2.1部位里的焊料就扩展开。连接部位4由于其宽度较小因而对焊料流具有一定的阻滞作用。按这种方式当焊料堆较小时就使焊料保持在接触部位里，因而这个部位即使在上面所述的边界条件下也被最佳地浸润了，这最终导致了一种良好的焊接结果。
若是焊料堆的实际体积大于额定值，那么多余的焊料就由于焊接冲模的压力而经过连接部位4挤入焊料避让部位3里。由于印制导线薄膜1和电路板2的浸润特性，只要连接部位4和焊料避让部位3还能够接受焊料，焊料就不流到焊接区1.1或2.1之间的印制导线薄膜1或电路板2上去。连接部位4和焊料避让部位3的表面积应该这样来设计，从而使得在规定的焊料堆公差的范围内可能产生的整个多余焊料都能被接受。
图2表示了一种按本发明的复合叠层件的一个截取部分，是穿过印制导线薄膜1的视图。在电路板2上涂覆有磁阻传感器结构5，它由一种镍-铁合金制成，就例如在自动同步发送器或者长度测量装置里所应用的那样。在这种应用情况里相对位置则通过对磁化的分度滚筒或分度度盘的扫描来测定。
在所示的实施例中印制导线1.2这样地布置在印制导线薄膜1上，从而在印制导线薄膜1与电路板2正常接合之后使印制导线1.2贴靠在焊料避让部位3和连接部位4上。印制导线1.2就与连接部位4和焊料避让部位3具有相同的伸展方向，而且此外关于其间距则与连接部位4或者焊料避让部位3具有相同的分度尺寸。这种结构的优点是：若焊料流出至连接部位4里而且有时也还流至焊料避让部位3里，那么连接部位4和焊料避让部位3在焊接区1.1和2.1之外也与印制导线1.2处于电接触，按这种方式就进一步提高了接触可靠性。
在挠性印制导线薄膜1上的印制导线1.2引向印制导线薄膜1的另外一端处的一个在图2中未表示出的分析处理电子装置。印制导线薄膜1的该在图2中未表示出的另外一端则与分析处理电子装置的一个印制电路板相接触用于处理测量信号。在那里也可以有利地通过一种焊接连接制成一种按本发明的复合叠层。替代在该位置应用一种焊接连接，也可以使分析处理电子装置通过一个插头与印制导线薄膜1相连接。
不言而喻本发明并不局限于上面所介绍的示例的实施形式。有时也可以有三个平面电路板或印制导线薄膜相互焊接起来，其中一个平面元件例如就按一种夹层结构的形式布置在另外二个平面元件之间。

Claims (8)

1.至少由二个平面元件构成的复合叠层件，所述元件包括第一个和第二个涂覆有导线构造(1.1；1.2；2.1；2.2；3；4)的支承基层(1；2)，其中第一个支承基层(1)的至少一个焊接区(1.1)与第二个支承基层(2)的至少一个焊接区(2.1)焊接起来，并且该复合叠层件具有至少一个连接部位(4)，该部位使至少一个焊料避让部位(3)与至少一个焊接区(1.1；2.1)连接起来，其中连接部位(4)比与之连接的焊接区(1.1；2.1)和焊料避让部位(3)中的一个窄。
2.按权利要求1所述的装置，其特征在于，至少有一个支承基层(1；2)是挠性的。
3.按权利要求1或2中任意一项所述的装置，其特征在于，支承基层(1；2)由一个刚性板，特别是一种玻璃板构成。
4.按权利要求1，2或3中任意一项所述的装置，其特征在于，至少一个包括焊接区(1.1；2.1)、连接片部位(4)和焊料避让部位(3)的焊接位置、完全位于二个支承基层(1；2)之间。
5.按权利要求1至4中任意一项所述的装置，其特征在于，在支承基层(1；2)上至少有一个焊料避让部位(3)，焊接之前在该部位上并未涂覆焊料。
6.按权利要求1至5中任意一项所述的装置，其特征在于，第一个支承基层(1)的焊接区(1.1)大于第二个基层的焊接区。
7.按上述权利要求中任意一项所述的复合叠层件在一种传感器元件中的应用。
8.按上述权利要求中任意一项所述的应用，其特征在于，该传感器元件是一种位置测量装置的组成部分。
CNB028062094A 2001-03-09 2002-02-14 由平面导体元件制成的复合叠层件及其应用 Expired - Fee Related CN1263355C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10111389A DE10111389A1 (de) 2001-03-09 2001-03-09 Verbund aus flächigen Leiterelementen
DE10111389.7 2001-03-09

Publications (2)

Publication Number Publication Date
CN1496669A true CN1496669A (zh) 2004-05-12
CN1263355C CN1263355C (zh) 2006-07-05

Family

ID=7676877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028062094A Expired - Fee Related CN1263355C (zh) 2001-03-09 2002-02-14 由平面导体元件制成的复合叠层件及其应用

Country Status (6)

Country Link
US (1) US7223921B2 (zh)
EP (1) EP1371273B1 (zh)
JP (1) JP2004521501A (zh)
CN (1) CN1263355C (zh)
DE (2) DE10111389A1 (zh)
WO (1) WO2002076159A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433157B2 (en) * 2005-01-13 2008-10-07 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for reducing solder pad size in an electrical lead suspension (ELS) to decrease signal path capacitive discontinuities
US8085507B2 (en) * 2005-01-13 2011-12-27 Hitachi Global Storage Technologies, Netherlands, B.V. Method and apparatus for forming an opening in a base-metal layer of an electrical lead suspension (ELS) to increase the impedance
US20060158784A1 (en) * 2005-01-18 2006-07-20 Arya Satya P Method and apparatus for extending a cover layer formation with respect to a solder pad portion on an electrical lead suspension
US7450346B2 (en) * 2005-01-18 2008-11-11 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for reducing heat absorption around solder pads on an electrical lead suspension
US20060157441A1 (en) * 2005-01-18 2006-07-20 Arya Satya P Apparatus and method for reducing solder pad size and forming an opening in a base-metal layer of an electrical lead suspension (ELS)
CN100531516C (zh) * 2005-07-22 2009-08-19 鸿富锦精密工业（深圳）有限公司 印刷电路板
DE102006062494A1 (de) * 2006-12-28 2008-07-03 Robert Bosch Gmbh Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
JP2010050445A (ja) * 2008-07-22 2010-03-04 Panasonic Corp 基板の接合構造および基板の接合方法
JP2011049375A (ja) * 2009-08-27 2011-03-10 Panasonic Corp 基板接続構造および電子機器
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
KR102103792B1 (ko) * 2012-11-08 2020-04-24 삼성디스플레이 주식회사 회로 기판의 접속 구조
JP5858016B2 (ja) * 2013-09-06 2016-02-10 大日本印刷株式会社 タッチパネルセンサ
JP6956475B2 (ja) * 2016-09-28 2021-11-02 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP6726070B2 (ja) 2016-09-28 2020-07-22 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
DE102021202178A1 (de) 2021-03-05 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044494B2 (de) 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
JPS60238714A (ja) 1984-05-14 1985-11-27 Hitachi Ltd 磁気センサー装置の製造方法
US4795079A (en) * 1985-03-29 1989-01-03 Canon Kabushiki Kaisha Structure of joining printed circuit boards and process for producing the same
DE3812922A1 (de) * 1987-04-15 1988-12-29 Alps Electric Co Ltd Vorrichtung zur verbindung eines fluessigkristall-anzeigeelementes mit einem biegsamen kabel
JPH0529460Y2 (zh) 1987-06-15 1993-07-28
JPH02301725A (ja) 1989-05-17 1990-12-13 Hitachi Ltd 半田付け端子
US5418691A (en) * 1990-02-07 1995-05-23 Canon Kabushiki Kaisha Two printed circuit boards superiposed on one another both having position registry marks
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board
JPH06104547A (ja) 1992-09-21 1994-04-15 Canon Inc フレキシブル基板
DE4232634A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zum Beloten einer Leiterplatte mit Bauelementen und Leiterplatte
KR940023325A (ko) 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
JPH0823148A (ja) 1994-07-07 1996-01-23 Nippondenso Co Ltd 回路基板の接続構造
JPH0846338A (ja) 1994-07-29 1996-02-16 Tec Corp 配線板
JP2673098B2 (ja) 1994-08-03 1997-11-05 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線基板及び実装構造体
DE29517067U1 (de) 1995-10-27 1995-12-07 Siemens Ag Anordnung von Leiterbahnen auf einer Leiterplatte
JPH10190202A (ja) 1996-12-24 1998-07-21 Onkyo Corp プリント基板
JPH11330661A (ja) 1998-05-19 1999-11-30 Matsushita Electric Ind Co Ltd 表面実装モジュール
EP1026927A3 (en) * 1999-02-08 2001-05-02 Ford Motor Company Special bond pad configurations for printed circuit boards
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process

Also Published As

Publication number Publication date
US20040134684A1 (en) 2004-07-15
US7223921B2 (en) 2007-05-29
EP1371273B1 (de) 2004-08-04
WO2002076159A1 (de) 2002-09-26
DE10111389A1 (de) 2002-09-12
CN1263355C (zh) 2006-07-05
DE50200759D1 (de) 2004-09-09
EP1371273A1 (de) 2003-12-17
JP2004521501A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
CN1263355C (zh) 由平面导体元件制成的复合叠层件及其应用
CN100536637C (zh) 导电连接方法
CN101803020B (zh) 叠层安装结构体和叠层安装结构体的制造方法
US6483037B1 (en) Multilayer flexible FR4 circuit
US6490786B2 (en) Circuit assembly and a method for making the same
US8091218B2 (en) Method of manufacturing a rigid printed wiring board
KR950010719A (ko) 인쇄 회로 배선기판 및 인쇄 회로 배선기판의 제조방법
US6243946B1 (en) Method of forming an interlayer connection structure
EP1841299A2 (de) Verbindungseinrichtung für elektronishche Bauelemente
US20080297274A1 (en) Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
CN1976557B (zh) 电路基板装置及基板间的连接方法
US7733668B2 (en) Hybrid integrated circuit device and method for manufacturing same
EP2467001B1 (de) Schaltungsanordnung mit mindestens zwei Teilmoduln
US7338292B2 (en) Board-to-board electronic interface using hemi-ellipsoidal surface features
US11056808B2 (en) Resin multilayer substrate, transmission line, module, and method of manufacturing module
JPWO2020122180A1 (ja) 樹脂多層基板および電子機器
EP1980142B1 (de) Leiterplatte mit funktionalen elementen und selektiv gefüllten und thermisch leitfähigen durchsteigelöchern sowie herstellverfahren und anwendung
US11659652B2 (en) Resin substrate and method for manufacturing resin substrate
JPH11145628A (ja) 印刷配線基板
WO2019131647A1 (ja) 基板、および基板接合構造
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
EP0782154A1 (en) Flat transformer
US6320139B1 (en) Reflow selective shorting
CN1171516C (zh) 印刷电路板结构
CN1074235C (zh) 包括软板和印刷电路板的终端连接结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20180214