CN1492331A - 不使数据显示中断的方法 - Google Patents

不使数据显示中断的方法 Download PDF

Info

Publication number
CN1492331A
CN1492331A CNA031587224A CN03158722A CN1492331A CN 1492331 A CN1492331 A CN 1492331A CN A031587224 A CNA031587224 A CN A031587224A CN 03158722 A CN03158722 A CN 03158722A CN 1492331 A CN1492331 A CN 1492331A
Authority
CN
China
Prior art keywords
pulse signal
interrupted
data
horizontal synchronization
data presentation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031587224A
Other languages
English (en)
Other versions
CN1261879C (zh
Inventor
��Է���
宣以方
杨心伟
谷锦明
白逸民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1492331A publication Critical patent/CN1492331A/zh
Application granted granted Critical
Publication of CN1261879C publication Critical patent/CN1261879C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)

Abstract

一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止因传输停止而中断数据显示。在处理器因执行节约程序而进入一无响应期间之前，利用本方法可使数据显示不中断。本方法包括：步骤1，准备一数据存储装置并具有可存放一段显示时间所需的数据容量。步骤2，比较该段显示时间与该无响应时间，如该段显示时间较长，则进行步骤3，否则进行步骤4。步骤3，自系统存储器提取该段显示时间所需的显示数据，并存储于数据存储装置后执行步骤5。步骤4，检测出同步脉冲讯号并进行步骤5，其中步骤5是在一无显示期间内完成。步骤5，执行节约程序。

Description

不使数据显示中断的方法
技术领域
本发明涉及计算机监视器(computer monitor display)，特别是涉及一种能在中央处理单元(central processing unit，CPU)非响应期间(non-respondingperiod)持续显示图形(graphics)或视讯(video)数据的方法，其中，该图形或视讯数据是存储在系统存储器中，此存储器的存取控制只能经由该处理器内建的存储器控制器完成。
背景技术
计算机高阶绘图(graphics-intensive)应用越来越普遍。其中包括高阶(high-end)计算机辅助制图(computer-aided drafting，CAD)、多媒体游戏(multimedia game)、活动影像压缩标准(Moving Picture Experts Group，MPEG)影片播放、视讯会议(video conferencing)或其它实时视讯应用。当这些应用变得越来越复杂时，就越需要计算机具备更快速的绘图显示及执行能力。除此之外，当计算机屏幕的分辨率(resolution)从典型的640×480(水平×垂直)像素(pixels)增加至800×600、1024×768、1280×1024或更高时，并且每一像素表示色彩的位数从2位增加至24位、32位或更高时，计算机高速绘图处理能力的需求便随之增长。
通常计算机仰赖绘图处理单元，或外加的绘图卡(graphics card，包含视讯卡(video card)、绘图加速卡(graphic accelerator card)、显示装置转接器(displayadapter)等大众所熟知的相关名词)，以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16兆字节(megabytes，MB)或是更大，必须足够将一完整屏幕画面(即是一般所谓帧，frame)存储在该绘图卡中。此存储器即是一般所熟知的绘图卡帧缓冲存储器(frame buffer)。
请参照图1，该图是一分布式计算机系统(discrete-type computer system)10的方块图，此系统包括中央处理单元(central processing unit，CPU)11、系统芯片组(system chipset，通常与北桥芯片有关，north bridge，NB)12、数据路径芯片组(datapath chipset，通常与南桥芯片有关，south bridge，SB)13、系统存储器(system memory)14、绘图卡15、帧缓冲存储器16、显示装置(display device)17(如阴极射线管，cathode ray tube，CRT，或平面显示器，flat-panel)以及内建于北桥芯片12的存储器控制器18。其中所谓绘图卡(亦指绘图处理单元)，可能被整合在计算机主机板(motherboard)上的芯片组中(例如北桥芯片)。请参考图2的整合式计算机系统(integrated-type computer system)20，该系统包括CPU21、北桥芯片22、南桥芯片23、系统存储器24以及显示装置25。此北桥芯片22已内建一组存储器控制电路26，并将绘图处理单元27整合于其中。
把预备在显示装置(如CRT或是液晶显示器，liquid crystal display，LCD)显示的绘图信息，从系统存储器转送至视讯存储器(video memory)，该视讯存储器是一种先进先出型(first-in-firth-out type，FIFO)的存储器。绘图卡向系统存储器提出存取请求，并依照FIFO原则显示数据。而所谓FIFO，可以将存储器想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。不管是分布式计算机系统的绘图卡(如图1)，或是整合式计算机系统的绘图处理单元(如图2)，必须能够藉由北桥芯片内的存储器控制器而直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
然而，图1与图2所展现的计算机系统结构并不意味只采用此二结构，而只是诸多系统结构的部分范例而已，图3与图4是另举的2个计算机系统结构的范例。图3所示的计算机系统结构30类似于图1的分布式计算机系统10，其中包括CPU 31、北桥芯片32、南桥芯片33、系统存储器34、绘图卡35、帧缓冲存储器36以及显示装置37，而与图1不同的是存储器控制器38是内建于CPU 31之中。图4所示的计算机系统结构40类似于图2的整合式计算机系统20，包括CPU 41、北桥芯片42、南桥芯片43、系统存储器44、显示装置45以及整合在北桥芯片42中的绘图处理单元47，而与图2不同的是存储器控制器46是内建于CPU 41之中。图3、4所示的计算机系统结构与图1、2所示的计算机系统结构之间最主要的不同点，在于存储器控制器与系统存储器的摆置。在图3、4所示计算机系统结构中，存储器控制器被整合于CPU之中，于此，系统存储器便通过内建的存储器控制器而与CPU连接。也就是说，绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
提高处理器效能常常意味着增加功率消耗及缩短电池寿命(指运用处理器的笔记型或膝上型移动装置)。在大部分计算机系统中，省电技术(powersaving technique)是当今有效的解决方案。若应用程序等待输入而闲置，或无输入并持续一段预定时间后，即将闲置装置的时钟与电源关闭。此外，因部分应用需要较少的功率，该省电技术能够调节处理器的效能等级，在每秒中动态调整操作频率及电压数次，以符合进行中的工作(task)需要。因此，得以减少功率消耗，增加电池工作时间(或减少电池容量)。
然而，前述的省电技术往往需要几微秒(a few μsec)甚至需要几十微秒(tens of μsec)的处理时间，因此会降低工作频率。在省电程序期间(powersaving process period)，CPU处于完全闲置状态以等待切换工作频率(alternationof the operating frequency)。另外，如图3、4所示的计算机系统结构，或其它任何将系统存储器直接连接在CPU上的计算机系统结构，在进入省电程序期间，绘图处理单元(或绘图卡)将无法对系统存储器提出存取的请求。也就是说，在这期间显示装置将因绘图处理单元(或绘图卡)无法获取数据而无法正常显示。
发明内容
因此本发明的目的是提供一种不使数据显示中断的方法，应用于处理器直接存取其系统存储器的计算机系统，在处理器进入因执行节约程序(economical process)而无响应期间(non-responding period)之前，防止传输停止导致中断数据显示。
本发明提出一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的计算机系统，在处理器进入执行节约程序而无响应期间之前，防止传输停止导致中断数据显示。在本发明的一实施例中，不使数据显示中断的方法包括：步骤1，比较无响应期间与水平同步脉冲宽度(horizontalsynchronization pulse width)，若前者时间较短，则进行步骤2，反之则进行步骤3。步骤2，检测水平同步脉冲讯号(horizontal synchronization pulse)及垂直同步脉冲(vertical synchronization pulse)，若前者先被检测到，则在水平空白期间(horizontal blank period)进行步骤4，反之则于垂直空白期间(verticalblank period)进行步骤4。步骤3，检测垂直同步脉冲，当被检测到，则在垂直空白期间进行步骤4。步骤4，执行节约程序。
在本发明的另一个实施例中，不使数据显示中断的方法包括：步骤1，检测一进行省电程序的请求。步骤2，获知第一时间长度与第二时间长度，第一时间长度是执行省电程序所需时间，第二时间长度是一水平同步脉冲讯号的时间。步骤3，提供一数据存储装置，数据存储装置具有一存储容量，用于存储在第三时间长度期间所需的显示数据。步骤4，比较第三时间长度与第一时间长度，如果第三时间长度大于第一时间长度，则进行步骤5，否则进行步骤6。步骤5，自系统存储器提取第一时间长度的显示数据，并存储在数据存储装置，完成后执行步骤9。步骤6，比较第一时间长度及第二时间长度，如果第二时间长度大于第一时间长度，则进行步骤7，否则进行步骤8。步骤7，检测水平同步脉冲讯号与垂直同步脉冲讯号，这二个讯号中，若水平同步脉冲讯号最先到达，则在水平空白期间执行步骤9，反之，若垂直同步脉冲讯号最先到达，则在垂直空白期间执行步骤9。步骤8，检测垂直同步脉冲讯号，当测得垂直同步脉冲讯号，则在垂直空白期间执行步骤9。步骤9，执行省电程序。
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1是常见的分布式计算机系统方块图。
图2是常见的整合式计算机系统方块图。
图3是另一常见且为本发明应用的分布式计算机系统方块图。
图4是另一常见且为本发明应用的整合式计算机系统方块图。
图5是描述本发明运作的一较佳实施例流程图。
图6是描述本发明运作的另一较佳实施例流程图。
附图标记说明
10：分布式计算机系统。
11、21、31、41：中央处理单元(CPU)。
12、22、32、42：北桥芯片。
13、23、33、43：南桥芯片。
14、24、34、44：系统存储器。
15、27、35、47：绘图处理单元。
16、36：帧缓冲存储器。
17、25、37、45：显示装置。
18、26、38、46：存储器控制器。
20：整合式计算机系统。
30：另一分布式计算机系统。
40：另一整合式计算机系统。
510：检测是否开始进入节约程序并获知该程序所需周期。
520：由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度。
530、660：比较水平同步脉冲宽度及节约程序周期。
540、670：检测水平同步脉冲与垂直同步脉冲何者先到达。
550、675：在空白期间执行节约程序。
560、680：检测垂直同步脉冲讯号。
570、685：在垂直空白期间执行节约程序。
610：检测是否开始进入省电程序并获知该程序所需周期。
620：由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度。
630：比较FIFO存储器容量的显示周期以及省电程序周期。
640：将在省电程序期间显示所需的数据，预先从系统存储器提出并存储于FIFO存储器中。
650：执行省电程序。
具体实施方式
通常计算机仰赖绘图处理单元(或绘图卡)以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16兆字节(megabytes，MB)或是更大，必须足够将一完整屏幕画面(即是一般所谓帧，frame)存储在该绘图卡中。此存储器即是一般所熟知的绘图卡帧缓冲存储器(frame buffer)。请参照图1所示的分布式计算机系统。而所谓绘图卡(亦指绘图处理单元)，可能被整合在计算机主机板(motherboard)上的单一芯片中，或是包容在芯片组中(例如北桥芯片)。请参考图2的整合式计算机系统。
把原本存储在系统存储器中，将在显示装置(如CRT或是LCD)显示的绘图信息转送至视讯存储器(video memory)，该视讯存储器是一种先进先出型(first-in-first-out type，FIFO)的存储器。绘图卡向系统存储器提出存取请求，并依照FIFO原则显示数据。而所谓FIFO，可以将存储器想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。不管是分布式计算机系统的绘图卡，或是整合式计算机系统的绘图处理单元，必须能够藉由北桥芯片内的存储器控制器直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
然而，图1与图2所展现的计算机系统结构并不意味只有采用此二结构，只是诸多系统结购的部分范例而已，图3与图4是另举2个计算机系统结构的范例。图3、4所示的计算机系统结构与图1、2所示的计算机系统结构之间最主要的不同点，在于存储器控制器与系统存储器的设置。在图3、4中所示计算机系统结构中，存储器控制器被整合在CPU之中，于此，系统存储器便通过内建的存储器控制器而与CPU连接。也就是说，绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
为防止因传输停止而中断数据显示，本发明提出的不中断数据显示的方法可被应用于任何计算机系统--包含将系统存储器直接连接至处理器的计算机系统(比如图3、4所示的计算机系统结构)。图3、4及其它类似的计算机系统结构，通常包括处理器、北桥芯片、南桥芯片、存储器控制器、系统存储器、显示装置、绘图单元(可能是绘图卡、安置在主机板上的绘图芯片、或是整合于北桥芯片的绘图处理单元)以及其它装置。而其中处理器(其实是一种简易形式的微处理器，通常叫做CPU或是中央处理单元)是个人计算机(personal computer，PC)的核心组件(central component)。CPU包括控制单元(control unit，CU)、算术逻辑单元(arithmetic logic unit，ALU)、各种缓冲存储器(缓存器registet、快速缓冲器cache、随机存取存储器RAM及只读存储器ROM)以及其它逻辑组件。控制单元从存储器提取指令(instructions)，并且译码产生足以控制计算机其它部分的控制讯号。这可能使数据在存储器与ALU之间相互传送，或是启动接口设备(peripherals)进行输出/输入操作。北桥芯片是一系统控制芯片组，负责整合cache并管理主机及PCI总线。南桥芯片是一外围设备总线控制芯片组，负责担任PCI总线到ISA总线间桥接的角色，并且管理ISA总线及所有输出入接口(port)。系统存储器是计算机的工作存储器，用来存储运作过程中的暂时性数据(包括绘图/视讯数据)、执行中的应用程序以及其它。这一个操作系统所使用的存储器，可以是Rambus动态随机存取存储器(DRAM)、SDR DRAM、DDR SDRAM、DDR SGRAM或是任何形式的RAM。存储器控制器是计算机中不可或缺的组件，其功能是监督主存储器(main memory)中数据的写入及读出。若有支持的话，存储器控制器可检查数据完整性。显示装置通常采用平面面版显示器(flat paneldisplay)或是CRT，该平面面版显示器指以LCD、等离子体(plasma)或是场发射显示器(field emission display，FED)等技术所实现的薄型显示屏幕。而CRT则是在电视或监视器中的真空管，藉由将电子束照射在具有磷旋光性的屏幕上而产生影像。
然而，本发明不应该被限定在图3、4或相似的计算机系统结构，所有将系统存储器直接连接于处理器，并通过内建于处理器的存储器控制器而运作该系统存储器的任何计算机系统，皆可以应用本发明。图5是描述本发明运作的一较佳实施例流程图，对于将系统存储器直接连接至处理器的计算机系统，提出一种不使数据显示中断的方法。在处理器即将进入因执行节约程序(economical process)而无法响应的期间之前，事先防止因传输中断而导致数据显示不连续的现象。前述的节约程序包括任何会导致处理器无法响应各种请求的程序(process)，调整处理器工作频率(operating frequency)的省电程序(power saving process)即为一例。执行前述节约程序所需时间是固定而且是已知的，在执行期间，处理器处于闲置状态，并且与北桥芯片间的接口将无法响应。因此，在绘图处理单元(或绘图卡)与系统存储器间的数据传输将会中断。依照本发明的较佳实施例，不使数据显示中断的方法，包括步骤510，检测是否开始进入节约程序并获知该程序所需周期(PSPP)。开始进入节约程序的检测，必须藉由CPU在执行节约程序前送出一请求讯号。步骤520，由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)。步骤530，比较HSPW及节约程序周期(PSPP)，若HSPW比节约程序周期长，则执行步骤540，也就是检测水平同步脉冲(horizontal synchronization pulse)与垂直同步脉冲(verticalsynchronization pulse)何者先到达。步骤540结束后进入步骤550，若水平同步脉冲先被检测则在水平空白期间(horizontal blank period，HBP)执行节约程序，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间(vertical blank period，VBP)执行节约程序。可是，若HSPW没有比节约程序周期长，则执行步骤560，也就是检测垂直同步脉冲，当检测到垂直同步脉冲时即进入步骤570。步骤570，在垂直空白期间(vertical blank period，VBP)执行节约程序。绘图处理单元(或绘图卡)产生水平同步脉冲讯号与垂直同步脉冲讯号，并在水平空白期间及垂直空白期间，藉由此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)也另外准备二种讯号，即水平空白脉冲讯号(horizontal blank pulse)与垂直空白脉冲讯号(vertical blank pulse)，可以分别代替前述的水平与垂直同步脉冲讯号。
图6是描述本发明运作的另一较佳实施例流程图。对于将系统存储器直接连接至处理器的计算机系统，提出一种不使数据显示中断的方法，以其在处理器无响应的期间，防止因传输中断而导致数据显示发生间断。依照本发明另一较佳实施例所示，不使数据显示中断的方法，包括步骤610，检测是否开始进入省电程序并获知该程序所需周期(power saving process period，PSPP)。开始进入省电程序的检测，必须藉由CPU在执行节约程序前送出一请求讯号。执行前述省电程序所需时间是固定而且是已知的，在执行期间，处理器处于闲置状态，并且与北桥芯片之间将无法响应。因此，在绘图处理单元(或绘图卡)与系统存储器间的数据传输将会中断。接着执行步骤620，由绘图处理单元或是绘图卡的绘图处理器获得一水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)，以及提供一数据存储装置，其容量需足够存储一周期长的数据量。本发明所谓的数据存储装置，是一显示用的FIFO存储器，即为前述的先进先出型视讯存储器。当知道FIFO存储器的容量与水平同步脉冲宽度后，即能执行第一次比较运算，也就是步骤630。步骤630是比较FIFO存储器的容量(在一显示周期的数据量所需的存储空间)以及省电程序周期。若FIFO存储器容量够大，足以存储在PSPP的期间的显示数据，即可进行步骤640。步骤640就是将在PSPP期间显示所需的数据，预先从系统存储器提出并存储在FIFO存储器中。完成预存后即可进行步骤650，即执行省电程序。
如果FIFO存储器的容量太小，不足以容纳PSPP期间所需的显示数据，即执行第二个比较运算，也就是步骤660。步骤660是比较水平同步脉冲宽度(horizontal synchronization pulse width，HSPW)与PSPP。若HSPW比PSPP长，则进行步骤670，也就是检测水平同步脉冲(horizontal synchronization pulse)与垂直同步脉冲(vertical synchronization pulse)何者先到达。步骤670完成后即进行步骤675，若先检测到水平同步脉冲则在水平空白期间(horizontal blankperiod，HBP)执行该节约程序，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间(vertical blank period，VBP)执行节约程序。可是，若HSPW没有比PSPP长，则执行步骤680，也就是只检测垂直同步脉冲，并且当检测到垂直同步脉冲时即进入步骤685。步骤685，在垂直空白期间(vertical blankperiod，VBP)执行节约程序。绘图处理单元(或绘图卡)利用水平空白期间及垂直空白期间分别准备水平同步脉冲与垂直同步脉冲，藉由此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)也另外产生二种讯号，即水平空白脉冲讯号(horizontal blank pulse)与垂直空白脉冲讯号(vertical blank pulse)，可以分别代替前述的水平与垂直同步脉冲讯号。
本领域的技术人员在研读本发明所披露的原则、特征及方法，并结合参阅附图后，将可轻易完成本发明。本发明所揭示的方法，是应用前述具有显示功能的计算机系统，也可能应用于其它的系统及装置，包括智能型显示装置(将微处理器嵌进使用者显示器中)以及具有显示功能的智能型输出入处理机制，但不限定应用于上述对象。
虽然本发明已详细描述并以部分较佳实施例披露如上，然其并非用以限定本发明，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围视后附的权利要求为准。

Claims (14)

1.一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止处理器因执行节约程序而进入一无响应期间，导致传输停止进而中断数据显示，该方法包括：
步骤1，比较该无响应期间及一水平同步脉冲宽度，如果该无响应期间短于该水平同步脉冲宽度，则进行步骤2，否则进行步骤3；
步骤2，检测一水平同步脉冲讯号与一垂直同步脉冲讯号，此二讯号中，若该水平同步脉冲讯号最先到达，则在一水平空白期间执行步骤4，反之，若该垂直同步脉冲讯号最先到达，则在一垂直空白期间执行步骤4；
步骤3，检测该垂直同步脉冲讯号，当测得该垂直同步脉冲讯号，则在该垂直空白期间执行步骤4；以及
步骤4，执行该节约程序。
2.如权利要求1所述的不使数据显示中断的方法，其中在进行该步骤1之前还包括：
步骤a，提供一数据存储装置，该数据存储装置具有足够一显示周期所需数据的一存储容量；
步骤b，比较该存储容量所能提供显示的该显示周期与该无响应期间，如果该存储容量所能提供显示的该显示周期大于该无响应期间，则进行步骤c，否则，进行该步骤1；以及
步骤c，自该系统存储器提取该显示周期所需的数据，并存储在该数据存储装置，完成后执行该步骤4。
3.如权利要求2所述的不使数据显示中断的方法，其中该数据存储装置是一先进先出型图形显示存储器。
4.如权利要求1所述的不使数据显示中断的方法，其中该节约程序是一省电程序，能调节该处理器的工作频率。
5.如权利要求1所述的不使数据显示中断的方法，其中该水平同步脉冲讯号与该垂直同步脉冲讯号，是由一绘图处理单元所产生，分别在该水平空白期间与垂直空白期间，藉由该二同步脉冲讯号，使得该绘图处理单元与该显示装置能精确地同步运作。
6.如权利要求5所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代，该水平空白脉冲讯号亦是由该绘图处理单元所产生。
7.如权利要求5所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代，该垂直空白脉冲讯号亦是由该绘图处理单元所产生。
8.一种不使数据显示中断的方法，应用于一处理器直接存取其系统存储器的一计算机系统，以防止处理器因执行节约程序而进入一无响应期间，导致传输停止进而中断数据显示，该方法包括：
步骤1，检测一进行省电程序的请求；
步骤2，获知一第一时间长度与一第二时间长度，该第一时间长度是执行该省电程序所需时间，该第二时间长度是一水平同步脉冲讯号的时间；
步骤3，准备一数据存储装置，该数据存储装置具有一存储容量，用于存储在一第三时间长度期间所需的显示数据；
步骤4，比较该第三时间长度与该第一时间长度，如果该第三时间长度大于该第一时间长度，则进行步骤5，否则，进行步骤6；
步骤5，自该系统存储器提取该第一时间长度的显示数据，并存储于该数据存储装置，完成后执行步骤9；
步骤6，比较该第一时间长度及该第二时间长度，如果该第二时间长度大于该第一时间长度，则进行步骤7，否则进行步骤8；
步骤7，检测该水平同步脉冲讯号或一垂直同步脉冲讯号，此二讯号中，若该水平同步脉冲讯号最先到达，则在一水平空白期间执行步骤9，反之，若该垂直同步脉冲讯号最先到达，则在一垂直空白期间执行步骤9；
步骤8，检测该垂直同步脉冲讯号，当测得该垂直同步脉冲讯号，则在该垂直空白期间执行步骤9；以及
步骤9，执行该省电程序。
9.如权利要求8所述的不使数据显示中断的方法，其中该水平同步脉冲讯号与该垂直同步脉冲讯号，是由一绘图处理单元所产生，分别在该水平空白期间与垂直空白期间，藉由该二同步脉冲讯号，使得绘图处理单元与显示装置能精确地同步运作。
10.如权利要求9所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代，该水平空白脉冲讯号亦是由该绘图处理单元所产生。
11.如权利要求9所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代，该垂直空白脉冲讯号亦是由该绘图处理单元所产生。
12.一种不使数据显示中断的方法，通常应用于一处理器直接存取其系统存储器的一计算机系统，以预防该处理器由暂停一连续数据显示而进入一无响应期间，该方法包括：
检测一请求讯号，以执行一省电程序；
检测一水平同步脉冲讯号或一垂直同步脉冲讯号，何者先到达；以及
若先检测出该水平同步脉冲讯号，则在一水平空白期间执行该省电程序，反之，则在一垂直空白期间执行该省电程序。
13.如权利要求12所述的不使数据显示中断的方法，其中该水平同步脉冲讯号可以一水平空白脉冲讯号替代。
14.如权利要求12所述的不使数据显示中断的方法，其中该垂直同步脉冲讯号可以一垂直空白脉冲讯号替代。
CN03158722.4A 2002-10-19 2003-09-22 不使数据显示中断的方法 Expired - Lifetime CN1261879C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41988002P 2002-10-19 2002-10-19
US60/419,880 2002-10-19

Publications (2)

Publication Number Publication Date
CN1492331A true CN1492331A (zh) 2004-04-28
CN1261879C CN1261879C (zh) 2006-06-28

Family

ID=34272335

Family Applications (3)

Application Number Title Priority Date Filing Date
CN03158722.4A Expired - Lifetime CN1261879C (zh) 2002-10-19 2003-09-22 不使数据显示中断的方法
CN03158723.2A Expired - Lifetime CN1246766C (zh) 2002-10-19 2003-09-22 具有多显示装置计算机系统的显示方法
CN03158721.6A Expired - Lifetime CN1261858C (zh) 2002-10-19 2003-09-22 具有双显示装置计算机系统的显示方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN03158723.2A Expired - Lifetime CN1246766C (zh) 2002-10-19 2003-09-22 具有多显示装置计算机系统的显示方法
CN03158721.6A Expired - Lifetime CN1261858C (zh) 2002-10-19 2003-09-22 具有双显示装置计算机系统的显示方法

Country Status (3)

Country Link
US (3) US8730230B2 (zh)
CN (3) CN1261879C (zh)
TW (3) TWI228701B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002304136A (ja) * 2001-01-17 2002-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置を備えた電子機器
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
US7864167B2 (en) * 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
JP3828498B2 (ja) 2003-03-10 2006-10-04 株式会社東芝 電子機器及び表示装置設定方法
US7098868B2 (en) * 2003-04-08 2006-08-29 Microsoft Corporation Display source divider
US7176848B1 (en) * 2003-04-14 2007-02-13 Ati Technologies, Inc. Method of synchronizing images on multiple display devices with different refresh rates
US20040220877A1 (en) * 2003-05-02 2004-11-04 Albrecht Mark E Media center storage device proxy
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4304585B2 (ja) * 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103079B2 (ja) * 2003-07-16 2008-06-18 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4180462B2 (ja) * 2003-07-23 2008-11-12 松下電器産業株式会社 画面表示装置
KR100680058B1 (ko) * 2003-11-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 구동장치
US20050134595A1 (en) * 2003-12-18 2005-06-23 Hung-Ming Lin Computer graphics display system
DE102004008248A1 (de) * 2004-02-19 2005-09-22 Fujitsu Siemens Computers Gmbh Datennetzanschlussgerät für ein Anzeigegerät und Verfahren zur Aufbereitung von aus einem Datennetz geladenen Daten
US7439965B2 (en) * 2004-03-05 2008-10-21 Anderson Daryl E Method for driving display device
US7482995B2 (en) * 2004-06-23 2009-01-27 Panasonic Corporation Control device for a plurality of display devices
US7506240B2 (en) * 2004-07-02 2009-03-17 Filmlight Limited Method and apparatus for image processing
EP1628282A1 (en) * 2004-08-20 2006-02-22 Dialog Semiconductor GmbH Display controller with DRAM graphics memory
EP1785981B1 (en) * 2004-08-30 2013-05-29 Mitsubishi Electric Corporation Screen synchronous control apparatus
JP4046716B2 (ja) * 2004-10-06 2008-02-13 株式会社ソニー・コンピュータエンタテインメント 情報処理装置およびデータ伝送方法
CN100397479C (zh) * 2004-12-07 2008-06-25 大同股份有限公司 动态图案显示方法
US8473750B2 (en) * 2004-12-15 2013-06-25 Nvidia Corporation Chipset security offload engine
US7920701B1 (en) * 2004-12-15 2011-04-05 Nvidia Corporation System and method for digital content protection
TWI284808B (en) * 2005-01-21 2007-08-01 Via Tech Inc South and north bridge circuit and related computer system for supporting CPU
TWI268713B (en) * 2005-04-21 2006-12-11 Realtek Semiconductor Corp Display device and display method thereof a display device comprising a zoom-scaling module and a digital display module
JP4759322B2 (ja) * 2005-06-08 2011-08-31 キヤノン株式会社 クレードル装置、撮像システムの制御方法、及びコンピュータプログラム
JP4341594B2 (ja) * 2005-06-30 2009-10-07 セイコーエプソン株式会社 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
US7538590B2 (en) * 2005-07-18 2009-05-26 Micron Technology, Inc. Methods and apparatus for dividing a clock signal
JP4921000B2 (ja) * 2006-03-15 2012-04-18 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及びプログラム
US7532232B2 (en) * 2006-04-20 2009-05-12 Cisco Technology, Inc. System and method for single action initiation of a video conference
US7707247B2 (en) * 2006-04-20 2010-04-27 Cisco Technology, Inc. System and method for displaying users in a visual conference between locations
US20070250567A1 (en) * 2006-04-20 2007-10-25 Graham Philip R System and method for controlling a telepresence system
US8130227B2 (en) * 2006-05-12 2012-03-06 Nvidia Corporation Distributed antialiasing in a multiprocessor graphics system
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US7808447B1 (en) * 2006-10-04 2010-10-05 Nvidia Corporation System and method for driving a plurality of displays
US20080094311A1 (en) * 2006-10-20 2008-04-24 University Of Houston System Interactive hyperwall for visualization, simulation, gaming
US7907138B2 (en) * 2006-12-29 2011-03-15 Intel Corporation System co-processor
TWI420504B (zh) * 2007-03-19 2013-12-21 Cyberlink Corp 多重顯示之方法及相關系統
US7821510B2 (en) * 2007-04-13 2010-10-26 International Business Machines Corporation Dynamic conference table display system
US20090046033A1 (en) * 2007-08-15 2009-02-19 Lifetime Brands, Inc. Digital Collage Display System
CN101393539B (zh) * 2007-09-19 2012-05-30 华硕电脑股份有限公司 计算机、省电方法以及减少网络摄影机输出电流的方法
US8379076B2 (en) 2008-01-07 2013-02-19 Cisco Technology, Inc. System and method for displaying a multipoint videoconference
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
TWI385572B (zh) * 2009-05-06 2013-02-11 Asustek Comp Inc 顯示卡、顯示裝置及顯示方法
US9760333B2 (en) 2009-08-24 2017-09-12 Ati Technologies Ulc Pixel clocking method and apparatus
US9348355B2 (en) * 2009-08-24 2016-05-24 Ati Technologies Ulc Display link clocking method and apparatus
US20110043514A1 (en) * 2009-08-24 2011-02-24 ATI Technologies ULC. Method and apparatus for multiple display synchronization
CN101776985B (zh) * 2009-12-29 2011-07-27 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8648868B2 (en) * 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US9081573B2 (en) * 2010-02-19 2015-07-14 Intel Corporation Method and apparatus for automatically repainting an external display during transitioning to a low power state
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US20120007875A1 (en) * 2010-07-12 2012-01-12 International Business Machines Corporation Multiple Monitor Video Control
US8553064B2 (en) 2010-12-08 2013-10-08 Cisco Technology, Inc. System and method for controlling video data to be rendered in a video conference environment
US8446455B2 (en) 2010-12-08 2013-05-21 Cisco Technology, Inc. System and method for exchanging information in a video conference environment
EP2786224B1 (en) * 2011-11-30 2020-05-06 Intel Corporation Reducing power for 3d workloads
US9047800B2 (en) * 2012-02-15 2015-06-02 Apple Inc. Methods for external display resolution selection
CN104136263B (zh) * 2012-02-28 2016-08-17 三菱电机株式会社 车厢内信息显示系统以及供电方法
TWI498868B (zh) * 2013-01-07 2015-09-01 Mstar Semiconductor Inc 影像處理方法以及影像處理裝置
JP2014191020A (ja) 2013-03-26 2014-10-06 Futaba Corp 表示装置、表示駆動方法、表示駆動装置
JP6104722B2 (ja) * 2013-06-07 2017-03-29 株式会社東芝 情報処理装置および制御方法
CN103440030B (zh) * 2013-08-28 2016-03-30 浙江大学 一种面向oled显示器的三维绘制图像的节能显示方法
US20180228361A1 (en) * 2017-02-15 2018-08-16 Dynacolor, Inc. Arthroscopic system with disposable arthroscope
CN112995735B (zh) 2017-04-26 2023-09-22 威盛电子股份有限公司 分布式视频显示系统、控制装置及控制方法
CN109308140B (zh) * 2017-07-27 2021-12-31 宏碁股份有限公司 电子装置以及显示图像产生方法
US20190057636A1 (en) * 2017-08-16 2019-02-21 Asustek Computer Inc. Method of displaying frame rate
US10712805B2 (en) * 2018-03-05 2020-07-14 Dell Products L.P. System and method of thermal management of information handling systems
US20190371271A1 (en) 2018-06-04 2019-12-05 Microsoft Technology Licensing, Llc Multiple display synchronization
US11151965B2 (en) * 2019-08-22 2021-10-19 Qualcomm Incorporated Methods and apparatus for refreshing multiple displays
US11430410B2 (en) * 2020-06-01 2022-08-30 Ati Technologies Ulc Display cycle control system
US11537347B2 (en) 2020-09-14 2022-12-27 Apple Inc. Follower mode video operation
US11688031B2 (en) 2020-10-01 2023-06-27 Ati Technologies Ulc Resynchronization of a display system and GPU after panel self refresh
US11699408B2 (en) * 2020-12-22 2023-07-11 Ati Technologies Ulc Performing asynchronous memory clock changes on multi-display systems
US20220208145A1 (en) * 2020-12-28 2022-06-30 Ati Technologies Ulc Display wall synchronization using variable refresh rate modules

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296930A (en) * 1975-11-26 1981-10-27 Bally Manufacturing Corporation TV Game apparatus
US4860251A (en) * 1986-11-17 1989-08-22 Sun Microsystems, Inc. Vertical blanking status flag indicator system
KR950010897B1 (ko) * 1993-08-06 1995-09-25 삼성전자주식회사 컴퓨터 시스템에서 컴퓨터 주변장치의 전원관리신호 발생방법 및 제어장치
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
KR970005940B1 (ko) * 1994-09-30 1997-04-22 대우전자 주식회사 모니터의 온스크린 디스플레이 장치
US5878216A (en) * 1995-05-01 1999-03-02 Intergraph Corporation System and method for controlling a slave processor
US6081752A (en) * 1995-06-07 2000-06-27 International Business Machines Corporation Computer system having power supply primary sense to facilitate performance of tasks at power off
DE69606769T2 (de) * 1995-06-07 2000-11-16 Seiko Epson Corp Rechnersystem mit einem videoanzeigesteuergerät mit leistungssparbetriebsarten
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
US6222589B1 (en) * 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
US6021256A (en) * 1996-09-03 2000-02-01 Eastman Kodak Company Resolution enhancement system for digital images
EP0951670A1 (en) * 1997-01-17 1999-10-27 Intergraph Corporation Multiple display synchronization apparatus and method
US6714172B2 (en) * 1997-07-14 2004-03-30 Canon Kabushiki Kaisha Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
US5969728A (en) * 1997-07-14 1999-10-19 Cirrus Logic, Inc. System and method of synchronizing multiple buffers for display
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
DE69825393T2 (de) * 1997-11-19 2005-08-11 Sharp K.K. Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
US6067083A (en) * 1998-03-02 2000-05-23 Ati Technologies, Inc Method and apparatus for processing video data utilizing a palette digital to analog converter
US7184450B1 (en) * 1999-04-28 2007-02-27 National Semiconductor Corporation System and method for decoding audio/video data such as DVD or/and DVB data
JP2000330494A (ja) * 1999-05-17 2000-11-30 Sony Corp 画像表示装置
US6473078B1 (en) * 1999-05-26 2002-10-29 Nokia Display Products Oy Method and device for power consumption management of an integrated display unit
US6593930B1 (en) * 1999-12-16 2003-07-15 Intel Corporation Method and apparatus to execute a memory maintenance operation during a screen blanking interval
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP2002165134A (ja) * 2000-11-29 2002-06-07 Sony Corp 固体撮像装置
US6654021B2 (en) * 2001-05-18 2003-11-25 Sun Microsystems, Inc. Multi-channel, demand-driven display controller
US6938176B1 (en) * 2001-10-05 2005-08-30 Nvidia Corporation Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle
US6784881B2 (en) * 2002-01-04 2004-08-31 Sun Microsystems, Inc. Synchronizing multiple display channels
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
US7366927B2 (en) * 2003-06-11 2008-04-29 Via Technologies, Inc. Method and device for handling requests for changing system mode

Also Published As

Publication number Publication date
CN1261879C (zh) 2006-06-28
US6919899B2 (en) 2005-07-19
US7245272B2 (en) 2007-07-17
US20040075653A1 (en) 2004-04-22
CN1492311A (zh) 2004-04-28
TW200406736A (en) 2004-05-01
TWI228701B (en) 2005-03-01
US20040075621A1 (en) 2004-04-22
TW200406735A (en) 2004-05-01
US8730230B2 (en) 2014-05-20
TW200406681A (en) 2004-05-01
US20040075622A1 (en) 2004-04-22
TWI304967B (en) 2009-01-01
TWI221226B (en) 2004-09-21
CN1261858C (zh) 2006-06-28
CN1492310A (zh) 2004-04-28
CN1246766C (zh) 2006-03-22

Similar Documents

Publication Publication Date Title
CN1261879C (zh) 不使数据显示中断的方法
US7721118B1 (en) Optimizing power and performance for multi-processor graphics processing
TWI431465B (zh) 用以調整電力消耗之方法、製造物品、裝置及系統
KR101549819B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
EP2994825B1 (en) Memory power savings in idle display case
TWI463301B (zh) 利用對顯示影像的選擇性更新來控制平臺電力消耗之技術
US20040139359A1 (en) Power/performance optimized memory controller considering processor power states
WO1999003040A1 (en) Virtual memory manager for multi-media engines
KR20130040251A (ko) 디스플레이 활동을 제어하기 위한 기법들
WO2023134128A1 (zh) 一种视频压缩处理方法、装置及介质
US11436171B2 (en) Shared buffer for multi-output display systems
CN116324962A (zh) 用于显示面板fps切换的方法和装置
US7421600B2 (en) Power saving method
US9190012B2 (en) Method and system for improving display underflow using variable HBLANK
CN1547103A (zh) 对图形显示具有最低影响的元件操作参数调整机制
KR20020095126A (ko) 특수 메모리 장치
CN111045623B (zh) 一种多gpu拼接环境下图形命令的处理方法
US7366927B2 (en) Method and device for handling requests for changing system mode
US20030110406A1 (en) Power consumption management apparatus
US9564186B1 (en) Method and apparatus for memory access
CN118151786A (zh) 绘制方法、电子设备和可读存储介质
CN114253500A (zh) 一种可支持高清视频播放的串口屏装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060628