CN116324962A - 用于显示面板fps切换的方法和装置 - Google Patents

用于显示面板fps切换的方法和装置 Download PDF

Info

Publication number
CN116324962A
CN116324962A CN202080105803.7A CN202080105803A CN116324962A CN 116324962 A CN116324962 A CN 116324962A CN 202080105803 A CN202080105803 A CN 202080105803A CN 116324962 A CN116324962 A CN 116324962A
Authority
CN
China
Prior art keywords
refresh rate
frame refresh
pixel
pixel conversion
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105803.7A
Other languages
English (en)
Inventor
张楠
徐勇军
姚文凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116324962A publication Critical patent/CN116324962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及用于显示处理的方法和设备，包括一种装置，例如，显示处理器。在一些方面，该装置可以存储用于至少一个显示面板的一个或多个像素转换因子。该装置还可以确定是否在至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率。另外，该装置可以在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。该装置还可以基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板。

Description

用于显示面板FPS切换的方法和装置
技术领域
本公开总体上涉及处理系统，并且更具体地涉及用于显示处理的一种或多种技术。
背景技术
计算设备通常利用图形处理单元(GPU)来加速图形数据的渲染以供显示。这样的计算设备可以包括例如计算机工作站、诸如所谓的智能电话的移动电话、嵌入式系统、个人计算机、平板计算机和视频游戏控制台。GPU执行图形处理流水线，该图形处理流水线包括一起操作以执行图形处理命令并输出帧的一个或多个处理阶段。中央处理单元(CPU)可以通过向GPU发出一个或多个图形处理命令来控制GPU的操作。现代CPU通常能够并发执行多个应用，每个应用在执行期间可能需要利用GPU。提供用于在显示器上可视化呈现的内容的设备通常包括GPU。
通常，设备的GPU被配置为执行图形处理流水线中的进程。然而，随着无线通信和更小型手持设备的出现，对改进的图形处理的需求越来越大。
发明内容
以下给出一个或多个方面的简化摘要，以便提供对这些方面的基本理解。本发明内容部分不是对所有设想的方面的广泛概述，并且旨在既不是识别所有方面的关键要素，也不是描述任何或所有方面的范围。它的唯一目的是以简化的形式提出一个或多个方面的一些概念，作为后面提出的更详细描述的前序。
在本公开的一方面中，提供了一种方法、计算机可读介质和装置。该装置可以是显示处理器、显示处理单元(DPU)、应用处理器(AP)、显示控制器、显示驱动器集成电路(DDIC)、显示面板和/或可以执行显示处理的任何装置。该装置可以存储用于至少一个显示面板的一个或多个像素转换因子。该装置还可以确定是否在至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率。该装置还可以在确定从先前的帧刷新率切换到更新的帧刷新率后，将至少一个显示面板切换到更新的帧刷新率。另外，该装置可以在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。该装置还可以基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板。该装置还可以发送一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。此外，该装置可以在发送像素转换因子后打开至少一个自适应可变速率(AVR)组件。该装置还可以在打开至少一个AVR组件后停止刷新至少一个显示面板的内部刷新。该装置还可以在发送像素转换因子后应用与更新的帧刷新率相关联的像素转换因子。此外，该装置可以基于更新的帧刷新率来传送下一帧的像素数据。该装置还可以在传送下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件。
本公开的一个或多个示例的细节在附图和下面的说明书中阐述。本公开的其他特征、目的和优点将从说明书和附图以及权利要求书中显而易见。
附图说明
图1是示出根据本公开的一种或多种技术的示例内容生成系统的框图。
图2示出了根据本公开的一种或多种技术的示例GPU。
图3示出了根据本公开的一种或多种技术的显示处理的示例流程图。
图4示出了根据本公开的一种或多种技术的显示处理的示例时序图。
图5示出了根据本公开的一种或多种技术的显示处理组件的示例图。
图6示出了根据本公开的一种或多种技术的示例方法的示例流程图。
具体实施方式
在一些类型的智能电话中，某些类型的显示面板可以支持多种不同的帧刷新率或FPS，以便实现面板灵活性。例如，在某些类型的显示面板(例如，144Hz OLED面板)中，面板可以支持某些类型的帧刷新率或FPS，例如，144Hz、120Hz、90Hz、60Hz、50Hz和/或30Hz FPS，以便实现高度面板灵活性。然而，考虑到某些显示面板(例如，OLED面板)的高成本以及显示处理器内的存储器尺寸限制(例如，DDIC或闪存尺寸限制)，这可能难以实现。除了某些类型的显示面板(例如，OLED面板)的成本限制之外，显示处理器尺寸(例如，DDIC或闪存尺寸)可能是能够限制智能电话的存储器容量(例如，DDIC闪存容量)的另一因素。此外，一些显示面板(例如，OLED显示面板)可以利用大显示器来实现高显示可见范围，例如100％显示可见范围。相应地，由于一些类型的显示面板可能利用大显示器来实现高显示可见范围，因此可能存在用于显示控制器的小存储空间，例如，DDIC或闪存芯片。在一些方面，为了支持增加的帧刷新率或FPS，可以增加DDIC或闪存芯片尺寸。然而，基于DDIC或闪存芯片的有限尺寸，这样做对显示面板或智能电话制造商而言可能是挑战性的。本公开的各方面可以支持用于显示面板(例如，OLED面板)的增加的帧刷新率或FPS配置。例如，本公开的各方面可以支持增加的帧刷新率或FPS，而不增加面板成本或增加DDIC尺寸或闪存尺寸。本公开的各方面还可以提供包括具有大DDIC闪存容量的不同FPS规格的OLED面板。本公开的该DDIC闪存容量可以存储用于每个单独帧刷新率或FPS的显示明亮度值(DBV)范围的不同像素转换因子或gamma表。
以下参考附图更全面地描述系统、装置、计算机程序产品和方法的各个方面。然而，本公开可以以许多不同的形式体现，并且不应被解释为限于贯穿本公开呈现的任何特定结构或功能。相反，提供这些方面使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域技术人员应当理解，本公开的范围旨在覆盖本文公开的系统、装置、计算机程序产品和方法的任何方面，无论是独立于本公开的其他方面实现还是与本公开的其他方面结合实现。例如，可以使用本文所述的任何数量的方面来实现装置或实践方法。此外，本公开的范围旨在覆盖这样的装置或方法，其使用其他结构、功能或者除了或不同于本文所述公开的各个方面的结构和功能来实践。本文公开的任何方面可以由权利要求的一个或多个元素来体现。
虽然本文描述了各种方面，但这些方面的许多变化和排列落入本公开的范围内。虽然提到了本公开的各方面的一些潜在的优点和优势，但本公开的范围并不旨在局限于特定的优点、用途或目标。相反，本公开的各方面旨在广泛地适用于不同的无线技术、系统配置、网络和传输协议，其中一些在附图和下面的描述中以示例的方式示出。详细描述和附图仅仅是对本公开的说明而不是限制，本公开的范围由所附的权利要求及其等价物定义。
参考各种装置和方法提出了若干方面。这些装置和方法在下面的详细描述中描述，并在附图中通过各种块、组件、电路、过程、算法等(统称为“元素”)示出。这些元素可以使用电子硬件、计算机软件或其任何组合来实现。这些元素是作为硬件还是软件来实现，取决于特定应用和对整个系统施加的设计约束。
举例而言，元素或元素的任何部分或元素的任何组合可以实施为包括一个或多个处理器(其也可称为处理单元)的“处理系统”。处理器的示例包括微处理器、微控制器、图形处理单元(GPU)、通用GPU(GPGPU)、中央处理器(CPU)、应用处理器、数字信号处理器(DSP)、精简指令集计算(RISC)处理器、片上系统(SOC)、基带处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立硬件电路和被配置为执行贯穿本公开描述的各种功能的其他合适的硬件。在处理系统中的一个或多个处理器可以执行软件。软件可以广义地解释为指令、指令集、代码、代码段、程序代码、程序、子程序、软件组件、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、函数等，无论是指软件、固件、中间件、微代码、硬件描述语言还是其他。术语“应用”可以指软件。如本文所述，一种或多种技术可以指代被配置为执行一种或多种功能的应用，即软件。在这样的示例中，应用可以存储在存储器上，例如，处理器的片上存储器、系统存储器或任何其他存储器。本文描述的硬件(例如，处理器)可以被配置为执行应用。例如，应用可以被描述为包括代码，该代码在由硬件执行时，使硬件执行本文描述的一种或多种技术。作为示例，硬件可以从存储器访问代码并执行从存储器访问的代码以执行本文描述的一种或多种技术。在一些示例中，在本公开中识别组件。在这样的示例中，组件可以是硬件、软件或其组合。组件可以是单独的组件或单个组件的子组件。
因此，在本文描述的一个或多个示例中，所描述的功能可以以硬件、软件或其任何组合来实现。如果以软件实现，则这些功能可以存储在计算机可读介质上或编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是可以由计算机访问的任何可用介质。作为示例而非限制，这样的计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、光盘存储设备、磁盘存储设备、其他磁存储设备、上述类型的计算机可读介质的组合，或可以用于以可以由计算机存取的指令或数据结构的形式存储计算机可执行代码的任何其他介质。
一般而言，本公开描述了用于在单个设备或多个设备中具有图形处理流水线、改进图形内容的渲染和/或减少处理单元(即，被配置为执行本文所述的一种或多种技术的任何处理单元，例如，GPU)的负荷的技术。例如，本公开描述了在利用图形处理的任何设备中进行图形处理的技术。在整个本公开中描述了其他示例优点。
如本文所使用的，术语“内容”的实例可以指“图形内容”、“图像”，反之亦然。无论这些术语是作为形容词、名词还是其他词类使用，这都是正确的。在一些示例中，如本文所使用的，术语“图形内容”可以指由图形处理流水线的一个或多个进程产生的内容。在一些示例中，如本文所使用的，术语“图形内容”可以指由被配置为执行图形处理的处理单元产生的内容。在一些示例中，如本文所使用的，术语“图形内容”可以指由图形处理单元产生的内容。
在一些示例中，如本文所使用的，术语“显示内容”可以指由被配置为执行显示处理的处理单元生成的内容。在一些示例中，如本文所使用的，术语“显示内容”可以指由显示处理单元生成的内容。图形内容可以被处理以成为显示内容。例如，图形处理单元可以将诸如帧的图形内容输出到缓冲器(其可以被称为帧缓冲器)。显示处理单元可以从缓冲器读取图形内容，例如一个或多个帧，并在其上执行一个或多个显示处理技术以生成显示内容。例如，显示处理单元可以被配置为在一个或多个渲染层上执行构成以生成帧。作为另一示例，显示处理单元可以被配置为将两层或更多层组成、混合或以其他方式组合成单个帧。显示处理单元可以被配置为对帧执行缩放，例如，向上或向下缩放。在一些示例中，帧可以指层。在其他示例中，帧可以指已经混合在一起以形成帧的两层或更多层，即，帧包括两层或更多层，并且包括两层或更多层的帧随后可以被混合。
图1是示出被配置为实现本公开的一种或多种技术的示例内容生成系统100的框图。内容生成系统100包括设备104。设备104可以包括用于执行本文描述的各种功能的一个或多个组件或电路。在一些示例中，设备104的一个或多个组件可以是SOC的组件。设备104可以包括被配置为执行本公开的一种或多种技术的一个或多个组件。在所示的示例中，设备104可以包括处理单元120、内容编码器/解码器122和系统存储器124。在一些方面，设备104可以包括多个可选组件，例如，通信接口126、收发机132、接收机128、发射机130、显示处理器127和一个或多个显示器131。对显示器131的引用可以指一个或多个显示器131。例如，显示器131可以包括单个显示器或多个显示器。显示器131可以包括第一显示器和第二显示器。第一显示器可以是左眼显示器，而第二显示器可以是右眼显示器。在一些示例中，第一显示器和第二显示器可以接收不同帧以在其上呈现。在其他示例中，第一显示器和第二显示器可以接收相同帧以在其上呈现。在进一步的示例中，图形处理的结果可以不显示在设备上，例如，第一显示器和第二显示器可以不接收任何帧以在其上呈现。相反，帧或图形处理结果可以被传送到另一设备。在一些方面，这可以称为拆分渲染。
处理单元120可以包括内部存储器121。处理单元120可以被配置成执行图形处理，例如，在图形处理流水线107中。内容编码器/解码器122可以包括内部存储器123。在一些示例中，设备104可以包括显示处理器(例如，显示处理器127)，以在由一个或多个显示器131呈现之前对由处理单元120生成的一个或多个帧执行一种或多种显示处理技术。显示处理器127可以被配置为执行显示处理。例如，显示处理器127可以被配置为对由处理单元120生成的一个或多个帧执行一种或多种显示处理技术。一个或多个显示器131可以被配置为显示或以其他方式呈现由显示处理器127处理的帧。在一些示例中，一个或多个显示器131可以包括以下中的一个或多个：液晶显示器(LCD)、等离子显示器、有机发光二极管(OLED)显示器、投影显示设备、增强现实显示设备、虚拟现实显示设备、头戴式显示器或任何其他类型的显示设备。
处理单元120和内容编码器/解码器122外部的存储器(例如，系统存储器124)可以被处理单元120和内容编码器/解码器122访问。例如，处理单元120和内容编码器/解码器122可以被配置为从外部存储器(例如，系统存储器124)读取和/或向外部存储器写入。处理单元120和内容编码器/解码器122可以通过总线通信地耦合到系统存储器124。在一些示例中，处理单元120和内容编码器/解码器122可以通过总线或不同的连接彼此通信耦合。
内容编码器/解码器122可以被配置为从任何源(例如，系统存储器124和/或通信接口126)接收图形内容。系统存储器124可以被配置为存储接收到的编码或解码的图形内容。内容编码器/解码器122可以被配置为例如从系统存储器124和/或通信接口126以编码的像素数据的形式接收编码或解码的图形内容。内容编码器/解码器122可以被配置为对任何图形内容进行编码或解码。
内部存储器121或系统存储器124可以包括一个或多个易失性或非易失性存储器或存储设备。在一些示例中，内部存储器121或系统存储器124可包括RAM、SRAM、DRAM、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、磁数据介质或光存储介质，或者任何其他类型的存储器。
根据一些示例，内部存储器121或系统存储器124可以是非暂时性存储介质。术语“非暂时性”可以指示存储介质不体现在载波或传播信号中。然而，术语“非暂时性”不应解释为表示内部存储器121或系统存储器124是不可移动的或其内容是静态的。作为一个示例，系统存储器124可以从设备104移除并移动到另一设备。作为另一示例，系统存储器124可以是不可从设备104移除的。
处理单元120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或可以被配置为执行图形处理的任何其他处理单元。在一些示例中，处理单元120可以集成到设备104的主板中。在一些示例中，处理单元120可以存在于安装在设备104的主板中的端口中的图形卡上，或者可以以其他方式并入被配置为与设备104互操作的外围设备中。处理单元120可以包括一个或多个处理器，例如，一个或多个微处理器、GPU、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、算术逻辑单元(ALU)、数字信号处理器(DSP)、分立逻辑、软件、硬件、固件、其他等效的集成或分立逻辑电路或其任何组合。如果这些技术部分地以软件实现，则处理单元120可以将用于该软件的指令存储在合适的、非暂时性的计算机可读存储介质(例如，内部存储器121)中，并且可以使用一个或多个处理器以硬件执行这些指令以执行本公开的技术。上述中的任何一个(包括硬件、软件、硬件和软件的组合等)可以被认为是一个或多个处理器。
内容编码器/解码器122可以是被配置为执行内容解码的任何处理单元。在一些示例中，内容编码器/解码器122可以集成到设备104的主板中。内容编码器/解码器122可以包括一个或多个处理器，例如，一个或多个微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、算术逻辑单元(ALU)、数字信号处理器(DSP)、视频处理器、分立逻辑、软件、硬件、固件、其他等效的集成或分立逻辑电路或其任何组合。如果这些技术部分地以软件实现，则内容编码器/解码器122可以将用于该软件的指令存储在适当的、非暂时性的计算机可读存储介质(例如，内部存储器123)中，并且可以使用一个或多个处理器以硬件执行这些指令以执行本公开的技术。上述中的任何一个(包括硬件、软件、硬件和软件的组合等)可以被认为是一个或多个处理器。
在一些方面，内容生成系统100可以包括可选的通信接口126。通信接口126可以包括接收机128和发射机130。接收机128可以被配置为执行本文中关于设备104描述的任何接收功能。另外，接收机128可以被配置为从另一设备接收信息，例如，眼睛或头部位置信息、渲染命令或位置信息。发射机130可以被配置为执行本文中关于设备104描述的任何发送功能。例如，发射机130可以被配置为将信息发送到另一设备，该信息可以包括对内容的请求。接收机128和发射机130可以组合成收发机132。在这些示例中，收发机132可以被配置为执行本文中关于设备104描述的任何接收功能和/或发送功能。
再次参考图1，在某些方面，图形处理流水线107可以包括确定组件198，该确定组件198被配置为存储用于至少一个显示面板的一个或多个像素转换因子。确定组件198还可以被配置为确定是否在至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率。确定组件198还可以被配置为在确定从先前的帧刷新率切换到更新的帧刷新率后，将至少一个显示面板切换到更新的帧刷新率。确定组件198还可以被配置为在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。确定组件198还可以被配置为基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板。确定组件198还可以被配置为发送一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。确定组件198还可以被配置为在发送像素转换因子后打开至少一个自适应可变速率(AVR)组件。确定组件198还可以被配置为在打开至少一个AVR组件后停止刷新至少一个显示面板的内部刷新。确定组件198还可以被配置为在发送像素转换因子后应用与更新的帧刷新率相关联的像素转换因子。确定组件198还可以被配置为基于更新的帧刷新率来传送下一帧的像素数据。确定组件198还可以被配置为在传送下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件。
如本文所述，设备(例如，设备104)可以指被配置为执行本文所述的一种或多种技术的任何设备、装置或系统。例如，设备可以是服务器、基站、用户设备、客户端设备、站、接入点、计算机(例如，个人计算机、台式计算机、膝上型计算机、平板计算机、计算机工作站或大型计算机)、终端产品、装置、电话、智能电话、服务器、视频游戏平台或控制台、手持设备(例如，便携式视频游戏设备或个人数字助理(PDA))、可穿戴计算设备(例如，智能手表)、增强现实设备或虚拟现实设备、非可穿戴设备、显示器或显示设备、电视机、电视机顶盒、中间网络设备、数字媒体播放器、视频流传输设备、内容流传输设备、车内计算机、任何移动设备、被配置为生成图形内容的任何设备、或被配置为执行本文描述的一种或多种技术的任何设备。本文的过程可以被描述为由特定组件(例如，GPU)执行，但是，在另外的实施例中，根据所公开的实施例，可以使用其他组件(例如，CPU)执行。
GPU可以在GPU流水线中处理多种类型的数据或数据分组。例如，在一些方面，GPU可以处理两种类型的数据或数据分组，例如，上下文寄存器分组和绘制调用数据。上下文寄存器分组可以是全局状态信息的集合，例如，关于全局寄存器、着色程序或常数数据的信息，其可以调节如何处理图形上下文。例如，上下文寄存器分组可以包括关于颜色格式的信息。在上下文寄存器分组的一些方面，可以由位来指示哪个工作负荷属于上下文寄存器。此外，可以有多个函数或编程同时和/或并行运行。例如，函数或编程可以描述某种操作，例如颜色模式或颜色格式。因此，上下文寄存器可以定义GPU的多个状态。
上下文状态可以用于确定单个处理单元如何工作，例如，顶点提取器(VFD)、顶点着色器(VS)、着色器处理器或几何处理器，和/或处理单元以何种模式工作。为此，GPU可以使用上下文寄存器和编程数据。在一些方面中，GPU可以基于模式或状态的上下文寄存器定义来在流水线中生成工作负荷，例如，顶点或像素工作负荷。某些处理单元(例如，VFD)可以使用这些状态来确定某些函数，例如，如何组装顶点。由于这些模式或状态可以改变，因此GPU可能会改变对应的上下文。另外，对应于模式或状态的工作负荷可以跟随改变的模式或状态。
图2示出了根据本公开的一种或多种技术的示例GPU 200。如图2所示，GPU 200包括命令处理器(CP)210、绘制调用分组212、VFD 220、VS 222、顶点高速缓存(VPC)224、三角形设置引擎(TSE)226、光栅化器(RAS)228、Z过程引擎(ZPE)230、像素插值器(PI)232、片段着色器(FS)234、渲染器后端(RB)236、L2高速缓存(UCHE)238和系统存储器240。虽然图2示出GPU 200包括处理单元220-238，但GPU 200可以包括多个附加处理单元。另外，处理单元220-238仅是示例，并且根据本公开的GPU可以使用处理单元的任何组合或顺序。GPU 200还包括命令缓冲器250、上下文寄存器分组260和上下文状态261。
如图2所示，GPU可以利用CP(例如，CP 210)或硬件加速器将命令缓冲器解析成上下文寄存器分组(例如，上下文寄存器分组260)和/或绘制调用数据分组(例如，绘制调用分组212)。然后，CP 210可以通过单独的路径向GPU中的处理单元或块发送上下文寄存器分组260或绘制调用数据分组212。此外，命令缓冲器250可以交替上下文寄存器和绘制调用的不同状态。例如，命令缓冲器可以以以下方式构造：上下文N的上下文寄存器、上下文N的绘制调用、上下文N+1的上下文寄存器和上下文N+1的绘制调用。
GPU可以以各种不同的方式渲染图像。在一些情况下，GPU可以使用渲染或瓦片式渲染来渲染图像。在瓦片式渲染GPU中，图像可以被划分或分隔成不同的部分或瓦片。在图像划分之后，可以单独渲染每个部分或瓦片。瓦片式渲染GPU可以将计算机图形图像划分为网格格式，使得网格的每个部分(即，瓦片)被单独渲染。在一些方面，在分块通道(binningpass)期间，图像可以被划分到不同的块(bin)或瓦片中。在一些方面，在分块通道期间，可以构造可见流，其中可以识别可见基元或绘制调用。
在一些方面，GPU可以将绘制或渲染过程应用于不同的块或瓦片。例如，GPU可以渲染到一个块，并为块中的基元或像素执行所有绘制。在渲染到块的过程期间，渲染目标可以位于GMEM中。在一些情况下，在渲染到一个块之后，渲染目标的内容可以移动到系统存储器中，并且可以释放GMEM来渲染下一块。此外，GPU可以渲染到另一块中，并对该块中的基元或像素执行绘制。因此，在一些方面，可能存在较小数量的块，例如，四个块，它们覆盖一个表面中的所有绘制。此外，GPU可以在一个块中循环遍历所有的绘制，但针对可见的绘制调用(即，包括可见几何形状的绘制调用)执行绘制。在一些方面，例如，可以在分块通道中生成可见性流，以确定图像或场景中每个基元的可见性信息。例如，该可见性流可以识别某个基元是否可见。在一些方面，该信息可以用于移除例如在渲染通道中不可见的基元。而且，被识别为可见的基元中的至少一些基元可以在渲染通道中渲染。
在瓦片式渲染的一些方面，可以有多个处理阶段或通道。例如，可以在两个通道中执行渲染，这两个通道例如为可见性或块-可见性通道和渲染或块-渲染通道。在可见性通道期间，GPU可以输入渲染工作负荷，记录基元或三角形的位置，然后确定哪些基元或三角形落入哪个块或区域。在可见性通道的一些方面，GPU还可以在可见性流中识别或标记每个基元或三角形的可见性。在渲染通道期间，GPU可以输入可见性流并一次处理一个块或区域。在一些方面，可以分析可见性流以确定哪些基元或基元的顶点可见或不可见。因此，可以处理可见的基元或基元的顶点。通过这样做，GPU可以减少处理或渲染不可见的基元或三角形的不必要工作负荷。
在一些方面，在可见性通道期间，可以处理某些类型的基元几何形状，例如，仅位置几何形状。此外，取决于基元或三角形的位置或地点，基元可以被分类到不同的块或区域中。在一些情况下，可以通过确定这些基元或三角形的可见性信息来执行将基元或三角形分类到不同的块中。例如，GPU可以例如在系统存储器中确定或写入每个块或区域中的每个基元的可见性信息。该可见性信息可以用于确定或生成可见性流。在渲染通道中，每个块中的基元可以单独渲染。在这些情况下，可见性流可以从用于丢弃对该块不可见的基元的存储器中取得。
GPU或GPU架构的一些方面可以提供许多不同的渲染选项，例如，软件渲染和硬件渲染。在软件渲染中，驱动器或CPU可以通过一次处理每个视图来复制整个帧几何形状。此外，取决于视图，可以改变一些不同的状态。因此，在软件渲染中，软件可以通过改变可以用于渲染图像中每个视点的一些状态来复制整个工作负荷。在某些方面，由于GPU可能针对图像中的每个视点多次提交相同的工作负荷，因此可能存在增加的开销量。在硬件渲染中，硬件或GPU可以负责复制或处理图像中每个视点的几何形状。因此，硬件可以管理图像中每个视点的基元或三角形的复制或处理。
如本文所指示的，在一些方面，例如在块或瓦片式渲染架构中，例如在从不同类型的存储器渲染时，帧缓冲器可以在其中重复地存储或写入数据。这可以被称为解析和取消解析帧缓冲器或系统存储器。例如，当存储或写入到一个帧缓冲器，然后切换到另一帧缓冲器时，帧缓冲器上的数据或信息可以从GPU处的GPU内部存储器(GMEM)解析到系统存储器，即，双倍数据速率(DDR)RAM或动态RAM(DRAM)中的存储器。
在一些方面，系统存储器也可以是片上系统(SOC)存储器或另一基于芯片的存储器，以例如在设备或智能电话上存储数据或信息。系统存储器也可以是由CPU和/或GPU共享的物理数据存储设备。在一些方面，系统存储器可以是例如在设备或智能电话上的DRAM芯片。因此，SoC存储器可以按基于芯片的方式存储数据。
在一些方面，GMEM可以是GPU处的片上存储器，可以通过静态RAM(SRAM)来实现。另外，GMEM可以存储在设备上，例如，智能电话上。如本文所示，数据或信息可以在系统存储器或DRAM与GMEM(例如，在设备处)之间传输。在一些方面，系统存储器或DRAM可以在CPU或GPU处。另外，数据可以存储在DDR或DRAM中。在一些方面，例如，在块或瓦片式渲染中，存储器的一小部分可以存储在GPU处，例如，在GMEM处。在一些情况下，与在帧缓冲器或系统存储器处存储数据相比，在GMEM处存储数据可以利用更大的处理工作负荷和/或消耗的功率。
在一些类型的智能电话中，例如，高级智能电话或具有有机发光二极管(OLED)显示面板的智能电话，具有高帧刷新率或高每秒帧(FPS)的显示器可以对应于标准配置，例如，以120Hz或更高的FPS显示。为了节省电力并与智能电话的每个应用的不同偏好对准，显示面板(例如，OLED显示面板)可以支持多种类型的帧刷新率或FPS。例如，显示面板(例如，OLED显示面板)所支持的帧刷新率或FPS的类型越多，显示处理器(例如，显示控制器或显示驱动器集成电路(DDIC))处可以使用的容量或存储器就越多。对于每个单独的帧刷新率或FPS，显示面板可以针对不同的面板显示明亮度值(DBV)范围存储不同的gamma表。
在一些方面，某些类型的显示面板可以支持多种不同的帧刷新率或FPS，以便实现面板灵活性。例如，在某些类型的显示面板(例如，144Hz OLED面板)中，面板可以支持某些类型的帧刷新率或FPS，例如，144Hz、120Hz、90Hz、60Hz、50Hz和/或30Hz FPS，以实现高度面板灵活性。然而，考虑到某些显示面板(例如，OLED面板)的高成本以及显示处理器内的存储器尺寸限制(例如DDIC或闪存尺寸限制)，这可能难以实现。
如本文所指示的，除了某些类型的显示面板(例如，OLED面板)的成本限制之外，显示处理器尺寸(例如，DDIC或闪存尺寸)可能是能够限制智能电话的存储器容量(例如，DDIC闪存容量)的另一因素。此外，一些显示面板(例如，OLED显示面板)可以利用大显示器来实现高显示可见范围，例如100％显示可见范围。因此，由于一些类型的显示面板可以利用大显示器以实现高显示可见范围，因此可以存在用于显示控制器的小存储空间，例如，DDIC或闪存芯片。
在一些方面，为了支持增加的帧刷新率或FPS，可以增加DDIC或闪存芯片尺寸。然而，基于DDIC或闪存芯片的有限尺寸，这样做对显示面板或智能电话制造商可能是挑战。基于以上，在不增加面板成本和/或不增加DDIC或闪存尺寸的情况下，支持用于显示面板(例如，OLED面板)的增加的帧刷新率或FPS配置可能是有益的。例如，提供这样的OLED面板可以是有益的：其包括具有大DDIC闪存容量的不同FPS规格，以存储针对每个FPS的DBV范围的不同像素转换因子或gamma表。
本公开的各方面可以支持用于显示面板(例如，OLED面板)的增加的帧刷新率或FPS配置。例如，本公开的各方面可以支持增加的帧刷新率或FPS，而不会增加面板成本或增加DDIC尺寸或闪存尺寸。本公开的各方面还可以提供包括具有大DDIC闪存容量的不同FPS规格的OLED面板。本公开的DDIC闪存容量可以存储针对每个单独的帧刷新率或FPS的DBV范围的不同像素转换因子或gamma表。
图3示出了根据本公开的一种或多种技术的显示处理的流程图300。如图3所示，流程图300包括用于显示处理的多个步骤或过程。在302处，本公开的各方面可以向AP存储包括多个像素转换因子的gamma表。在304处，本公开的各方面可以将一个或多个OLED面板切换到更新的帧刷新率或FPS。
在306处，本公开的各方面可以在AP处确定用于更新的帧刷新率或FPS的对应的gamma表。在308处，本公开的各方面可以动态地打开AVR组件和/或向显示面板或DDIC发送多个命令。在310处，本公开的各方面可以在显示面板处停止自刷新和/或经由显示串行接口(DSI)等待下一帧像素分组。在312处，本公开的各方面可以在主机设备处经由DSI链路将更新的帧刷新率或FPS的包括多个像素转换因子的gamma表发送到DDIC。
在314处，本公开的各方面可以在主机设备处经由DSI链路将更新的帧刷新率或FPS的其他配置发送到DDIC。在316处，本公开的各方面可以在AP处每个DSI链路休眠特定时间段，例如，1ms。在318处，本公开的各方面可以在DDIC处应用包括多个像素转换因子的gamma表。在320处，本公开的各方面可以在主机设备处传输下一帧的帧数据。在322处，本公开的各方面可以动态关闭AVR组件。
在本公开的一些方面，如图3所示，至少一个gamma表或多个像素转换因子可以存储在应用处理器(AP)处。此外，至少一个显示面板(例如，至少一个OLED面板)可以被切换或调整到新的帧刷新率或FPS。此外，可以针对更新的帧刷新率或更新的FPS确定对应的gamma表或像素转换因子。
在一些情况下，至少一个显示面板可以基于与像素转换因子相关联的更新的帧刷新率或FPS来刷新。此外，面板可以停止自刷新，以及经由显示串行接口(DSI)链路等待下一帧像素分组。因此，命令模式OLED面板可以停止其自身的内部刷新，以便等待新的帧传输。还可以动态打开自适应可变速率(AVR)组件以提供更长的垂直消隐间隔(VBI)或Vblank时间，以便例如经由DSI链路传输新的FPS gamma表和其他参数。
在一些方面，主机设备可以经由DSI链路将新FPS的一个或多个像素转换因子或gamma表和/或参数发送到DDIC。然后，主机设备可以经由DSI链路将更新的帧刷新率或FPS的其他配置发送到DDIC。然后，AP可以休眠一段时间，例如，1ms或另一预先定义的延迟时间。此外，DDIC可以应用gamma表或像素转换因子。然后，AP可以开始经由DSI链路传输新的帧像素数据。最后，AP可以动态关闭AVR组件。
图4示出了根据本公开的一种或多种技术的显示处理的时序图400。更具体地，图4示出FPS切换的时序图。如图4所示，图400包括多个帧，例如，帧410和帧411。图4还包括多个步骤或过程，例如，打开AVR组件420、gamma表传输430、gamma表传输431、gamma表传输n、控制开始启动440、新FPS 450和关闭AVR组件460。另外，图4示出了Vblank时间段，例如，6ms。
本公开的各方面可以包括许多益处或优点。例如，本公开的各方面可以有助于降低显示面板(例如，OLED面板或DDIC)的成本，并提供对帧刷新率或FPS的不同本地支持。本公开的各方面还有助于减小DDIC的尺寸或闪存尺寸，例如，OLED面板DDIC或闪存尺寸。此外，本公开的各方面可以帮助提供改进的OLED视觉质量，例如，通过在DDIC(例如，OLED面板DDIC)处支持具有增加量的像素转换因子的更长或更大的gamma表。
图5示出了根据本公开的一种或多种技术的显示处理组件的图500。如图5所示，图500包括应用处理器(AP)510、包括DDIC 522的显示处理器或DPU 520以及显示面板530。图5描绘了可以在智能电话或主机设备处使用的显示处理组件。本公开的各方面可以利用图5中的组件以减小DDIC或闪存芯片的尺寸和/或改进OLED视觉质量。
图3-5示出了用于显示处理的上述方法和过程的示例。如图3-5所示，本公开的各方面(例如，本文的AP、显示处理器、DPU、显示控制器、DDIC或显示面板)可以执行用于显示处理的多个不同步骤或过程，以便减小DDIC或闪存的尺寸和/或改进显示面板或OLED的视觉质量。
如图3-5所示，本文的AP或显示处理器(例如，AP 510)可以存储用于至少一个显示面板的一个或多个像素转换因子。在一些方面，一个或多个像素转换因子可以对应于至少一个gamma表。此外，一个或多个像素转换因子可以与从数字像素值到模拟像素亮度值的转换和/或从数字子像素值到模拟子像素亮度值的转换相关联。
本文的AP或显示处理器(例如，AP 510)还可以确定是否在至少一个显示面板(例如，显示面板530)处从先前的帧刷新率切换到更新的帧刷新率。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以在确定从先前的帧刷新率切换到更新的帧刷新率后，将至少一个显示面板(例如，显示面板530)切换到更新的帧刷新率。此外，至少一个显示面板(例如，显示面板530)可以由AP(例如，AP 510)切换到更新的帧刷新率。
另外，本文的AP或显示处理器(例如，AP 510或显示处理器520)可以在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。一个或多个像素转换因子可以与至少一个显示面板(例如，显示面板530)的明亮度级别或帧刷新率中的至少一个相关联。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板(例如，显示面板530)。在一些情况下，更新的帧刷新率可以对应于至少一个显示面板(例如，显示面板530)的帧刷新时间或每秒帧(FPS)值中的至少一个。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以发送一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子。在一些情况下，AP(例如，AP510)可以在像素转换因子被发送之后休眠一段时间。此外，像素转换因子可以经由显示串行接口(DSI)链路被发送到显示处理器(例如，显示处理器520)或显示驱动器集成电路(DDIC)(例如，DDIC 522)。
此外，本文的AP或显示处理器(例如，AP 510或显示处理器520)可以在发送像素转换因子后打开至少一个自适应可变速率(AVR)组件。在一些方面，可以基于从AP(例如，AP510)到显示驱动器集成电路(DDIC)(例如，DDIC 522)的命令来打开至少一个AVR组件。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以在打开至少一个AVR组件后停止刷新至少一个显示面板(例如，显示面板530)的内部刷新。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以在发送像素转换因子后应用与更新的帧刷新率相关联的像素转换因子。
此外，本文的AP或显示处理器(例如，AP 510或显示处理器520)可以基于更新的帧刷新率来传送下一帧(例如，帧411)的像素数据。
本文的AP或显示处理器(例如，AP 510或显示处理器520)还可以在传送下一帧(例如，帧411)的像素数据后关闭至少一个自适应可变速率(AVR)组件。在一些方面，可以基于从AP(例如，AP 510)到显示驱动器集成电路(DDIC)(例如，DDIC 522)的命令来关闭至少一个AVR组件。
图6示出了根据本公开的一种或多种技术的示例方法的流程图600。该方法可以由诸如AP、显示处理器、DPU、显示控制器、DDIC、显示面板或用于显示处理的装置之类的装置执行。
在602处，装置可以存储用于至少一个显示面板的一个或多个像素转换因子，如结合图3、图4和图5中的示例所描述的。在一些方面，一个或多个像素转换因子可以对应于至少一个gamma表，如结合图3、图4和图5中的示例所描述的。此外，一个或多个像素转换因子可以与从数字像素值到模拟像素亮度值的转换和/或从数字子像素值到模拟子像素亮度值的转换相关联，如结合图3、图4和图5中的示例所描述的。
在604处，装置可以确定是否在至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率，如结合图3、图4和图5中的示例所描述的。
在606处，装置可以在确定从先前的帧刷新率切换到更新的帧刷新率后，将至少一个显示面板切换到更新的帧刷新率，如结合图3、图4和图5中的示例所描述的。此外，至少一个显示面板可以由AP切换到更新的帧刷新率，如结合图3、图4和图5中的示例所描述的。
在608处，装置可以在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子，如结合图3、图4和图5中的示例所描述的。一个或多个像素转换因子可以与至少一个显示面板的明亮度级别或帧刷新率中的至少一个相关联，如结合图3、图4和图5中的示例所描述的。
在610处，装置可以基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板，如结合图3、图4和图5中的示例所描述的。在一些情况下，更新的帧刷新率可以对应于至少一个显示面板的帧刷新时间或每秒帧(FPS)值中的至少一个，如结合图3、图4和图5中的示例所描述的。
在612处，装置可以发送一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子，如结合图3、图4和图5中的示例所描述的。在一些情况下，AP可以在像素转换因子被发送之后休眠一段时间，如结合图3、图4和图5中的示例所描述的。此外，像素转换因子可以经由显示串行接口(DSI)链路被发送到显示处理器或显示驱动器集成电路(DDIC)，如结合图3、图4和图5中的示例所描述的。
在614处，装置可以在发送像素转换因子后打开至少一个自适应可变速率(AVR)组件，如结合图3、图4和图5中的示例所描述的。在一些方面，可以基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令来打开至少一个AVR组件，如结合图3、图4和图5中的示例所描述的。
在616处，装置可以在打开至少一个AVR组件后停止刷新至少一个显示面板的内部刷新，如结合图3、图4和图5中的示例所描述的。
在618处，装置可以在发送像素转换因子后应用与更新的帧刷新率相关联的像素转换因子，如结合图3、图4和图5中的示例所描述的。
在620处，装置可以基于更新的帧刷新率来传送下一帧的像素数据，如结合图3、图4和图5中的示例所描述的。
在622处，装置可以在传送下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件，如结合图3、图4和图5中的示例所描述的。在一些方面，可以基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令来关闭至少一个AVR组件，如结合图3、图4和图5中的示例所描述的。
在一种配置中，提供了一种用于图形处理的方法或装置。该装置可以是AP、显示处理器、DPU、显示控制器、DDIC、显示面板或用于显示处理的装置。在一个方面，装置可以是设备104内的处理单元120，或者可以是设备104内的某个其他硬件或另一设备。装置可以包括用于存储用于至少一个显示面板的一个或多个像素转换因子的单元。该装置还可以包括用于确定是否在至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率的单元。该装置还可以包括用于在确定从先前的帧刷新率切换到更新的帧刷新率后，识别一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子的单元。该装置还可以包括用于基于与像素转换因子相关联的更新的帧刷新率来刷新至少一个显示面板的单元。该装置还可以包括用于发送一个或多个像素转换因子中与更新的帧刷新率相关联的像素转换因子的单元。该装置还可以包括用于在发送像素转换因子后打开至少一个自适应可变速率(AVR)组件的单元。该装置还可以包括用于在打开至少一个AVR组件后停止刷新至少一个显示面板的内部刷新的单元。该装置还可以包括用于在发送像素转换因子后应用与更新的帧刷新率相关联的像素转换因子的单元。该装置还可以包括用于基于更新的帧刷新率来传送下一帧的像素数据的单元。该装置还可以包括用于在传送下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件的单元。该装置还可以包括用于在确定从先前的帧刷新率切换到更新的帧刷新率后，将至少一个显示面板切换到更新的帧刷新率的单元。
本文描述的主题可以被实现以实现一个或多个益处或优点。例如，所描述的显示处理技术可以由AP、显示处理器、DPU、显示控制器、DDIC、显示面板、用于显示处理的装置或可以执行显示处理以实现本文描述的FPS切换技术的某个其他处理器使用。与其他显示处理技术相比，这也可以以低成本实现。此外，本文的显示处理技术可以改进或加快显示处理或执行。此外，本文的显示处理技术可以提高资源或数据利用率和/或资源效率。此外，本公开的各方面可以利用FPS切换技术以节省电力、改进处理时间、减少延时和/或减少性能开销。
根据本公开，术语“或”可以解释为“和/或”，除非上下文另有规定。另外，虽然诸如“一个或多个”或“至少一个”的短语可能已经用于本文公开的一些特征而不是其他特征，但是未使用这种语言的特征可以被解释为在上下文没有另外指示的情况下具有隐含的这种含义。
在一个或多个示例中，本文描述的功能可以以硬件、软件、固件或其任何组合来实现。例如，虽然术语“处理单元”贯穿本公开使用，但这样的处理单元可以以硬件、软件、固件或其任何组合来实现。如果以软件实现了本文描述的任何功能、处理单元、技术或其他模块，则本文描述的功能、处理单元、技术或其他模块可以作为一个或多个指令或代码存储在计算机可读介质上或作为计算机可读介质上的一个或多个指令或代码传输。计算机可读介质可以包括计算机数据存储介质或通信介质，包括有助于将计算机程序从一个地方转移到另一个地方的任何介质。以这种方式，计算机可读介质通常可以对应于(1)有形的计算机可读存储介质，其是非暂时性的，或者(2)诸如信号或载波的通信介质。数据存储介质可以是可以由一个或多个计算机或者一个或多个处理器访问以取回指令、代码和/或数据结构以实现本公开中描述的技术的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备。如本文所使用的，磁盘(disk)和光盘(disc)包括压缩光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地复制数据，而光盘则用激光来光学地复制数据。上面的组合也应当包括在计算机可读介质的保护范围之内。计算机程序产品可以包括计算机可读介质。
代码可以由一个或多个处理器执行，例如一个或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、算术逻辑单元(ALU)、现场可编程逻辑阵列(FPGA)或其他等价的集成或分立逻辑电路。因此，本文使用的术语“处理器”可以指任何前述结构或适合于实现本文描述的技术的任何其他结构。此外，所述技术可以在一个或多个电路或逻辑元件中完全实现。
本公开的技术可以在包括无线手机、集成电路(IC)或IC集合(例如，芯片组)的多种设备或装置中实现。在本公开中描述了各种组件、模块或单元，以强调被配置为执行所公开的技术的设备的功能方面，但不一定需要由不同的硬件单元实现。相反，如上所述，各种单元可以组合在任何硬件单元中，或者由包括如上所述的一个或多个处理器的互操作硬件单元集合结合适当的软件和/或固件提供。
已经描述了各种示例。这些和其他示例在所附权利要求的范围内。

Claims (52)

1.一种显示处理方法，包括：
存储用于至少一个显示面板的一个或多个像素转换因子；
确定是否在所述至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率；
在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，识别所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的像素转换因子；以及
基于与所述像素转换因子相关联的所述更新的帧刷新率来刷新所述至少一个显示面板。
2.根据权利要求1所述的方法，其中，所述一个或多个像素转换因子对应于至少一个gamma表。
3.根据权利要求1所述的方法，其中，所述一个或多个像素转换因子与从数字像素值到模拟像素亮度值的转换或从数字子像素值到模拟子像素亮度值的转换相关联。
4.根据权利要求1所述的方法，还包括：
发送所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的所述像素转换因子。
5.根据权利要求4所述的方法，还包括：
在发送所述像素转换因子后打开至少一个自适应可变速率(AVR)组件。
6.根据权利要求5所述的方法，还包括：
在打开所述至少一个AVR组件后停止刷新所述至少一个显示面板的内部刷新。
7.根据权利要求5所述的方法，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被打开。
8.根据权利要求4所述的方法，还包括：
在发送所述像素转换因子后应用与所述更新的帧刷新率相关联的所述像素转换因子。
9.根据权利要求4所述的方法，其中，应用处理器(AP)在所述像素转换因子被发送之后休眠一段时间。
10.根据权利要求4所述的方法，其中，所述像素转换因子经由显示串行接口(DSI)链路被发送到显示处理器或显示驱动器集成电路(DDIC)。
11.根据权利要求1所述的方法，还包括：
基于所述更新的帧刷新率来传送下一帧的像素数据。
12.根据权利要求11所述的方法，还包括：
在传送所述下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件。
13.根据权利要求12所述的方法，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被关闭。
14.根据权利要求1所述的方法，还包括：
在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，将所述至少一个显示面板切换到所述更新的帧刷新率。
15.根据权利要求14所述的方法，其中，所述至少一个显示面板是由应用处理器(AP)切换到所述更新的帧刷新率的。
16.根据权利要求1所述的方法，其中，所述更新的帧刷新率对应于所述至少一个显示面板的帧刷新时间或每秒帧(FPS)值中的至少一个。
17.根据权利要求1所述的方法，其中，所述一个或多个像素转换因子与所述至少一个显示面板的明亮度级别或帧刷新率中的至少一个相关联。
18.一种用于显示处理的装置，包括：
存储器；以及
至少一个处理器，其耦合到所述存储器并被配置为：
存储用于至少一个显示面板的一个或多个像素转换因子；
确定是否在所述至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率；
在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，识别所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的像素转换因子；以及
基于与所述像素转换因子相关联的所述更新的帧刷新率来刷新所述至少一个显示面板。
19.根据权利要求18所述的装置，其中，所述一个或多个像素转换因子对应于至少一个gamma表。
20.根据权利要求18所述的装置，其中，所述一个或多个像素转换因子与从数字像素值到模拟像素亮度值的转换或从数字子像素值到模拟子像素亮度值的转换相关联。
21.根据权利要求18所述的装置，其中，所述至少一个处理器还被配置为：
发送所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的所述像素转换因子。
22.根据权利要求21所述的装置，其中，所述至少一个处理器还被配置为：
在发送所述像素转换因子后打开至少一个自适应可变速率(AVR)组件。
23.根据权利要求22所述的装置，其中，所述至少一个处理器还被配置为：
在打开所述至少一个AVR组件后停止刷新所述至少一个显示面板的内部刷新。
24.根据权利要求22所述的装置，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被打开。
25.根据权利要求21所述的装置，其中，所述至少一个处理器还被配置为：
在发送所述像素转换因子后应用与所述更新的帧刷新率相关联的所述像素转换因子。
26.根据权利要求21所述的装置，其中，应用处理器(AP)在所述像素转换因子被发送之后休眠一段时间。
27.根据权利要求21所述的装置，其中，所述像素转换因子经由显示串行接口(DSI)链路被发送到显示处理器或显示驱动器集成电路(DDIC)。
28.根据权利要求18所述的装置，其中，所述至少一个处理器还被配置为：
基于所述更新的帧刷新率来传送下一帧的像素数据。
29.根据权利要求28所述的装置，其中，所述至少一个处理器还被配置为：
在传送所述下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件。
30.根据权利要求29所述的装置，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被关闭。
31.根据权利要求18所述的装置，其中，所述至少一个处理器还被配置为：
在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，将所述至少一个显示面板切换到所述更新的帧刷新率。
32.根据权利要求31所述的装置，其中，所述至少一个显示面板是由应用处理器(AP)切换到所述更新的帧刷新率的。
33.根据权利要求18所述的装置，其中，所述更新的帧刷新率对应于所述至少一个显示面板的帧刷新时间或每秒帧(FPS)值中的至少一个。
34.根据权利要求18所述的装置，其中，所述一个或多个像素转换因子与所述至少一个显示面板的明亮度级别或帧刷新率中的至少一个相关联。
35.一种用于显示处理的装置，包括：
用于存储用于至少一个显示面板的一个或多个像素转换因子的单元；
用于确定是否在所述至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率的单元；
用于在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，识别所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的像素转换因子的单元；以及
用于基于与所述像素转换因子相关联的所述更新的帧刷新率来刷新所述至少一个显示面板的单元。
36.根据权利要求35所述的装置，其中，所述一个或多个像素转换因子对应于至少一个gamma表。
37.根据权利要求35所述的装置，其中，所述一个或多个像素转换因子与从数字像素值到模拟像素亮度值的转换或从数字子像素值到模拟子像素亮度值的转换相关联。
38.根据权利要求35所述的装置，还包括：
用于发送所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的所述像素转换因子的单元。
39.根据权利要求38所述的装置，还包括：
用于在发送所述像素转换因子后打开至少一个自适应可变速率(AVR)组件的单元。
40.根据权利要求39所述的装置，还包括：
用于在打开所述至少一个AVR组件后停止刷新所述至少一个显示面板的内部刷新的单元。
41.根据权利要求39所述的装置，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被打开。
42.根据权利要求38所述的装置，还包括：
用于在发送所述像素转换因子后应用与所述更新的帧刷新率相关联的所述像素转换因子的单元。
43.根据权利要求38所述的装置，其中，应用处理器(AP)在所述像素转换因子被发送之后休眠一段时间。
44.根据权利要求38所述的装置，其中，所述像素转换因子经由显示串行接口(DSI)链路被发送到显示处理器或显示驱动器集成电路(DDIC)。
45.根据权利要求35所述的装置，还包括：
用于基于所述更新的帧刷新率来传送下一帧的像素数据的单元。
46.根据权利要求45所述的装置，还包括：
用于在传送所述下一帧的像素数据后关闭至少一个自适应可变速率(AVR)组件的单元。
47.根据权利要求46所述的装置，其中，基于从应用处理器(AP)到显示驱动器集成电路(DDIC)的命令，所述至少一个AVR组件被关闭。
48.根据权利要求35所述的装置，还包括：
用于在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，将所述至少一个显示面板切换到所述更新的帧刷新率的单元。
49.根据权利要求48所述的装置，其中，所述至少一个显示面板是由应用处理器(AP)切换到所述更新的帧刷新率的。
50.根据权利要求35所述的装置，其中，所述更新的帧刷新率对应于所述至少一个显示面板的帧刷新时间或每秒帧(FPS)值中的至少一个。
51.根据权利要求35所述的装置，其中，所述一个或多个像素转换因子与所述至少一个显示面板的明亮度级别或帧刷新率中的至少一个相关联。
52.一种存储用于显示处理的计算机可执行代码的计算机可读介质，所述代码在由处理器执行时，使所述处理器：
存储用于至少一个显示面板的一个或多个像素转换因子；
确定是否在所述至少一个显示面板处从先前的帧刷新率切换到更新的帧刷新率；
在确定从所述先前的帧刷新率切换到所述更新的帧刷新率后，识别所述一个或多个像素转换因子中与所述更新的帧刷新率相关联的像素转换因子；以及
基于与所述像素转换因子相关联的所述更新的帧刷新率来刷新所述至少一个显示面板。
CN202080105803.7A 2020-10-09 2020-10-09 用于显示面板fps切换的方法和装置 Pending CN116324962A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/119926 WO2022073182A1 (en) 2020-10-09 2020-10-09 Methods and apparatus for display panel fps switching

Publications (1)

Publication Number Publication Date
CN116324962A true CN116324962A (zh) 2023-06-23

Family

ID=81125661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105803.7A Pending CN116324962A (zh) 2020-10-09 2020-10-09 用于显示面板fps切换的方法和装置

Country Status (6)

Country Link
US (1) US20230335049A1 (zh)
EP (1) EP4226359A1 (zh)
KR (1) KR20230079374A (zh)
CN (1) CN116324962A (zh)
TW (1) TW202230325A (zh)
WO (1) WO2022073182A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115841803B (zh) * 2022-12-23 2024-01-09 长沙惠科光电有限公司 驱动控制方法、驱动电路、显示装置和显示系统
CN116798376B (zh) * 2023-08-02 2023-11-28 苏州华星光电技术有限公司 显示面板及其驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001934A1 (en) * 2006-06-28 2008-01-03 David Anthony Wyatt Apparatus and method for self-refresh in a display device
KR100761868B1 (ko) * 2006-07-20 2007-09-28 재단법인서울대학교산학협력재단 능동 구동형 유기발광소자를 이용한 표시장치의 데이터신호생성장치 및 화소구조
KR102339039B1 (ko) * 2014-08-27 2021-12-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US10789913B2 (en) * 2018-01-04 2020-09-29 Qualcomm Incorporated Arbitrary block rendering and display frame reconstruction
CN110491351B (zh) * 2019-09-27 2021-04-27 京东方科技集团股份有限公司 一种显示面板的驱动方法、其驱动装置及显示装置

Also Published As

Publication number Publication date
EP4226359A1 (en) 2023-08-16
TW202230325A (zh) 2022-08-01
US20230335049A1 (en) 2023-10-19
WO2022073182A1 (en) 2022-04-14
KR20230079374A (ko) 2023-06-07

Similar Documents

Publication Publication Date Title
US11481865B2 (en) Methods and apparatus for tensor object support in machine learning workloads
EP4226615A1 (en) Methods and apparatus for histogram based and adaptive tone mapping using a plurality of frames
US11037358B1 (en) Methods and apparatus for reducing memory bandwidth in multi-pass tessellation
CN116324962A (zh) 用于显示面板fps切换的方法和装置
US11574380B2 (en) Methods and apparatus for optimizing GPU kernel with SIMO approach for downscaling utilizing GPU cache
WO2022095010A1 (en) Methods and apparatus for rasterization of compute workloads
US20210358079A1 (en) Methods and apparatus for adaptive rendering
WO2021243680A1 (en) Video data processing based on sampling rate
EP4018296A1 (en) Methods and apparatus for refreshing multiple displays
CN114174980B (zh) 用于刷新多个显示器的方法和装置
US11373267B2 (en) Methods and apparatus for reducing the transfer of rendering information
US20240169953A1 (en) Display processing unit (dpu) pixel rate based on display region of interest (roi) geometry
WO2023065100A1 (en) Power optimizations for sequential frame animation
WO2024087152A1 (en) Image processing for partial frame updates
US20220172695A1 (en) Methods and apparatus for plane planning for overlay composition
WO2023230744A1 (en) Display driver thread run-time scheduling
US20220284536A1 (en) Methods and apparatus for incremental resource allocation for jank free composition convergence
US11087431B2 (en) Methods and apparatus for reducing draw command information
WO2024044936A1 (en) Composition for layer roi processing
WO2023225771A1 (en) Concurrent frame buffer composition scheme
WO2023141917A1 (en) Sequential flexible display shape resolution
CN117616446A (zh) 基于图块的架构中的深度和阴影通道渲染的优化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination