KR970005940B1 - 모니터의 온스크린 디스플레이 장치 - Google Patents

모니터의 온스크린 디스플레이 장치 Download PDF

Info

Publication number
KR970005940B1
KR970005940B1 KR1019940024935A KR19940024935A KR970005940B1 KR 970005940 B1 KR970005940 B1 KR 970005940B1 KR 1019940024935 A KR1019940024935 A KR 1019940024935A KR 19940024935 A KR19940024935 A KR 19940024935A KR 970005940 B1 KR970005940 B1 KR 970005940B1
Authority
KR
South Korea
Prior art keywords
video
signal
output
screen display
microprocessor
Prior art date
Application number
KR1019940024935A
Other languages
English (en)
Other versions
KR960012192A (ko
Inventor
엄정욱
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019940024935A priority Critical patent/KR970005940B1/ko
Priority to US08/536,730 priority patent/US5724104A/en
Priority to CN95118610A priority patent/CN1129878A/zh
Priority to JP7255233A priority patent/JPH08181931A/ja
Publication of KR960012192A publication Critical patent/KR960012192A/ko
Application granted granted Critical
Publication of KR970005940B1 publication Critical patent/KR970005940B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

모니터의 온스크린 디스플레이 장치
제1도는 일반적인 모니터의 온스크린 디스플레이 장치의 구성을 보인 도면.
제2도는 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 일예의 구성을 보인 도면.
제3도는 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 다른 실시예의 구성을 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 마이크로 프로세서 12 : 비디오 증폭부
13 : 비디오 신호 뮤트부 14 : 믹서부
31-33 : 제1비디오 뮤트부 내지 제3비디오 뮤트부 R31-R33 : 저항
Q31-Q33 : 트랜지스터 C31-C33 : 콘덴서
본 발명은 온스크린 디스플레이가 가능한 모니터에 관한 것으로서, 특히 온스크린 디스플레이 모드선택시 마이크로 프로세서에서 출력되는 블랭킹 신호의 지연으로 인해 발생되는 화질의 저하를 방지할 수 있는 모니터의 온스크린 디스플레이 장치에 관한 것이다.
일반적인 모니터의 온스크린 디스플레이 장치는 제1도에 도시된 바와같이, 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)와 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 디스플레이 되는 위치의 비디오 신호(VR)(VB)를 제거하기 위한 블랭킹 신호(B)가 출력되는 마이크로 프로세서(1)와, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)가 증폭되고 증폭된 비디도 신호의 출력이 상기 마이크로 프로세서(1)에서 출력되는 블랭킹 신호(B)에 의해 제어되는 비디오 증폭부(2)와, 상기 비디오 증폭부(2)에서 출력되는 비디오 신호(VR')(VG')(VB')와 마이크로 프로세서(1)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 화면에 디스플레이 시키시 위해 혼합시키는 믹서부(3)로 구성된다.
이와같이 구성된 일반적인 모니터에 적용되는 온스크린 디스플레이 장치에 있어서, 우선 사용자에 의해 온스크린 디스플레이 모드가 선택되면, 화면에 표시되고자 하는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 마이크로 프로세서(1)에서 발생되고, 동시에 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 표시되는 위치에 디스플레이 되는 비디오 신호(VR')(VG')(VB')를 제거하기 위한 블랭킹 신호(B)가 출력된다.
한편, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)는 비디오 증푹부(12)에 의해 증폭되며, 그때 상기 마이크로 프로세서(1)에서 블랭킹 신호(B)가 고전위 상태로 입력되면, 비디오 중폭부(2)에서 중폭된 비디오 신호(VR') (VG') (VB')은 믹서부(3)에 인가되지 않는다.
즉, 마이크로 프로세서(1)에서 블랭킹 신호(B)가 고전위 상태로 비디오 중폭부(2)에 인가되며, 마이크로 프로세서(1)에서 출력되는 온스크린 디스플레이(OSDR)(OSDG)(OSDB)가 믹서부(3)에 인가되어 화면에 디스플레이 된다.
한편, 마이크로 프로세서(1)에서 블랭킹 신호(B)가 저전위 상태로 비디오 증폭부(2)에 인가되면, 비디오 중폭부(2)에서 출력되는 증폭된 비디오 신호(VR') (VG') (VB')가 믹서부(3)에 인가되어 화면에 디스플레이 된다.
상기와 같이, 일반적인 모니터에 적용되는 온스크린 디스플레이 장치는 입력되는 블랭킹 신호에 의해 증폭된 비디오 신호가 제거되므로 중폭된 비디오 신호가 제거되는 시간과 블랭킹 신호가 출력되는 시간의 차이가 발생되고, 그 시간 차이 동안 중폭된 비디오 신호와 온스크린 디스플레이 신호가 동시에 화면에 디스플레이 되므로, 화질이 저하되는 문제짐이 있었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 블랭킹 신호에 의해 증폭된 비디오 신호가 제거되는 시간을 바르게 함으로써, 온스크린 디스플레이 모드시 화질을 상승시킬 수 있는 모니터의 온스크린 디스플레이 장치를 제공하고자 함에 있다.
이와같는 본 발명의 목적은 마이크로 프로세서에서 출력되는 블랭킹 신호에 의해 비디오 증폭부에서 출력되는 비디오 신호가 제거되고, 상기 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호가 화면에 디스플레이 되는 모니터의 온스크린 디스플레이 장치에 있어서, 마이크로 프로세서에서 출력되는 고전위 상태의 블랭킹 신호에 의해 상기 비디오 증폭부에서 출력되는 비디오 신호의 출력을 뮤트시키는 비디오 신호 뮤트 수단이 더 포함됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치를 제공함으로써 달성될 수 있다.
이하 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 구성을 보인 도면으로서, 이에 도시된 바와같이, 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)와 온스크린 디스플레이 신호(OSDR)(OSDG)(OSOB)를 디스플레이 되는 위치의 비디오 신호(VR)(VG)(VB)를 제거하기 위한 블랭킹 신호(B)가 출력 되는 마이크로 프로세서(11)와, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호 (VR)(VG)(VB)가 증폭되고 증폭된 비디오 신호(VR')(VG')(VB')의 출력이 상기 마이크로 프로세서(11)에서 출력되는 블랭킹 신호(B)에 의해 제어되는 비디오 중폭부(12)와, 상기 비디오 증폭부(12)에서 출력되는 비디오 신호(VG')(VG')(VB')가 상기 마이크로 프로세서(11)에서 출력되는 블랭킹 신호(B)에 의해 뮤트되는 비디오 신호 뮤트부(13)와, 상기 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 화면에 디스플레이 시키기 위해 비디오 신호(VR')(VG')(VB')와 혼합시키는 믹서부(14)로 구성된다.
여기서 상기한 비디오 신호 뮤트부(13)은 상기 마이크로 프로세서(11)에서 고전위 블랭킹 신호(B)가 출력되는 비디오 중폭부(12)에서 출력되는 비디오 신호(VR')을 제거시키기 위한 제1비디오 뮤트부(31)와, 상기 마이크로 프로세서(11)에서 고전위 상태의 블랭킹 신호(B)가 출력되는 비디오 증폭부(12)에서 출력되는 비디오 신호(VG')을 제거시키기 위한 제2비디오 뮤트부(32)와, 상기 마이크로 프로세서(11)에서 고전위 상태의 블랭킹 신호(B)가 출력되는 비디오 증폭부(12)에서 출력되는 비디오 신호(V8')을 제거시키기 위한 제3비디오 뮤트부(33)로 구성된다
또한, 상기 제1비디오 뮤트부(31)는 입력되는 고전위 상태의 블랭킹 신호(B)를 바이패스 시키는 저항(R31)과, 저항(R3l)에서 출력되는 신호에 의해 스위칭되어 비디오 증폭부(12)에서 출력되는 비디오 신호 (VR')를 제거시키는 트랜지스터(031)와, 상기 트랜지스터(Q31)의 스위칭 속도를 상승시키기 위한 콘덴서(C3l)로 구성되며, 제1비디오 뮤트부(32) 및 제2비디오 뮤트부(33)은 상기 제1비디오 뮤트부(31)과 동일하게 각각 저항(R31) 트랜지스터(Q31) 및 론덴서(C32)와, 저항(R33) 트랜지스터(033) 및 콘덴서(C33)로 구성된다.
이와같이 구성된 본 발명에 따른 모니터의 온스크린 디스플레이 장치에 있어서, 우선, 사용자에 의해 온스크린 디스플레이 모드가 선택되면, 화면에 표시되고자 하는 온스크린 디스플레이 신호(OSDR)(OSDG) (OSDB)가 마이크로 프로세서(11)에서 발생되고, 동시에 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 표시되는 위치에 디스플레이 되는 비디오 신호(VR)(VG')(VB)를 제거하기 위한 블랭킹 신호(B)가 출력된다.
한편, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)는 비디오 증폭부(12)에 의해 증폭된 후 출력된다.
그때 상기 마이크로 프로세서(11)에서 블랭킹 신호(B)가 고전위 상태로 입력되면, 고전위 상태의 블랭킹 신호(B)는 제1비디오 뮤트부(31)의 저항(R31), 제2 비디오 뮤트부(32)의 저항(R32) 및 제3비디오 뮤트부(33)의 저항(R33)에 의해 바이패스되고, 그 바이패스된 저항(R31)(431)(R33)의 출력신호는 제1비디오 뮤트뷰(31)의 트랜지스터(Q31), 제2비디오 뮤트부(3)의 트랜지스터(Q32) 및 제3비디오 뮤트부(33)의 트랜지스터(Q33)에 인가되어 트랜지스터(Q31)-(Q33) 모드가 턴온된다.
그러므로, 상기 비디오 증폭부(12)에서 증폭된 비디오 신호(VR')(VG')(VB')가 트랜지스터(Q31-Q33)에 의해 제거되고, 그때 비디오 신호(VR')(VG')(VB')는 콘덴서(C31-C33)에 의해 빠르게 제거되며, 비디오 증폭부(2)에서 증폭된 비디오 신호(VR')(VG')(VB')은 믹서부(14)에 인가되지 않는다.
즉, 마이크로 프로세서(11)에서 블랭킹 신호(B)가 고저위 상태로 출력되면, 블랭킹 신호(B)에 의해 비디오 증폭부(12)에서 출력되는 비디오 신호(VR')(VG')(VB')가 뮤트되므로, 마이크로 프로세서(11)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 믹서부(14)에 인가되어 화면에 디스플레이 된다.
한편, 마이크로 프로세서(11)에서 블랭킹 신호(B)가 저전위 상태로 출력되면, 저전위 상태의 블랭킹 신호(B)는 제1비디오 뮤트부(31)이 저항(R31), 제2 비디오 뮤트부(32)의 저항(R32) 및 제3비디오 뮤트부(33)의 저항(R33)에 의해 바이패스되고, 그 바이패스된 저항(R31)(R32)(R33)의 출력 신호는 제1비디오 뮤트부(31)의 트랜지스터(Q31), 제2비디오 뮤트부(32)의 트랜지스터(Q32) 및 제3 비디오 뮤트부(33)의 트랜지스터(Q33)에 인가되어 트랜지스터(Q31)-(Q33)가 모두 턴오프된다.
즉, 상기 비디오 증폭부(12)에서 출력되는 증폭된 비디오 신호(VR')(VG')(VB')가 믹서부(14)에 인가되어 화면에 디스플레이 된다.
제3도는 본 발명에 따른 모니터의 온스크린 디스플레이 장치에 다른 실시예의 구성을 보인 도면으로서, 이에 도시된 바와같이, 마이크로 프로세서(11), 비디오 증폭부(12), 비디오 신호 뮤트부(13) 및 믹서부(14)는 제2도와 동일하게 구성되며, 마이크로 프로세서(11)에서 출력되는 블랭킹 신호(B)에 의해 비디오 증폭부(12)에 입력되는 비디오 신호(VR)(VG)(VB)가 제거되도록 구성된다.
이와같이 구성된 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 다른 실시예에 있어서, 온스크린 디스플레이 모드가 설정되면, 마이크로 프로세서(11)에서 본 발명의 일실시예와 동일하게 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB) 및 고전위 상태의 블랭킹 신호(B)가 출력된다.
그때 상기 마이크로 프로세서(11)에서 블랭킹 신호(B)가 고전위 상태로 입력되면, 고전위 상태의 블랭킹 신호(B)는 제1비디오 뮤트부(31)의 저항(R31), 제2비디오 뮤트부(32)의 저항(R32) 및 제3비디오 뮤트부(33)의 저항(R33)에 의해 바이패스되고, 그 바이패스된 저항(R31)(R32)(R33)의 출력 신호는 제1비디오 뮤트부(31)의 트랜지스터(Q31), 제2비디오 뮤트부(32)의 트랜지스터(Q32) 및 제3비디오 뮤트부(33)의 트랜지스터(Q33)에 인가되어 트랜지스터(Q31)-(Q33)가 모두 턴온된다.
그러므로, 상기 비디오 증폭부(12)에 입력되는 비디오 신호(VR)(VG)(VB)가 트랜지스터(Q31-Q33)에 의해 제거되고, 그때 비디오 신호(VR)(VG)(VB)는 콘덴서(C31-C33)에 의해 빠르게 제거되며, 비디오 증폭부(12)에 인가 되는 비디오 신호(VR)(VG)(VB)가 없기 때문에 비디오 증폭부(12)에서 출력되는 비디오 신호(VR')(VG')(VB')가 없고, 따라서, 비디오 신호(VR)(VG)(VB)가 믹서부(14)가 인가되지 않는다.
한편, 마이크로 프로세서(11)에서 저전위 상태의 블랭킹 신호(B)가 출력되는 경우는 제2도에 도시된 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 일실시예와 동일하게 동작된다.
이상에서 설명한 바와같이, 본 발명에 따른 모니터의 온스크린 디스플레이 장치는 비디오 신호가 마이크로 프로세서에 의해 출력되는 블랭킹 신호에 의해 직접 뮤트되므로, 온스크린 디스플레이 모드 설정시 비디오 신호와 온스크린 디스플레이 신호가 겹침으로 인해 발생되는 화면의 블랙 부분이 제거되어 화질을 상승시킬 수 있는 효과가 있다.

Claims (6)

  1. 마이크로 프로세서에서 출력되는 블랭킹 신호에 의해 비디오 증폭부에서 출력되는 비디오 신호가 제거되고, 상기 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호가 화면에 디스플레이 되는 모니터의 온스크린 디스플레이 장치에 있어서, 상기 마이크로 프로세서에서 출력되는 고전위 상태의 블랭킹 신호에 의해 상기 비디오 증폭부에서 출력되는 비디오 신호의 출력을 뮤트시키는 비디오 신호 뮤트 수단이 더 포함됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
  2. 제1항에 있어서, 상기 비디오 신호 뮤트 수단은 상기 마이크로 프로세서에서 출력되는 고전위 상태의 블랭킹 신호에 의해 상기 비디오 증폭부에 인가되는 비디오 신호의 출력을 뮤트시키도록 구성됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
  3. 제1항에 있어서, 상기 비디오 신호 뮤트 수단은 상기 마이크로 프로세서(11)에서 고전위 상태의 블랭킹 신호(B)가 출력되는 비디오 증폭부(12)에서 출력되는 비디오 신호(VR')를 제거시키기 위한 제1비디오뮤트부(31)와, 상기 마이크로 프로세서(11)에서 고전위 상태의 블랭킹 신호(B)가 출력되는 비디오 증폭부(12)에서 출력되는 비디오 신호(VG')를 제거시키기 위한 제2비디오 뮤트부(32)와, 상기 마이크로 프로세서(11)에서 고저위 상태의 블랭킹 신호(B)가 출력되는 비디오 증폭부(12)에서 출력되는 비디오 신호(VB')을 제거시키기 위한 제3 비디오 뮤트부(33)로 구성됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치
  4. 제3항에 있어서, 제1비디오 뮤트부(31)은 입력되는 고전위 상태의 블랭킹 신호(B)를 바이패스 시키는 저항(R31)과, 저항(R31)에서 출력되는 신호에 의해 스위칭되어 비디오 증폭부(12)에서 출력되는 비디오 신호(VR')를 제거시키는 트랜지스터(Q31)로 구성됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
  5. 제4항에 있어서, 상기 제1비디오 뮤트부(31)에 상기 트랜지스터(Q31)의 스위칭 속도를 상승시키기 위한 콘덴서(C31)가 포함됨을 특징으로하는 모니터의 온스크린 디스플레이 장치.
  6. 제3항에 있어서, 상기 제2비디오 뮤트부(32) 및 제3비디오 뮤트부(33)은 제1비디오 뮤트부(31)와 동일하게 각각 저항(R32) 트랜지스터(Q32) 및 콘덴서(C32)와, 저항(R33) 트랜지스터(Q33) 및 콘덴서(C33)로 구성됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
KR1019940024935A 1994-09-30 1994-09-30 모니터의 온스크린 디스플레이 장치 KR970005940B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940024935A KR970005940B1 (ko) 1994-09-30 1994-09-30 모니터의 온스크린 디스플레이 장치
US08/536,730 US5724104A (en) 1994-09-30 1995-09-29 On-screen display/video signal processor for a monitor
CN95118610A CN1129878A (zh) 1994-09-30 1995-09-30 用于监示器的屏上显示/视频信号处理器
JP7255233A JPH08181931A (ja) 1994-09-30 1995-10-02 モニターのオンスクリーン／ビデオ信号プロセッサー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024935A KR970005940B1 (ko) 1994-09-30 1994-09-30 모니터의 온스크린 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR960012192A KR960012192A (ko) 1996-04-20
KR970005940B1 true KR970005940B1 (ko) 1997-04-22

Family

ID=19394062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024935A KR970005940B1 (ko) 1994-09-30 1994-09-30 모니터의 온스크린 디스플레이 장치

Country Status (4)

Country Link
US (1) US5724104A (ko)
JP (1) JPH08181931A (ko)
KR (1) KR970005940B1 (ko)
CN (1) CN1129878A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190834B2 (ja) * 1996-09-02 2001-07-23 エヌイーシーマイクロシステム株式会社 Ｏｓｄ表示回路
US6337717B1 (en) 1997-11-21 2002-01-08 Xsides Corporation Alternate display content controller
US6018332A (en) * 1997-11-21 2000-01-25 Ark Interface Ii, Inc. Overscan user interface
US6686936B1 (en) 1997-11-21 2004-02-03 Xsides Corporation Alternate display content controller
US6639613B1 (en) 1997-11-21 2003-10-28 Xsides Corporation Alternate display content controller
US6330010B1 (en) 1997-11-21 2001-12-11 Xsides Corporation Secondary user interface
US6437809B1 (en) 1998-06-05 2002-08-20 Xsides Corporation Secondary user interface
US6426762B1 (en) 1998-07-17 2002-07-30 Xsides Corporation Secondary user interface
US6512553B2 (en) * 1998-08-04 2003-01-28 National Semiconductor Corporation Architecture for a video preamplifier with an on-screen display
US6493005B1 (en) 1999-03-30 2002-12-10 Sony Corporation On screen display
US6518985B2 (en) 1999-03-31 2003-02-11 Sony Corporation Display unit architecture
US6590592B1 (en) 1999-04-23 2003-07-08 Xsides Corporation Parallel interface
WO2000072123A2 (en) 1999-05-21 2000-11-30 Xsides Corporation Parallel graphical user interface
US6630943B1 (en) * 1999-09-21 2003-10-07 Xsides Corporation Method and system for controlling a complementary user interface on a display surface
US6717596B1 (en) 2000-02-18 2004-04-06 Xsides Corporation Method and system for controlling a complementary user interface on a display surface
US20040226041A1 (en) * 2000-02-18 2004-11-11 Xsides Corporation System and method for parallel data display of multiple executing environments
EP1187466A1 (en) * 2000-09-08 2002-03-13 Thomson Licensing S.A. Video apparatus using several video signal sources and process for controlling such a video apparatus
EP1189456A1 (en) * 2000-09-15 2002-03-20 Thomson Licensing S.A. Video apparatus delivering a s-video signal
GB0023998D0 (en) * 2000-09-30 2000-11-15 Pace Micro Tech Plc On screen display
US6982765B2 (en) * 2001-09-14 2006-01-03 Thomson Licensing Minimizing video disturbance during switching transients and signal absence
US7305680B2 (en) * 2002-08-13 2007-12-04 Sharp Laboratories Of America, Inc. Listening module for asynchronous messages sent between electronic devices of a distributed network
US7245272B2 (en) * 2002-10-19 2007-07-17 Via Technologies, Inc. Continuous graphics display for dual display devices during the processor non-responding period
US7782399B2 (en) * 2003-07-21 2010-08-24 Thomson Licensing System and a method to avoid on-screen fluctuations due to input signal changes while in an OSD or graphic centric mode
US8046790B2 (en) * 2004-07-06 2011-10-25 Hewlett-Packard Development Company, L. P. Media projector system for preventing the display of on-screen display information
KR20110029319A (ko) * 2009-09-15 2011-03-23 삼성전자주식회사 영상 처리 시스템 및 영상 처리 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9109613D0 (en) * 1991-05-03 1991-06-26 Thomson Consumer Electronics A television system having an ultrablack video signal blanking level for an on-screen character display
US5461398A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Video preamplifier with fast blanking and halftone capability on a single integrated circuit chip

Also Published As

Publication number Publication date
JPH08181931A (ja) 1996-07-12
CN1129878A (zh) 1996-08-28
US5724104A (en) 1998-03-03
KR960012192A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR970005940B1 (ko) 모니터의 온스크린 디스플레이 장치
KR960007544B1 (ko) 모니터에서의 온 스크린 디스플레이 장치
KR970005939B1 (ko) 모니터의 온스크린 디스플레이 장치
KR970059904A (ko) 마이컴을 이용한 영상뮤트 제어 장치 및 제어방법
KR970007479B1 (ko) 온 스크린 디스플레이 신호를 이용한 배경화면 보상회로
KR0130944Y1 (ko) Osd 뮤팅회로
KR960010488B1 (ko) 텔레비젼 수상기의 캡션신호 발생회로
JPH0546112A (ja) 液晶駆動回路
KR960016436B1 (ko) 텔레비젼 수상기의 캡션신호 자동 조절장치
KR950007719Y1 (ko) Tv의 l/l, b/g 자동 절환회로
KR970005938B1 (ko) 모니터의 스미어 현상 제거 회로
KR100228877B1 (ko) 위성수신기 영상회로
KR960015183A (ko) 비디오 신호의 바이어스 조정장치
KR960020391A (ko) 텔레비전의 영상합성장치
JP2599334B2 (ja) リミッタ回路
KR900007388Y1 (ko) 재생과 녹화시 저역 통과 필터의 겸용회로
KR200146936Y1 (ko) 모니터의 온스크린 디스플레이장치
KR0149581B1 (ko) 영상재생장치에서 화면상 표시 문자 흐림 방지회로
KR100246769B1 (ko) 모니터의 영상 처리 회로
KR920005452Y1 (ko) 영상증폭 회로의 페데스탈 클램핑 회로
KR0123402B1 (ko) 모니터의 화면 뮤트 회로
KR100197834B1 (ko) Crt의 영상자국 방지회로
JP3323408B2 (ja) スーパーインポーズ表示回路
KR970068528A (ko) 텔레비젼의 a/v 입력 자동 절환장치
KR20000037904A (ko) 영상 노이즈 성분 제거 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee