KR970005939B1 - 모니터의 온스크린 디스플레이 장치 - Google Patents

모니터의 온스크린 디스플레이 장치 Download PDF

Info

Publication number
KR970005939B1
KR970005939B1 KR1019940024452A KR19940024452A KR970005939B1 KR 970005939 B1 KR970005939 B1 KR 970005939B1 KR 1019940024452 A KR1019940024452 A KR 1019940024452A KR 19940024452 A KR19940024452 A KR 19940024452A KR 970005939 B1 KR970005939 B1 KR 970005939B1
Authority
KR
South Korea
Prior art keywords
screen display
signal
output
microprocessor
video
Prior art date
Application number
KR1019940024452A
Other languages
English (en)
Other versions
KR960011650A (ko
Inventor
엄정욱
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019940024452A priority Critical patent/KR970005939B1/ko
Priority to CN95117332A priority patent/CN1126404A/zh
Priority to JP7274644A priority patent/JPH08116500A/ja
Publication of KR960011650A publication Critical patent/KR960011650A/ko
Application granted granted Critical
Publication of KR970005939B1 publication Critical patent/KR970005939B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Abstract

내용 없음.

Description

모니터의 온스크린 디스플레이 장치
제1도는 일반적인 모니터의 온스크린 디스플레이 장치의 구성도.
제2도는 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 구성을 보인 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 마이크로 프로세서 12 : 블랭킹 신호 발생부
13 : 비디오 증폭부 14 : 믹서부
R21-R25 : 저항 Q21-Q24 : 트랜지스터
본 발명의 온스크린 디스플레이가 가능한 모니터에 관한 것으로서, 특히 온스크린 디스플레이 모드 선택시 마이크로 프로세서에서 출력되는 블랭킹 신호의 지연으로 인해 발생되는 화질의 저하를 방지할 수 있는 모니터의 온스크린 디스플레이 장치에 관한 것이다.
일반적인 모니터의 온스크린 디스플레이 장치는 제1도에 도시된 바와같이, 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)와 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 디스플레이되는 위치의 비디오 신호(VR)(VG)(VB)를 제거하기 위한 블랭킹 신호(B)가 출력되는 마이크로 프로세서(1)와, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)가 증폭되고 증폭된 비디오 신호의 출력이 상기 마이크로 프로세서(1)에서 출력되는 블랭킹 신호(B)에 의해 제어되는 비디오 증폭부(2), 상기 비디오 증폭부(2)에서 출력되는 비디오 신호(VG')(VG')(VB')와 마이크로 프로세서(1)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 화면에 디스플레이시키기 위한 혼합시키는 믹서부(3)로 구성된다.
이와같이 구성된 일반적인 모니터에 적용되는 온스크린 디스플레이 장치에 있어서, 우선, 사용자에 의해 온스크린 디스플레이 모드가 선택되면, 회면에 표시되고자 하는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 마이크로 프로세서(1)에 발생되고, 동시에 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 표시되는 위치에 디스플레이 되는 비디오 신호(VR')(VG')(VB')를 제거하기 위한 블랭킹 신호(B)가 출력된다.
한편, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)는 비디오 증폭부(2)에 의해 증폭되면, 그때 상기 마이크로 프로세서(1)에서 블랭킹 신호(B)가 고전위 상태로 입력되면, 비디오 증폭부(2)에서 증폭된 비디오(VR')(VG')(VB')은 믹서부(3)에 인가되지 않는다.
즉, 마이크로 프로세서(1)에서 블랭킹 신호(B)가 고전위 비디오 증폭부(2)에 인가되면, 마이크로 프로세서(1)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 믹서부(3)에 인가되어 화면에 디스플레이된다.
한편, 마이크로 프로세서(1)에서 블랭킹 신호(B)가 저전위 상태로 비디오 증폭부(2)에 인가되면, 비디오증폭부(2)에서 출력되는 증폭된 비디오 신호(VR')(VG')(VB')가 믹서부(3)에 인가되어 화면에 디스플레이 된다.
상기와 같이, 일반적인 모니터에 적용되는 온스크린 디스플레이 장치는 온스크린 디스플레이 모드가 선택되면, 마이크로 프로세서에서 온스크린 디스플레이 신호를 발생시킴과 동시에 그 온스크린 디스플레이 신호가 디스플레이되는 위치에 비디오 신호가 출력되지 못하도록 하는 블랭킹 신호가 출력되는데, 그 블랭킹 신호의 발생시키는데 걸리는 시간동안 증폭된 비디오 신호와 온스크린 디스플레이 신호가 동시에 화면에 디스플레이되므로, 화질이 저하되는 문제점이 있었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호에 의해 블랭킹 신호가 발생되므로, 온스크린 디스플레이 모드시 화질을 상승시킬 수 있는 모니터의 온스크린 디스플레이 장치를 제공하고자 함에 있다.
이와같은 본 발명의 목적은 마이크로 프로세서에서 출력되는 블랭킹 신호에 의해 비디오 증폭부에서 비디오 신호가 제거되고, 상기 마이크로 프로세서에서 출력되어 온스크린 디스플레이 신호가 화면에 디스플레이되는 모니터의 온스크린 디스플레이 장치에 있어서, 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호에 의해 상기 비디오 증폭부에서 출력되는 비디오 신호의 출력을 제어하는 블랭킹 신호를 발생시키는 블랭킹 신호 발생수단이 더 포함됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치를 제공함으로써 달성될 수 있다.
이하 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 실시예를 첨부된 도면에 의거하여 보다 상세하게 설명한다.
제2도는 본 발명에 따른 모니터의 온스크린 디스플레이 장치의 구성을 보인 도면으로서, 이에 도시된 바와같이, 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)와 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 디스플레이되는 위치의 비디오 신호(VR)(VG)(VB)를 제거하기 위한 블랭킹 신호(B)가 출력되는 마이크로 프로세서(11)와, 마이크로 프로세서(11)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)에 의해 비디오 신호의 출력을 제어하는 블랭킹 신호(B)를 발생시키는 블랭킹 신호 발생부(12)와, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)가 증폭되고 증폭된 비디오 신호(VR')(VG')(VB')의 출력이 상기 블랭킹 발생부(12)에서 출력되는 블랭킹 신호(B)에 의해 제어되는 비디오 증폭부(13)와, 상기 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 화면에 디스플레이시키기 위해 비디오 신호(VR')(VG')(VB')와 혼합시키는 믹서부(14)로 구성된다.
여기서 상기한 블랭킹 발생부(12)는 마이크로 프로세서(11)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 각각 바이패스시키는 저항(R21)-(R23)과, 저항(R21)-(R23)에서 출력되는 신호에 의해 스위칭되어 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 각각 반전되는 트랜지스터(Q21)-(Q23)와, 상기 트랜지스터(Q21)-(Q23)의 스위칭 상태에 의해 스위칭되어 트랜지스터(Q21)-(Q23)의 출력 신호를 반전시켜 블랭킹 신호(B)를 출력시키는 트랜지스터(Q24)와, 상기 트랜지스터(Q21)-(Q24)를 구동시키기 위한 저항(R24)(R25)로 구성된다.
이와같이 구성된 본 발명에 따른 모니터의 온스크린 디스플레이 장치에 있어서, 우선, 사용자에 온스크린 디스플레이 모드가 선택되면, 화면에 표시하고자 하는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 마이크로 프로세서(11)에서 발생된다.
그때, 상기 마이크로 프로세서(11)에서 발생되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 블랭킹 신호 발생부(12)의 저항(R21)-(R23)에 인가되어 각각 바이패스되며, 상기 저항(R21)-(R23)에 의해 바이패스된 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)는 각각 트랜지스터(Q21)-(Q23)에 각각 인가되어 반전된다.
그리고, 상기 트랜지스터(Q21)-(Q23)에 의해 반전된 온스크린 디스플레이 신호는 트랜지스터(Q24)에 인가되어 반전된 온스크린 디스플레이 신호가 다시 반전된다.
즉, 온스크린 디스플레이 모드가 설정되어 고전이 상태의 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 출력되면, 고전위 상태의 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 트랜지스터(Q21)-(Q23)에 의해 저전위 상태로 반전된다.
그리고, 저전위 상태로 반전된 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)는 트랜지스터(Q24)에 인가되어 트랜지스터(Q24)가 턴오프되므로 고전위 상태의 블랭킹 신호(B)가 출력된다.
한편, 도면에 도시되지 않은 비디오 신호 프로세서에서 출력되는 비디오 신호(VR)(VG)(VB)는 비디오 증폭부(2)에 의해 증폭된 후 출력된다.
그때, 블랭킹 신호 발생부(12)에서 발생된 블랭킹 신호(B)가 고전위 상태로 입력되며, 상기 비디오 증폭부(13)에서 증폭된 비디오 신호(VR')(VG')(VB')은 고전위 상태의 블랭킹 신호(B)에 의해 믹서부(14)에 인가되지 않는다.
한편, 온스크린 모드가 설정되지 않아서 저전위 상태의 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 출력되면, 저전위 상태의 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 트랜지스터(Q21)-(Q23)에 의해 고전위 상태로 반전된다.
그리고, 고전위 상태로 반전된 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)는 트랜지스터(Q24)에 인가되어 프랜지스터(Q24)가 턴온되므로 저전위 상태의 블랭킹 신호(B)가 출력된다.
즉, 상기 비디오 신호 증폭부(12)에 출력되는 증폭된 비디오 신호(VR')(VG')(VB')가 믹서부(14)에 인가되어 화면에 디스플레이된다.
이상에서 설명한 바와 같이, 본 발명에 따른 모니터의 온스크린 디스플레이 장치는 온스크린 디스플레이 신호에 의해 블랭킹 신호가 발생되므로, 블랭킹 신호가 출력되는 마이크로 프로세서의 출력 포트가 제거되며, 마이크로 프로세서에서 블랭킹 신호를 발생시키는 회로가 제거되어 마이크로 프로세서의 설계가 간단하고, 온스크린 디스플레이 신호의 유무에 의해 문자 또는 글자간의 간격이 구성되므로, 문자 또는 글자의 간격 구성이 간단한 효과가 있다.

Claims (2)

  1. 마이크로 프로세서에서 출력되는 블랭킹 신호에 의해 비디오 증폭부에서 출력되는 비디오 신호가 제거되고, 상기 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호가 화면에 디스플레이되는 모니터의 온스크린 디스플레이 장치에 있어서, 상기 마이크로 프로세서에서 출력되는 온스크린 디스플레이 신호에 의해 상기 비디오 증폭부에서 출력되는 비디오 신호의 출력을 제어하는 블랭킹 신호 발생시키는 블랭킹 신호 발생 수단이 더 포함됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
  2. 제1항에 있어서, 상기 블랭킹 신호 발생 수단은 상기 마이크로 프로세서(11)에서 출력되는 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)를 각각 바이패스 시키는 저항(R21)-(R23)과, 저항(R21)-(R23)에서 출력되는 신호에 의해 스위칭되어 온스크린 디스플레이 신호(OSDR)(OSDG)(OSDB)가 각각 반전되는 트랜지스터(Q21)-(Q23)와, 트랜지스터(Q21)-(Q23)의 스위칭 상태에 의해 스위칭되어 트랜지스터(Q21)-(Q21)의 출력신호를 반전시켜 블랭킹 신호(B)를 출력시키는 트랜지스터(Q24)와, 상기 트랜지스터(Q21)-(Q24)를 구동시키기 위한 저항(R24)-(R25)로 구성됨을 특징으로 하는 모니터의 온스크린 디스플레이 장치.
KR1019940024452A 1994-09-28 1994-09-28 모니터의 온스크린 디스플레이 장치 KR970005939B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940024452A KR970005939B1 (ko) 1994-09-28 1994-09-28 모니터의 온스크린 디스플레이 장치
CN95117332A CN1126404A (zh) 1994-09-28 1995-09-28 用于视频设备的叠加装置
JP7274644A JPH08116500A (ja) 1994-09-28 1995-09-28 スーパーインポージング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024452A KR970005939B1 (ko) 1994-09-28 1994-09-28 모니터의 온스크린 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR960011650A KR960011650A (ko) 1996-04-20
KR970005939B1 true KR970005939B1 (ko) 1997-04-22

Family

ID=19393690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024452A KR970005939B1 (ko) 1994-09-28 1994-09-28 모니터의 온스크린 디스플레이 장치

Country Status (3)

Country Link
JP (1) JPH08116500A (ko)
KR (1) KR970005939B1 (ko)
CN (1) CN1126404A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1641260A4 (en) * 2003-06-30 2009-12-16 Panasonic Corp RECORDING MEDIA, PLAYING DEVICE, RECORDING METHOD, PROGRAM AND PLAYBACK METHOD
CN100356777C (zh) * 2005-12-23 2007-12-19 北京中星微电子有限公司 一种用于在视频信号上叠加多个图形信号的控制装置及其方法

Also Published As

Publication number Publication date
KR960011650A (ko) 1996-04-20
JPH08116500A (ja) 1996-05-07
CN1126404A (zh) 1996-07-10

Similar Documents

Publication Publication Date Title
KR970005940B1 (ko) 모니터의 온스크린 디스플레이 장치
KR960007544B1 (ko) 모니터에서의 온 스크린 디스플레이 장치
KR900017293A (ko) 오디오 및 비디오 스위칭 장치
KR930010483B1 (ko) 문자 디스플레이 장치의 문자혼합 방지회로
KR970005939B1 (ko) 모니터의 온스크린 디스플레이 장치
KR970007479B1 (ko) 온 스크린 디스플레이 신호를 이용한 배경화면 보상회로
KR970059904A (ko) 마이컴을 이용한 영상뮤트 제어 장치 및 제어방법
KR100400008B1 (ko) 모니터의 신호처리 장치
KR0129024B1 (ko) Osd(on screen display) 신호 발생장치
KR970005938B1 (ko) 모니터의 스미어 현상 제거 회로
KR900009922Y1 (ko) 문자표시 제어회로
JPH0546112A (ja) 液晶駆動回路
KR0172010B1 (ko) 문자색 절환 기능을 가지는 액정 프로젝터 및 그 제어 방법
KR910009001Y1 (ko) 휘도신호의 노이즈 제거회로
KR900006268B1 (ko) 텔레비젼 수상기의 화면 표시방법
KR0183696B1 (ko) 문자신호 복합장치
JPH075729Y2 (ja) 映像信号入力回路
KR0149581B1 (ko) 영상재생장치에서 화면상 표시 문자 흐림 방지회로
KR0154013B1 (ko) 비디오신호의 뮤트회로
KR920007375Y1 (ko) 온 스크린 문자 번짐 방지회로
KR910007192Y1 (ko) 온스크린 신호 출력회로
KR930007446Y1 (ko) 신호 선택 회로
KR950015102B1 (ko) 번역 자막 제거 장치
JP2599334B2 (ja) リミッタ回路
JPS58222671A (ja) 速度変調制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee