KR960007544B1 - 모니터에서의 온 스크린 디스플레이 장치 - Google Patents

모니터에서의 온 스크린 디스플레이 장치 Download PDF

Info

Publication number
KR960007544B1
KR960007544B1 KR1019930018175A KR930018175A KR960007544B1 KR 960007544 B1 KR960007544 B1 KR 960007544B1 KR 1019930018175 A KR1019930018175 A KR 1019930018175A KR 930018175 A KR930018175 A KR 930018175A KR 960007544 B1 KR960007544 B1 KR 960007544B1
Authority
KR
South Korea
Prior art keywords
output
signal
voltage
blanking
osd
Prior art date
Application number
KR1019930018175A
Other languages
English (en)
Other versions
KR950010553A (ko
Inventor
김태용
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930018175A priority Critical patent/KR960007544B1/ko
Priority to US08/282,800 priority patent/US5493340A/en
Priority to CN94115831A priority patent/CN1111871A/zh
Priority to JP06215860A priority patent/JP3108284B2/ja
Priority to DE4432164A priority patent/DE4432164C2/de
Priority to TW083108726A priority patent/TW313741B/zh
Publication of KR950010553A publication Critical patent/KR950010553A/ko
Application granted granted Critical
Publication of KR960007544B1 publication Critical patent/KR960007544B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

모니터에서의 온 스크린 디스플레이 장치
제1도는 종래의 모니터에서의 온 스크린 디스플레이 장치의 개략 블럭도.
제2도는 이 발명에 따른 모니터에서의 온 스크린 디스플레이 장치의 개략 블럭도.
제3도는 상기 제2도의 상세 회로도.
제4도는 이 발명에 따른 모니터에서의 온 스크린 디스플레이 장치의 각 부의 동작 파형도이다.
본 발명은 모니터에서의 온 스크린 디스플레이(On Screen Display : 이하 OSD라 칭함)장치에 관한 것으로서, 더욱 상세하게는 수평 플라이백 신호를 이용하여 비데오 카드에서 출력되는 비데오 신호와 OSD 신호의 전압 레벨을 동등하게 유지시켜 주고, 블랭크 신호를 이용하여 비대오 신호와 OSD 신호가 모니터상에서 겹치지 않도록 한 모니터에서의 OSD 장치에 관한 것이다.
일반적으로, 대부분의 모니터들이 화면을 조정하기 위해 기능키를 조작할 때 그 상태를 표시하기 위해 발광 다이오드(Light Emitting Diode : 이하, LED라 칭함.)를 사용하고 있다. 그러나 LED에 의해서는 단지 선택된 화면 조정 모드만 표시해주므로 화면 조정의 미세 상태를 잘 알 수 없을 뿐만 아니라, 두 개 이상의 키 조작에 의해 조정이 되는 기능을 표시하는 것이 불편하였다.
따라서, 이러한 문제점을 해결하기 위해 키 입력에 의해 선택된화면 조절 모드 및 조절 상태를 OSD기능이므로 모니터에 디스플레이 시키는 기술이 본 출원에 의해 출원된 바 있다.(특허출허 제92-7980호.)
즉, 제1도에 도시된 바와 같이 OSD문자가 화면에 디스플레이 되지 않을 때는 비데오 카드(11)에서 출력되는 R.G.B 신호가 믹서부(14)를 통해 전치 증폭부(15)로 입력되어 적정한 전압 레벨로 증폭된다.
그리고, 전치 증폭부(15)에서 증폭된 신호는 다시 증폭부(16)에서 CRT를 구동하기에 적절한 저압으로 반전 증폭되어 CRT의 캐소드로 인가된다.
한편, OSD 문자가 화면에 디스플레이 될 때는 블랭킹 신호(BLK)와 R.G.B신호가 OSD IC(12)에서 동시에 출력된다. 이대, 블랭킹 신호(BLK)는 로직 '하이가 되어 다이오드(D1) 및 저항(R1)을 통해 트랜지스터(Q1)에 인가되어 트랜지스터(Q1)를 온 시킨다.
상기 트랜지스터(Q1)가 온 되면 트랜지스터(Q1)의 컬렉터단은 로우가 되므로 비데오 카드(11)에서 출력되는 R.G.B 신호는 OSD 문자가 디스플레이 되는 동안 뮤트된다. 따라서, OSD IC(12)에서 출력되는 R.G.B신호가 믹서부(14)를 통해 전치 증폭부(15)로 입력되어 적정한 전압 레벨로 증폭되낟.
그리고, 전치 증폭부(15)에서 증폭된 신호는 다시 증폭부(16)에서 CRT를 구동하기에 적절한 전압으로 반전 증폭되어 CRT의 캐소드를 통해 OSD 문자가 화면에 디스플레이 된다.
그런, 상기 OSD 장치를 모니터에 적용함에 있어 다음과 같은 문제점이 있다.
첫째는 모니터를 통하여 화면에 디스플레이 되는 데이트넌 대게 텍스트(TEXT)나 복잡한 그래픽으로 구성되는 경우가 많다. 이때, OSD IC(12)의 블랭킹 신호(BLK)와 R.G.B 신호는 동시에 출력되므로 OSD IC(12)의 블랭킹 신호(BLK)가 비데오 카드(11)의 R.G.B 신호를 뮤트시키기 전에 OSD IC(12)의 R.G.B 신호는 믹서부(14)에 인가되므로 비데오 카드(11)의 R.G.B 신호와 OSD IC(12)의 R.G.B 신호가 시작 부분에서 겹치게 된다. 즉, 비데오 카드(11)에서 출력되는 복잡한 그래픽이나 텍스트 화면에 OSD 문자가 겹치게 되어 사용자에게 혼란한 느낌을 준다.
둘째는 비데오 카드(11)에서 출력되는 R.G.B 신호는 대개 1Vpp이하의 아날로그 신호이므로 전치 증폭부(15)의 입력단에 부가적인 회로(예를 들어, 믹섭가 들어가면 입력 신호의 특성을 열화시킨다.
셋째, 믹서부(14)로 입력되는 비데오 카드(11)의 R.G.B 신호가 1VPP이하의 아날로그 신호이고 OSD IC(12)의 R.G.B 신호가 5V의 디지탈 신호(TTL/CMOS 출력)이므로 비데오 카드(11)의 아날로그 입력 전압과 같은 레벨을 유지하기 위해서 OSD IC(12)의 R.G.B 신호 레벨을 비데오 카드(11)의 R.G.B 신호 레벨을 낮추어야 한다.
따라서, 디스플에이 된 OSD 문자에 특성 저하가 나타난다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 OSD IC의 R.G.B 신호를 소정기간 지연시킴으로서 OSD 문자가 화면에 디스플레이되는 기간 동안에는 비데오 카드에서 입력되는 데이터가 화면에 디스플레이되지 않도록 하는 모니터에서의 모니터에서의 OSD 장치를 제공함에 있다.
본 발명은 다른 목적은 전치 증폭부의 후단에 연결하고 모니터의 수평 리트레이스 펄스포부터 유기시킨 수평 플라이백 신호를 전치 증폭부에 인가시켜 OSD IC의 R.G.B 신호 레벨과 전치 증폭부의 출력 레벨을 동등하게 유지시킴으로써 입력특성의 열화 및 색 변화를 방지하는 모니터에서의 OSD 장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 모니터에서의 OSD 장치의 특징은, 모니터의 모드 주파수와 모니터의 화면 조절 상태를 온 스크린 디스플레이 장치에 있어서, 블랭킹 게이트(BLK GATE)단에 하이 신호가 제공되면 비데오 카드로부터 출력되는 신호를 소정 레벨로 증폭시키고 로우 신호가 제공되면 비데오 카드의 출력을 블랭킹시키는 전치 증폭 수단과, 블랭킹 신호가 상기 전치 증폭 수단이 블랭킹 게이트(BLK GATE)단에 인가되어 전치 증폭 수단의 출력을 블랭킹 시키는 동안 레드, 그린, 블루의 신호에 의해 모든 주파수 및 화면 조절 상태를 온 스크린 디스플레이 시키기 위한 온 스크린 디스플레이 수단과,상기 온 스크린 디스플레이 수단의 레드, 그린, 블루 신호를 소정 기간동안 지연시키는 버퍼 순단의 출력을 합성 하는 믹서 수단과 상기 믹서 수단의 출력을 CRT를 구동하기에 적정한 전압으로 반전 증폭시키는 증폭 수단과, 상기 증폭 수단의 출력을 DC 커플링한 후 소전 전압으로 CRT 전압을 바이어스 시켜 CRT의 캐소드에 인가하는 바이어스 수단으로 구성되는 점에 있다.
이하, 이 발명에 따른 모니터에서 OSD 장치의 바람직한 일실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 모니터에서의 OSD 장치의 개략 블럭도이다.
제2도의 대략적인 설명을 하면, 마이크로 프로세서는 모니터의 프론트 패널에 있는 기능 버튼을 사용자가 누르는 지를 계속 감지하여 사용자가 상기 버튼을 누르면 OSD IC(40)측에 R.G.B BLK 신호를 출력하도록 신호를 보내게 되고 이때 OSD IC(40)에서 출력된 신호가 전치 증폭부(20)와 믹서부(0)에 인가되게 되고 이 입력된 신호는 증폭부(60)와 바아어스회로(70)를 거쳐 화면상에 OSD 문자가 나타나게 된다. 이후에 상기 버튼으로부터 일정한 시간동안 입력이 없거나 OSD 문자를 제거하라는 키 입력이 있을 경우에 마이크로 프로세서는 OSD IC에 신호를 보내 현재 출력하고 있던 신호를 멈추게 한다.
제2도에 대한 상센한 설명은 비데오 카드(10)에서 출력되는 R.G.B 신호를 적정레멜로 증폭하는 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단에 모니터의 수평 리트레이스(Retrace) 펄스로부터 유기시킨 수평 플라이백 신호(H-FLK)라인과 OSD IC(40)의 블랭킹 신호(BLK)라인 연결된다.
이때, 상기 전치 증폭부(20)의 블랭킹 케이트 신호(BLK GATE)는 전치 증폭부(20)의 출력을 제어한다. 즉, 블랭킹 케이트(BLK GATE)단에 로우 신호가 인가되면 전치 증폭부(20)의 출력은 0V가 되고, 하이 신호가 인가되면 전치 증폭부(20)는 정상적인 비데오 신호를 증폭하여 출력한다.
그리고, 상기 전치 증폭부(20)의 출력신호는 믹서부(30)에 입력된다.
상기의 비데오 신호는 다시 믹서부(30)를 통하여 증폭부(60)에 입력되어 다시 한 번 증폭되게 된다.
한편 상기 OSD IC(40)의 R.G.B 신호 라인에는 브랭킹 신호(BLK)에 의해 상기 전치 증폭부(20)의출력이 완전히 뮤트될때까지 R.G.B 신호를 각각 소정 시간 동안 지연시키는 버퍼부(50)가 연결되고 버퍼부(50)의 출력신호는 상기 믹서부(30)에 입력된다.
여기서, 상기 믹서부(30)는 전치 증폭부(20)에서 일차로 증폭된 비데오 신호와 버퍼부(50)에서 소정 시간 지연된 OSD 신호를 합성하여 CRT를 구동하기에 적절한 전압으로 증폭하는 증폭부(60)에 입력된다. 그리고 증폭부(60)는 상기 믹서부(30)의 출력신호를 입력신호로 하여 CRT를 구동하기에 적합한 신호가 되도록 반전 증폭하여 출력한다.
그리고, 상기 증폭부(60)의 출력은 CRT의 전압을 소정 레벨로 바이어스 시키는 바이어스 회로(70)를 통해 CRT의 캐소드에 연결된다.
여기서, 상기 전치 증폭부(20)는 미국 내셔날 반도체(National Semiconductor) 회사의 IC(예, LM1205N)을 이용하여 구성시킬 수 잇다.
제3도는 상기 제2도의 상세 회로도로서, 베이스단에 수평 플라이백 신호(H-FLK)라인이 연결되어 수평 플라이백 신호(H-FLK)에 의해 온/오프되는 트랜지스터(Q1)의 에미터단에는 전원 전압(Vcc)과 병렬로 전치 증폭부(20)의 블랭킹 케이트(BLK GATE)단이 연결된다.
그리고, 베이스단에 OSD IC(40)의 블랭킹 신호(BLK) 라인이 연결되어 블랭킹 신호(BLK)에 의해 온/오프 되는 트랜지스터(Q2)콜렉터단은 상기 트랜지스터(Q1)의 에미터단과 공통으로 접속된다.
이때, 상기 트랜지스터(Q1)는 PNP 타입이고, 트랜지스터(Q2)는 NPN 타입으로 상기 트래지스터(Q1)의 콜렉터단과 상기 트랜지스터(Q2)의 에미터단은 접지되어 있다.
그리고, 상기 전치 증폭부(20)에서 출력되는 비데오 신호는 그라운드(GND)로부터 일정한 DC 전압을 갖게 되는데 이를 클램프 전압이라 한다.
이때, 전원 전압(Vcc)이 저항(R8, R9)에 의해 분압되어 클램프 전압의 DC 레벨을 만들어 준다.
따라서, 전치 증폭부(20)로 입력된 비데오 신호는 클램프 전압붜 증폭되어 출력된다.
한편, 버퍼부(50)는 상기 OSD IC(40)의 R.G.B 신호를 각각 입력으로 제공받는 3상태 버퍼(B1, B2, B3)로 이루어 진다.
이때, 상기 버퍼부(50)의 3 상태 버퍼(B1, B2, B3)의 제어단에는 상기 OSD IC(40)의 블랭킹 신호(BLK)에 의해 온/오프 되는 트랜지스터(Q3)의 콜렉터단이 연결된다.
이때, 상기 트랜지스터(Q3)의 베이스단과 OSD IC(40)의 블랭킹 신호(BLK)라인 사인에는 3상태 버퍼(B1, B2, B3)의 출력을 소정시간 지연시키는 충방전용 콘덴서(C4)가 연결된다.
한편, 상기 믹서부(30)는 베이스단에 상기 전치 증폭부(20)의 R.G.B 신호 출력단(O1, O2, O3)의 신호가 입력되고, 에미터단에서의 출력신호가 증폭부(60)에 입력되는 트랜지스터(Q4, Q5, Q6)로 구성된다.
또한, 상기 각각의 트랜지스터(Q4, Q5, Q6)의 에미터단에는 저항(R10, R11, R12) 및 다이오드(D1, D2, D3)를 통해 상기 버퍼부(50)의 3상태 버퍼(B1, B2, B3)의 출력 신호, 릴리레 신호는 OSD IC에서 출력된 R.G.B 신호가 시간적으로 지연된 신호가 입력된다.
전치 증폭부(20)에서 출력되는 비데오 신호와 버퍼부(50)에서 출력되는 OSD 신호는 서로 가변되는 전압레벨이 달라 이 신호가 바로 증폭부(60)에 입력되면 증폭부(60)의 회로특성을 저해하게 되므로, 상기 저항(R10, R11, R12) 및 다이오드(D1, D2, D3)를 통해 버퍼부(50)의 출력 신호의 전압 레벨을 전치 증폭부(20)에서 출력을 신호레벨로 맞추어 증폭부(60)로 입력되도록 한다.
이때, 상기 믹서부(30)의 트랜지스터(Q4, Q5, Q6)의 각각 에미터단에 전달된 출력 신호가 증폭부(60)의 증폭단에 인가되면 믹서부(30)의 출력이 반대 형태로 증폭되어 나타난다.
그리고, 상기 증폭부(60)의 출력단은 증폭부의 전원 전압(B1+)에 비해 CRT의 전압(B2+)이 높으므로 CRT의 전압을 소정 전압으로 바이어스시키는 바이어스 회로(70)에 연결되는데, 상기 바이어스 회로(70)는 상기 증폭부(60)의 출력을 각각 DC 커플링하는 콘덴서(C5, C6, C7)와 제1 내지 제3바이어스부(71,72,73)로 구성된다.
이때, 상기 제1 바이어스부(71)는 CRT의 전압(B2+)에 병렬로 연결되는 저항(R12, R14, R15)과, 상기 저항들의 접점에연결되는 다이오드(D4)와, 콜렉터단이 병렬 연결된 상기 다이오드(D4)의 캐소드단과 콘덴서(C8)의 접점에 연결되고 베이스단이 가변 저항(R16)에 연결되는 트랜지스터(Q7)로 구성된다.
그리고, 제2 및 제3바이어스부(72,73)의 구성은 제1바이어스부(71)의 구성과 동일하므로 생략한다.
제4도는 본 발명에 따른 모니터의 OSD 장치의 각 부의 동작 파형도이다.
이와 같이 구성된 본 발명은 비데오 카드(10)로부터 출력되는 R.G.B 전치 증폭부(20)에 인가되어 적정한 전압 레벨로 증폭된다.
이때, 상기 전치 증폭부(20)에서 출력되는 신호는 그라운드(GND)를 기준으로하여 미리 정한 DC 전압을 갖게 되는데 이를 클램프 전압이라 한다. 이때, 전원 전압(VCC)이 저항(R8,R9)에 의해 분압되어 클램프 전압의 DC 레벨을 만들어 준다.
그리고, 비데오 카드(10)로부터 전치 증폭부(20)로 입력된 비데오 신호는 제4도(가)와같이 클램프 전압 부터 증폭되어 나타나게 된다.
이때, 상기 비데오 신호에는 블랭킹 기간이라하여 데이터가 없는 기간이 일정 시간을 갖게 된다. 그리고, 상기 전치 증폭부(20)의 출력 신호는 믹서부(30)의 트랜지스터(Q4, Q5, Q6)를 통해 증폭부(60)로 인가되어 CRT를 구동하기에 적정한 전압으로 반전 증폭된다. 이때, 상기 증폭부(60)의 출력은 제4도(나)와같이 반전되어 나타난다. 그리고, 상기 증폭부(60)의 출력은 DC커플링 및 바이어스를 행하는 CRT 바이어스 회로 (70)를 통하여 CRT 캐소드로 인가된다.
이때, 증폭부(60)의 전압(B2+)이 CRT 전압(B2+)을 바이어스시킨 CRT 바이어스 전압보다 낮기 때문에 제4도(다)와 같이 나타난다.
한편, OSD IC(40)로부터 출력되는 신호에는 R.G.B 신호와 블랭킹(BLK)신호가 있다. 이 신호들은 OSD IC(40)로부터 동시에 출력된다. 이때, OSD IC(40)로부터 R.G.B 신호가 출력되면 블랭킹 신호(BLK)는 로직'하이'를 출력한다.
따라서, OSD 문자가 화면에 디스플레이 되고 있을 때 비데오 카드(10)로부터 출력되는 비데오 데이터(R.G.B)를 OSD 문자 디스플레이 기간동안 블랭킹시키기 위해서는 OSD IC(40)에서 출력되는 블랭킹 신호(BLK)를 사이 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단에 인가해 주어야 한다.
즉, 로직'하이'의 블랭킹 신호(BLK)가 트랜지스터(Q2)의 베이스단에 인가되면 트랜지스터(Q2)는 턴온되므로 블랭킹 게이트(BLK GATE)단에는 로직 '로우'가 입력된다.
이때, 상기 전치 증폭부(20)의블랭킹 게이트(BLK GATE)단에 로직 '로우(0V)'가 인가되면 전치 증폭붐(20)의출력은 0V가 되어 비데오 신호는 블랭킹 된다.
그런데, 상기 블랭킹 게이트(BLK GATE)에는 전압이 인가되고 나서 출력의 상태가 바뀔때가지 상당 기간을 필요로 한다.
따라서, 상기 OSD IC(40)의 블랭킹 신호(BLK)가 전치 증폭부(20)의 출력을 블랭킹하고 있는 동안 상기 OSD IC(40)로부터 출력되는 R.G.B 구동 신호는 버퍼부(50)의 3상태 버퍼(B1, B2, B3)로 입력 되어 블랭킹 게이트(BLK GATE) 신호에 의해 전치 증폭부(20)의 출력이 완전히 뮤트 될 때까지 지연된다.
즉, 상기 OSD IC(40)의 블랭킹 신호(BLK)는 트랜지스터(Q2)를 통해 상기 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단으로 출력됨과 동시에 콘덴서(C4)를 통해 트랜지스터(Q3)로 인가된다.
이때, 상기 트랜지스터(Q3)의콜렉터단은 상기 버퍼부(50)의 3상태 버퍼(B1, B2, B3)의 제어단에 연결되므로, OSD IC(40)로부터 하이 신호가 추력되면 콘덴서(C4)의 충전 시간동안 상기 버퍼부(50)의 3상태 버퍼(B1, B2, B3)의 출력을 지연시킨다.
따라서, OSD 문자가 디스플레이되고 있을 때 전치 증폭부(20)에서 출력되는 비데오 데이터는 완전히 뮤트되어 OSD 문자와 겹치는 경우가 발생하지 않는다. 그리고, 버퍼부(50)에서 소정 시간 동안 지연된 OSD IC(40)의 R.G.B 신호는 저항(R10, R11, R12) 및 다이오드(D1, D2, D3)를 통해 믹서부(30)에 인가된다.
이때, 상기 저항(R10, R11, R12) 및 다이오드 (D1, D2, D3)는 OSD 신호의 전압 레벨을 증폭부(20)에서 출력되는 비데오신호에 맞춰주는역할을 한다.
이때, 전치 증폭부(20)는 그라운드(GND)부터 일정한 DC 전압을 갖는 클램프 전압을 갖고 있으므로, 전치 증폭부(20)에서 출력되는 비데오 신호는 클램프 전압을 기준으로 증폭되어 믹서부(30)로 입력되고, OSD IC(40)의 OSD 신호는 0V를 기준으로 버퍼부(50)를 통해 상기 믹서부(30)로 입력되어 제4도(라)와 같이 합성된다.
그리고, 상기 믹서부(30)의 출력이 증폭부(60)에 의해 반전 증폭된 후 바이어스 회로(70)를 통해 CRT의 캐소드에 인가되면 제4도(마)와 같이 전치 증폭부(20)의 비데오 신호와 OSD IC(40)의 OSD 신호간의 전압 레벨의 차이가 생긴다. 이때, 제4도(마)의 전치 증폭부(20)의 비데오 신호는 CRT의 캐소드 바이어스 전압을 기준으로 할 때 제4도(다)의 비데오 신호보다 아래쪽으로 내려와 있다.
따라서, OSD 문자가 디스플레이 되는 주위에 원치 않는 색 변화를 일으키게 된다. 즉, OSD문자가 디스플레이 되는 주위 경계 화면이 더 밝아지게 된다.
따라서, 이러한 색 변화를 방지하기 위해서는 전치 증폭부(20)의 R.G.B신호와 OSD IC(40)의 R.G.B 신호의 전압 레벨을 동등하게 맞춰주어야 한다.
즉, 비데오 카드(10)에서 출력되는 신호에는 비데오 데이터가 없는 블랭크 기간을 가지고 있다.
이 블랭크 기간내에서 전치 증폭부(20)의 출력을 0V로 만들어 OSD IC(40)의 R.G.B 신호와 같은 전압 레벨을 갖도록 하면 된다.
이때, 모니터의 수평 리트레이스 기간은 거의 비데오 블랭크 기간내에 들어가므로 수평 리트레이스 펄스로부터 전압을 유기시킨 후 트랜지스터(Q1)를 통해 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단에 인가한다.
이때, 유기된 전압을 수평 플라이백 신호(H-FLK)라 하며, 이 수평 플라이백 신호(H-FLK)는 OSD IC(40)에도 인가되어 OSD 신호의 클럭 발생원이 됨과 동시에 디스플레이되는 OSD 문자의 수평 위치를 결정하게 된다.
이때, 제4도(바)와 같이 로직'로우'의 수평 플라이백 신호(H-FLK)가 상기 트랜지스터(Q1)에 인가되면 상기 트랜지스터(Q1)는 턴온되어 전치증폭부(20)의 블랭킹 게이트(BLK GATE)단에 로우 신호를 출력하고, 로직'하이'의 수평 플라이백 신호(H-FLK)가 상기 트랜지스터(Q1)에 인가되면 상기 트랜지스터(Q1)는 턴오프되어 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단에 하이 신호가 출력된다.
따라서, 비데오 블랭크 기간동안 클램프 전압을 유지하고 있는 전치 증폭부(20)의 블랭킹 게이트(BLK GATE)단에 로직 '하우'의 수평 플라이백 신호(H-FLK)를 인가하여 상기 전치 증폭부(20)의 출력을 0V가 되게 하면 OSD IC(40)의 OSD 신호가 믹서부(30)에서 합성되더라도 제4도(사)와 같이 0V가 되게 하면 OSD IC(40)의 OSD 신호가 믹서부(30)에서 합성되더라도 제4도(사)와같은 믹서부(30)의 출력이 증폭부(60)에 인가되면 같은 전압(GND) 레벨에서 반전 증폭되어 바이어스 회로(70)을 통하여 CRT의 캐소드에 인가된다.
따라서, 제4도(아)와 같이 CRT의 바이어스 전압을 기준으로 볼 때 통산의 비데오 신호가 출력될때나 OSD IC(40)의 R.G.B 신호가 합성되어 나타날 때 출력 신호의 전압 레벨의 변화가 없게 된다.
그러므로, OSD 문자가 화면에 디스플레이 되더라도 OSD 문자 주위에는 색 변화가 없게 된다.
이상에서와 같이 본 발명에 따른 모니터에서 OSD 장치에 따르면, OSD IC의 블랭킹 신호가 전치 증폭부의 출력을 완전히 블랭킹 시킬 때 까지 OSD IC의 R.G.B 신호를 소정 기간 지연시킴으로써 OSD 문자가 화면에 디스플레이되는 기간동안에는 비데오 카드에서 입력되는 데이터가 화면에 디스플레이 되지 않도록 하며, 믹서부를 전치 증폭부의 후단에 연결하고 모니터의 수평 리트레이스 펄스로부터 유기시킨 수평 플라이백 신호를 전치 증폭부에 인가시켜 OSD IC의 OSD 신호 레벨과 전치 증폭부의 비데오 신호 레벨을 동등하게 유지시킴으로써 입력 특성의 열화 및 색 변화를 방지하는 효과가 있다.
특히, 본 발명은 기존에 사용하고 있던 모니터의 회로에 본 발명에 의한 OSD장치를 적용할 수 있으므로 기존의 모니터와 호환성을 갖게 되어 비용면에서도 우수한 효과가 있다.

Claims (5)

  1. 모니터의 모드 주파수와 모니터의 화면 조절 상태를 온 스크린 디스플레이 문자로 모니터 화면에 디스플레이시키는 모니터에서의 온 스크린 디스플레이 장치에 있어서, 블랭킹 게이트(BLK GATE)단에 하이신호가 제공되면 비데오 카드로부터 출력되는 신호를 소정 레벨로 증폭시키고, 로우 신호가 제공되면 비데오 카드의 출력을 블랭킹 시키는 전치 증폭수단과, 로우 신호가 제공되면 비데오 카드의 출력을 블랭킹 시키는 전치 증폭 수단과, 블랭킹 신호가 상기 전치 증폭 수단의 블랭킹 게이트(BLK GATE)단에 인가되어 진처 증폭수단의 출력을 블랭킹시키는 동안 레드, 그린, 블루의 신호에 의해 모드 주파수 및 화면 조절 상태를 온 스크린 디스플레이 문자로 화면에 디스플레이 시키기 위한 온 스크린 디스플레이 수단과, 상기 온 스크린 디스플레이 수단의 레드, 그린, 블루 신호들 소정 기간동안 지연 시키는 버퍼 수단과, 상기 전치 증포수단의 출력과 버퍼 수단의 출력을 합성하는 믹서수단과,상기 믹서 수단의 출력을 CRT를 구동하기에 적정한 전압으로 반전 증폭시키는 증폭수단과, 상기 증폭 수단의 출력을 DC 커플링한 후 소정 전압으로 CRT 전압을 바이어스 시켜 CRT의캐소드에 인가하는 바이어스 수단으로 구성되는 모니터에서의 온 스크린 디스플레이 장치
  2. 제1항에 있어서, 상기 전치 증폭 수단은, 그라운드를 기준으로하여 일정한 DC 전압을 갖는 클램프 전압으로부터 비데오 카드의 비데오 신호가 증폭되어 출력됨을 특징으로 하는 모니터에서의 온 스크린 디스플레이 장치.
  3. 제1항에 있어서, 상기 전치 증폭수단은, 저항에 의해 분압된 전치 증폭 수단의 구동 전압이 클램프 저압의 DC 레벨을 결정함을 특징으로 하는 모니터에서의 온 스크린 디스플레이 장치.
  4. 제1항에 잇어서, 상기 전치 증폭수단은, 수평 리트레이스 펄스로부터 유기된 수평 플라이백 신호를 블랭킹 게이트(BLK GATE)단으로 입력받아 비데오 신호의 블랭크 기간동안 전치 증폭 수단의출력을 0V로 만들어 전치 증폭 수단에서 출력되는 비데오 신호와 온 스크린 디스플레이 수단에서 출력되는 레드, 그린, 블루 신호가 같은 기준 전압 레벨을 갖도록 힘을 특징으로 한느 모니터에서의 온 스크린 디스플레이 장치.
  5. 제1항에 있어서, 상기 버퍼 수단은, 상기 온 스크린 디스플레이 수단의 블랭킹 신호를 소정 기간 지연시키는 콘덴서와, 상기 온 스크린 디스플레이 수단의 레드, 그린, 블루 신호를 각각 입력으로 제공 받는 3상태 버퍼(B1, B2, B3)와, 베이스단에는 상기 콘데서가 연결되고 콜렉터단에는 상기 3상태버퍼(B1, B2, B3)의 제어단이 연결되는 트랜지스터로 구성되는 모니터에서의 온 스크린 디스플레이 장치.
KR1019930018175A 1993-09-10 1993-09-10 모니터에서의 온 스크린 디스플레이 장치 KR960007544B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930018175A KR960007544B1 (ko) 1993-09-10 1993-09-10 모니터에서의 온 스크린 디스플레이 장치
US08/282,800 US5493340A (en) 1993-09-10 1994-07-29 Circuit for displaying screen control states of a monitor
CN94115831A CN1111871A (zh) 1993-09-10 1994-08-30 监示器画面调整状态显示电路
JP06215860A JP3108284B2 (ja) 1993-09-10 1994-09-09 モニタの画面制御状態表示回路
DE4432164A DE4432164C2 (de) 1993-09-10 1994-09-09 Schaltung zum Anzeigen von Bildschirm-Steuerzuständen eines Monitors
TW083108726A TW313741B (ko) 1993-09-10 1994-09-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018175A KR960007544B1 (ko) 1993-09-10 1993-09-10 모니터에서의 온 스크린 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR950010553A KR950010553A (ko) 1995-04-28
KR960007544B1 true KR960007544B1 (ko) 1996-06-05

Family

ID=19363282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018175A KR960007544B1 (ko) 1993-09-10 1993-09-10 모니터에서의 온 스크린 디스플레이 장치

Country Status (6)

Country Link
US (1) US5493340A (ko)
JP (1) JP3108284B2 (ko)
KR (1) KR960007544B1 (ko)
CN (1) CN1111871A (ko)
DE (1) DE4432164C2 (ko)
TW (1) TW313741B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851874B2 (en) 2006-08-30 2010-12-14 Dongbu Hitek Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135403A (ja) 1995-11-09 1997-05-20 Sony Corp 画像表示装置
KR970059904A (ko) * 1996-01-22 1997-08-12 김광호 마이컴을 이용한 영상뮤트 제어 장치 및 제어방법
KR0173428B1 (ko) * 1996-02-17 1999-04-01 김광호 모니터 제어 장치 및 그 제어 방법
KR100265375B1 (ko) * 1996-04-18 2000-09-15 윤종용 영상 처리기기의 사용시간 표시방법
KR100265373B1 (ko) 1996-06-21 2000-09-15 윤종용 영상표시기기의 수평트랜지스터 안정화 장치 및 방법
KR100207316B1 (ko) * 1996-08-06 1999-07-15 윤종용 화면상의 정보표시 장치
JPH10116050A (ja) * 1996-10-14 1998-05-06 Sony Corp 輪郭補正回路およびｒｇｂモニタ
KR19980044732A (ko) * 1996-12-07 1998-09-05 김광호 컴퓨터 시스템에서의 dpms 모드 표시장치 및 표시방법
CN1058825C (zh) * 1997-02-20 2000-11-22 明碁电脑股份有限公司 显示器画面功能调整方法及装置
KR100263090B1 (ko) * 1997-05-27 2000-08-01 윤종용 OSD를이용한상조정패턴(Pattern)을표시하는회로및방법
KR100233646B1 (ko) 1997-05-31 1999-12-01 윤종용 보조 입출력 단자를 갖는 모니터의 오에스디 표시 방법
US5808711A (en) * 1997-08-22 1998-09-15 Motorola, Inc. Transparent or reflective liquid crystal display assembly with electrochromic and cholesteric layer
KR100394735B1 (ko) * 1997-12-27 2003-11-17 제일모직주식회사 내후성,광택도및내충격성이우수한열가소성수지조성물의제조방법
US6512553B2 (en) * 1998-08-04 2003-01-28 National Semiconductor Corporation Architecture for a video preamplifier with an on-screen display
US6891574B1 (en) * 1998-08-04 2005-05-10 National Semiconductor Corporation High speed video mixer circuit
KR100428636B1 (ko) * 2000-06-01 2004-04-30 주식회사 엘지화학 저온 내충격성 및 내후성이 우수한 열가소성 수지의제조방법
EP1187466A1 (en) * 2000-09-08 2002-03-13 Thomson Licensing S.A. Video apparatus using several video signal sources and process for controlling such a video apparatus
US7184099B1 (en) 2000-10-27 2007-02-27 National Semiconductor Corporation Controllable signal baseline and frequency emphasis circuit
KR100977044B1 (ko) 2003-06-02 2010-08-20 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
EP1657921A4 (en) * 2003-09-19 2008-02-13 Matsushita Electric Ind Co Ltd OSD DISPLAY INSERT CIRCUIT

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3413604A1 (de) * 1984-04-11 1985-10-24 Fraunhofer Ges Forschung Universelles verfahren zur benutzung elektronisch gesteuerter technischer systeme mit geringer zahl von eingabetasten
DE3722169C2 (de) * 1987-07-04 1997-06-05 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Durchführung des Verfahrens zur Anpassung eines Mehrbetriebsarten-Monitors an einen Personal Computer
DE3918204A1 (de) * 1989-06-03 1990-12-06 Olympia Aeg Verfahren zum wegblenden einer anzeige auf einer anzeigevorrichtung einer elektronischen datenverarbeitungsanlage
KR930010483B1 (ko) * 1991-08-23 1993-10-25 삼성전자 주식회사 문자 디스플레이 장치의 문자혼합 방지회로
KR950008714B1 (ko) * 1992-05-12 1995-08-04 삼성전자주식회사 다중모드 모니터의 온스크린 디스플레이 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7851874B2 (en) 2006-08-30 2010-12-14 Dongbu Hitek Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP3108284B2 (ja) 2000-11-13
JPH07175428A (ja) 1995-07-14
DE4432164A1 (de) 1995-03-16
KR950010553A (ko) 1995-04-28
TW313741B (ko) 1997-08-21
US5493340A (en) 1996-02-20
DE4432164C2 (de) 2003-06-12
CN1111871A (zh) 1995-11-15

Similar Documents

Publication Publication Date Title
KR960007544B1 (ko) 모니터에서의 온 스크린 디스플레이 장치
KR950008714B1 (ko) 다중모드 모니터의 온스크린 디스플레이 장치 및 방법
US5670972A (en) Self-diagnosis arrangement for a video display and method of implementing the same
US5724104A (en) On-screen display/video signal processor for a monitor
KR19980086326A (ko) 보조 입출력 단자를 갖는 모니터의 오에스디 표시 방법
US4677481A (en) Dual display monitor
GB2321155A (en) Video input level control circuit
US6310597B1 (en) Display apparatus with color video control signal function
US5815215A (en) Apparatus for controlling the luminance of video signals in character areas on an on-screen-display
KR970007479B1 (ko) 온 스크린 디스플레이 신호를 이용한 배경화면 보상회로
KR200146936Y1 (ko) 모니터의 온스크린 디스플레이장치
KR960007150Y1 (ko) 모니터의 온스크린 영상표시 회로
KR0123418B1 (ko) 모니터의 뮤트신호 발생회로
KR100339377B1 (ko) 액정패널(ＬＣＤ Ｐａｎｅｌ)의 안정적 구동을 위한 제어장치 및 제어방법
KR200224854Y1 (ko) 마이콤을 이용한 트리거 레벨 조절회로
KR200164431Y1 (ko) 모니터의 영상신호처리 및 화면 배경색 제어회로
US6891574B1 (en) High speed video mixer circuit
KR100255766B1 (ko) 티브이/피씨 동시화면의 선명도 향상장치
JP3491361B2 (ja) ビデオ信号処理回路
JPH0391374A (ja) ブライトコントロール回路
KR0149581B1 (ko) 영상재생장치에서 화면상 표시 문자 흐림 방지회로
KR0137062Y1 (ko) 모니터에서의 알.지.비신호 자체진단회로
KR960043808A (ko) 영상표시기기의 온 스크린 표시회로
JP3303318B2 (ja) オンスクリーン表示装置
KR19980015998A (ko) 화면상의 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee