CN1492310A - 具有双显示装置计算机系统的显示方法 - Google Patents

具有双显示装置计算机系统的显示方法 Download PDF

Info

Publication number
CN1492310A
CN1492310A CNA031587216A CN03158721A CN1492310A CN 1492310 A CN1492310 A CN 1492310A CN A031587216 A CNA031587216 A CN A031587216A CN 03158721 A CN03158721 A CN 03158721A CN 1492310 A CN1492310 A CN 1492310A
Authority
CN
China
Prior art keywords
display device
power saving
processing unit
cpu
saving program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031587216A
Other languages
English (en)
Other versions
CN1261858C (zh
Inventor
��Է���
宣以方
杨心伟
谷锦明
白逸民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1492310A publication Critical patent/CN1492310A/zh
Application granted granted Critical
Publication of CN1261858C publication Critical patent/CN1261858C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Power Sources (AREA)

Abstract

一种具有双显示装置计算机系统的显示方法，以使图像/绘图数据得以持续显示而不受中央处理单元无响应期间的影响，该计算机系统包括一组或二组先进先出型视讯存储器，以及受中央处理单元直接存取的系统存储器。双显示装置中至少有一显示装置是运作于低解析模式。该方法包括：判定双显示装置何者运作于低解析模式；自中央处理单元接收一省电讯号；自系统存储器提取低解析模式显示装置所需的显示数据，并预存在先进先出型视讯存储器；以及依据该另一显示装置的显示时序而触发该省电程序。

Description

具有双显示装置计算机系统的显示方法
技术领域
本发明涉及一种计算机绘图显示装置(computer graphic display)，特别是涉及一种能在中央处理单元(central processing unit，CPU)无响应期间(non-responding period)持续显示图形(graphics)或视讯(video)数据的方法。其中，该图形或视讯数据是存储在系统存储器(system memory)中，存储器的存取控制只能经由中央处理单元内建的存储器控制器(memory controller)完成的。
背景技术
计算机在人类日常生活中，已经成为一种不可或缺的工具。几乎所有的专业工作都需要仰赖计算机，以使工作能更容易，且更有效率。随着计算机使用日益普遍，更高效能计算机的需求性便随之日益迫切。越来越多的功能与容量被整合在单一计算机芯片中，并且中央处理单元的时钟速度(clockspeed)在短短几年间，从每秒百万次(mega/second，MHz)的计量单位增长到每秒十亿次(giga/second，GHz)的计量单位。不只计算机硬件的组件与线路变得比以前更为复杂，就连计算机软件的程序代码也从以前只需约几百万行指令，增加至几十亿行。更多功能、更快速度以及更低的功率消耗，变成现代计算机设计的一项挑战。
尝试将效能提高与降低功率消耗，成为一场不可避免的冲突。更高的处理速度与更复杂的运算，通常意味着更大的功率消耗。但无论如何，并不是所有的计算机应用都随时需要很高的处理速度及大量的系统资源(systemresource)。动态调整系统工作时钟(operating clock)及系统资源，即可一方面维持系统效能，同时又能节省功率消耗。本发明提供一种具有双显示装置的计算机系统，在CPU省电程序期间，维持图像/图形(image/graphics)持续显示的解决方案。以下首先介绍有关计算机显示的相关概念，并配合图标说明一般计算机显示系统的一范例。接着介绍计算机省电机制及伴随而来的显示中断的困扰。
在计算机高阶绘图(graphics-intensive)应用中，需要将高质量的图像数据正确且精准的呈现在显示装置上，而不容许图像有闪灭不定或延迟的情形发生。比如视讯随选(video-on-demand)的应用，即需要以每秒数兆字节(megabytes，MB)的速度将视讯数据传输至显示装置，并且在传输过程中必须是连续且不能有错误。所谓计算机高阶绘图，包括高阶(high-end)计算机辅助制图(computer-aided drafting，CAD)、多媒体游戏(multimedia game)、活动图像压缩标准(Moving Picture Experts Group，MPEG)影片播放、视讯会议(videoconferencing)或其它实时视讯应用。通常计算机高阶绘图必须将为数庞大的图像数据及时地显现在显示装置上。每一个全屏幕绘图信息(即是一般所谓帧，frame)都必须精确且实时地显示出来，并且避免有闪灭不定的现象发生。因此，绘图处理装置需要快速运算能力，以及时将图像数据译码。例如，640×480(水平×垂直)像素(pixels)、32位(bits)全彩、每秒30frames显示速度、且图像无压缩的绘图应用，其图像处理器便至少需要处理每秒36.864MB的图像数据量，才能维持正常显示。除此之外，当计算机屏幕的分辨率(resolution)从典型的640×480像素增加至800×600、1024×768、1280×1024或更高时，并且每一像素表示色彩的位数从2位增加至24位、32位或更高时，计算机高速绘图处理能力的需求便随之增长。
通常计算机若要提高图像处理的速度，就要仰赖绘图处理单元(graphicsprocessing unit)，或外加的绘图卡(graphics card)(包含视讯卡(video card)、绘图加速卡(graphic accelerator card)、显示装置转接器(display adapter)等大众所熟知的相关名词)，以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16MB或是更大，必须足够将一完整的帧存储在该绘图卡中。此组存储器是放置在绘图卡上，即是一般所熟知的帧缓冲存储器(frame buffer)。
通常绘图卡或绘图处理单元可以被建置在一独立的芯片组中，如图1所示；或者可能被整合于某一芯片组中，如图2所示。请参考图1，图中计算机系统10包括中央处理单元(CPU)11、系统芯片组(system chipset)12、数据路径芯片组(datapath chipset)13、系统存储器14、绘图卡15、帧缓冲存储器16、显示装置(display device)17、19以及内建于系统芯片组12的存储器控制器18。系统芯片组12又称做北桥芯片(north bridge，NB)，数据路径芯片组13又称做南桥芯片(south bridge，SB)。显示装置17及19可能是阴极射线管(cathode ray tube，CRT)、液晶显示器(liquid crystal display，LCD)或其它高阶显示装置。类似于图1所述，图2所示的计算机系统包括CPU 21、北桥芯片22、南桥芯片23、系统存储器24以及显示装置25及28、存储器控制电路26以及绘图处理单元27。其中绘图处理单元27被整合在北桥芯片22中。显示装置25及28同图1所述。
系统通常把预备在显示装置显现的绘图信息先存在系统存储器中，然后再从系统存储器转送至先进先出型(first-in-firth-out type，FIFO)视讯存储器(video memory)。该先进先出型视讯存储器向系统存储器提出存取请求，并接收绘图信息。关于先进先出型视讯存储器，可以将其想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。先进先出型视讯存储器以等速率提供图像数据予帧缓冲存储器，并且经常从系统存储器接收图像数据。不管是独立的绘图处理单元(如图1)，或是内建于芯片组的绘图处理单元(如图2)，都能藉由北桥芯片内的存储器控制器而直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
图1与图2只是诸多系统结构的部分范例而已。图3与图4是另举的2个计算机系统结构的范例。图3所示的计算机系统结构30类似于图1独立绘图处理单元的计算机系统10，包括CPU 31、北桥芯片32、南桥芯片33、系统存储器34、绘图卡35、帧缓冲存储器36以及显示装置37及39。而与图1不同的是存储器控制器38系内建于CPU 31之中，系统存储器34则通过存储器控制器38直接与CPU 31连接。图4所示的计算机系统结构40类似于图2的计算机系统20，包括CPU 41、北桥芯片42、南桥芯片43、系统存储器44、显示装置45及48、存储器控制器46以及整合在北桥芯片42中的绘图处理单元47。而与图2不同的是存储器控制器46是内建于CPU 41之中，系统存储器44则通过存储器控制器46直接与CPU 41连接。特别强调，图3、4所示的计算机系统结构的绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
提高CPU效能常常意味着增加功率消耗及缩短电池寿命。对于移动式计算机(mobile computer)或膝上型计算机(laptop computer)而言，增加功率消耗将成为一严重问题。因此，在当今计算机设计中便加入了许多省电技术(powersaving technique)。以下简述部分省电技术原理。当CPU以闲置超过一预定时间后，便降低CPU时钟速度，并停止CPU电源供应。再者，进一步提供多种电源供应选择，在计算机内建一装置，每秒数次检测系统工作所需的功率消耗等级，并能自我调整CPU时钟速度与降低功率消耗。因此，在相同的效能下，得以减少功率消耗，增加电池工作时间(或减少电池容量)。
通常，前述的省电技术往往需要几微秒(microseconds，μsec)甚至需要几十微秒的处理时间，另外，检测系统工作所需的功率消耗等级亦会降低工作频率。在省电程序(power saving mechanism)期间，CPU处于完全闲置(idle)状态以等待切换工作频率。另外，如图3、4所示的计算机系统结构，或其它任何将系统存储器直接连接于CPU上的计算机系统结构，在CPU等待切换工作频率而处于闲置状态时，绘图处理单元(或绘图卡)将无法对内建于CPU中的存储器控制器提出存取的请求，亦即无法由系统存储器提取图像/绘图数据。
发明内容
因此本发明的目的是提供一种具有双显示装置计算机系统的显示方法，在显示图像或绘图数据时得以保持连续不中断，不受中央处理单元(CPU)执行省电程序(power saving process)所影响。本发明对于将存储器控制器内建于中央处理单元的计算机系统尤其有效。由于将存储器控制器置于中央处理单元中的缘故，使得中央处理单元不管是因省电目的或是其它原因而导致处于无响应状态(non-responding period)时，使得绘图处理单元与系统存储器间的数据传输因此中断。因此本发明提出一种在中央处理单元因执行省电程序而无响应期间，能在双显示装置上持续显示图形或视讯的方法。
本发明提出一种具有双显示装置计算机系统的显示方法，用于使双显示装置在中央处理单元无响应期间仍持续显示图像/图形。其中双显示装置之一是运作于低解析模式，另一显示装置则为高解析模式；或是双显示装置皆为低解析模式。此计算机系统的系统存储器直接受中央处理单元的存取控制。另外，具有先进先出型(FIFO)视讯存储器，其足够存储该低解析模式显示装置在前述的无响应期间所需的数据。该方法包括：判定所述显示装置何者运作在低解析模式；自中央处理单元接收一省电讯号(power saving signal)，藉以获知该中央处理单元欲执行一省电程序的请求；自系统存储器提取该低解析显示装置所需的显示数据，并预存于该先进先出型视讯存储器；以及依据另一显示装置的一显示时序而触发该省电程序。
依照本发明所提出的较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中包括：检测另一显示装置的水平同步讯号(horizontal synchronization signal)或垂直同步讯号(vertical synchronization signal)何者先到达，并且在另一显示装置的水平空白期间(horizontal blank period，HBP)或垂直空白期间(vertical blank period，VBP)执行省电程序。
依照本发明所提出的较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，还包括：得知中央处理单元进行省电程序所需时间，以及另一显示装置的水平空白期间的时间长；比较中央处理单元进行省电程序所需时间，及另一显示装置的水平空白期间的时间；以及若中央处理单元进行省电程序所需时间，大于另一显示装置的水平空白期间的时间，则在另一显示装置的垂直空白期间执行省电程序。
本发明还提出一种具有双显示装置计算机系统的显示方法，在每一显示装置分别赋予一先进先出型视讯存储器。如本发明的另一实施例中，即首先检查前述高解析模式显示器的先进先出型视讯存储器容量，看是否足以存储于省电程序期间所需的显示数据。如果检查结果是足够的，表示执行省电程序并不会影响双显示装置的正常运作。相反，若高解析模式显示器的先进先出型视讯存储器容量不足以供应在省电程序期间的所需，则施行如前述的实施例。本发明还提出一种具有双显示装置计算机系统的显示方法，包括：判定双显示装置何者运作于低解析模式；自中央处理单元接收省电程序讯号；自系统存储器提取低解析模式显示装置所需的显示数据，并预存于低解析模式显示装置的先进先出型视讯存储器；测知另一显示装置的运作解析模式、其先进先出型视讯存储器的容量、以及省电程序时间长；若另一显示装置的先进先出型视讯存储器容量足以预存省电期间所需的绘图数据，则自系统存储器提取另一显示装置所需的显示数据，并预存于其先进先出型视讯存储器；反之，若另一显示装置的先进先出型视讯存储器容量不足以预存省电期间所需的绘图数据，则依据另一显示装置的显示时序(水平空白期间或垂直空白期间)而触发省电程序。
依照本发明所提出的另一较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，包括：检测另一显示装置的水平同步讯号或垂直同步讯号；以及在另一显示装置的水平空白期间或垂直空白期间执行省电程序。
依照本发明所提出的另一较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，还包括：测知另一显示装置，在其运作分辨率下的水平空白期间的时间长；比较中央处理单元进行省电程序所需时间，及另一显示装置的水平空白期间的时间，若中央处理单元进行省电程序所需时间，小于另一显示装置的水平空白期间的时间，则在另一显示装置的水平空白期间执行省电程序；反之，若中央处理单元进行省电程序所需时间，大于另一显示装置的水平空白期间的时间，则在另一显示装置的垂直空白期间执行省电程序。
本发明成功的提供了一种具有双显示装置计算机系统的显示方法，以使绘图数据得以持续显示而不受中央处理单元无响应期间的影响。该计算机系统具有一组或二组先进先出型视讯存储器以供双显示装置使用，以及受中央处理单元直接存取的系统存储器。这二个显示装置中至少有一个显示装置是运作于一低解析模式。
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
附图说明
图1是常见的计算机系统方块图，该绘图卡系独立于北桥芯片。
图2是常见的另一计算机系统方块图，该绘图处理单元内建于北桥芯片中。
图3是另一常见的计算机系统方块图，该绘图卡独立于北桥芯片，并且存储器控制器内建于CPU中。CPU可直接存取系统存储器。
图4是另一常见的计算机系统方块图，该绘图处理单元内建于北桥芯片，并且存储器控制器内建于CPU中。CPU可直接存取系统存储器。
图5是以图示描述本发明运作的一较佳实施例流程图。
图6是以图示描述本发明运作的另一较佳实施例流程图。
附图标记说明
10、20、30、40：计算机系统。
11、21、31、41：中央处理单元(CPU)。
12、22、32、42：北桥芯片。
13、23、33、43：南桥芯片。
14、24、34、44：系统存储器。
15、27、35、47：绘图处理单元。
16、36：帧缓冲存储器。
17、19、25、28、37、39、45、48：显示装置。
18、26、38、46：存储器控制器。
501、601：备妥二个显示装置。
502、602：在二显示装置(分别为DD1与DD2)中选择其一，并设为低解析模式，在此假设DD1为低解析模式。
503、603：等待省电程序，并事先获知省电程序的周期长短(PSPP)。
504、604：自系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在FIFO视讯存储器。
505：获知DD2的水平空白周期(HBP)与垂直空白周期(VBP)。
506、611：比较DD2的HBP与PSPP。
507、609：检测水平同步脉冲讯号与垂直同步脉冲讯号何者先到达。
508、610：若水平同步脉冲先检测出，则在水平空白期间对中央处理单元发出执行节约程序的响应讯号，反之，则在垂直空白期间对中央处理单元发出执行节约程序的响应讯号。
509、612：检测垂直同步脉冲讯号发生与否。
510、613：在垂直空白期间对中央处理单元发出执行省电程序的响应讯号。
605：获知DD2的水平空白周期与显示分辨率。
606：比较DD2的先进先出型视讯存储器的容量是否足够DD2于PSPP期间持续显示。
607：将于PSPP期间显示所需的数据，预先从系统存储器提出并存储于DD2的先进先出型视讯存储器中。
608：通知中央处理单元可开始执行省电程序。
具体实施方式
在实际操作中，若欲在计算机系统中同时使二个以上的显示装置分别显现高分辨率画面，常常受限于系统存储器的频宽。以单一计算机系统同时连接二个显示装置为例，通常若其中一显示装置设定为高解析模式，另一显示装置则只能设定为低解析模式。或是二个显示装置皆设定为低解析模式。在双显示装置方案中，二个显示装置的水平与垂直频率往往不同，因此，二者的同步/空白周期(synchronization/blank period)亦不会同时发生。即使二者频率相同，也不一定会同步。即在两者间可能存在同步相位差。依实施例所示，本发明提供一种方法，使在CPU因执行省电程序而处于无响应期间时，能使先进先出型(first-in-first-out，FIFO)视讯存储器持续提供该低分辨率显示装置所需的图像/绘图数据，并且在另一显示装置(通常系一高分辨率显示装置)的同步/空白周期中使CPU进入无响应状态。当中央处理单元进行省电程序时，我们将对此二显示装置采取不同技术，以使其显示画面不间断。
一般来说，内建于视讯存储器中的先进先出型视讯存储器能够存储约4微秒(microseconds，μsec)的高分辨率图像数据。在相同先进先出型视讯存储器容量下，将可存放更久的低分辨率图像数据(通常长达14μsec)。这14μsec的图像数据，足以避免因中央处理单元执行省电程序而无响应期间(通常少于14μsec)导致的显示中断。当低分辨率显示装置取用预存在先进先出型视讯存储器中的图像/绘图数据时，高分辨率显示装置在同步/空白期间并不需要取用任何数据。
因此，本发明能够实施于具有不同先进先出型视讯存储器容量的双显示装置计算机系统。一般而言，预存在先进先出型视讯存储器的低分辨率图像数据量，已足够提供在省电期间的需求，但不足以同时使用在高解析及低解析显示装置。同时设置二组先进先出型视讯存储器分别存放高解析与低解析显示装置所需的图像/绘图数据，以供省电期间缓冲用，是一比较适当的设计。
图3、4、5将用来说明本发明的第一较佳实施例。图3、4中所示的方块图，是说明两种将显示装置连接于计算机系统的架构。本发明提供一种具有双显示装置计算机系统的显示方法，使具有双显示装置的计算机系统能够持续显示而不中断。该计算机系统具有先进先出型视讯存储器以及中央处理单元直接存取的系统存储器。另外，前述的二个显示装置中，至少有一个在低分辨率模式下运作。举例来说，本发明即可应用在如图3、4所示的计算机系统中，使得系统在中央处理单元无响应期间仍然能使图像显示不中断。本发明提供的计算机显示方法，可以应用于独立于北桥芯片外的绘图处理单元(如图3所示)，也可应用在内建于北桥芯片内的绘图处理单元(如图4所示)。就某种意义而言，系统中央处理单元的角色好像是一座桥梁，连接系统存储器与绘图处理单元。当中央处理单元落入无响应期间时，这座连接系统存储器与绘图处理单元的桥梁宛如中断一般。若未将本发明应用于其中，则在系统存储器与绘图处理单元之间的数据传输便会中断，也就是说，当中央处理单元执行省电程序而无法响应期间，在二个显示装置上的显示画面将会因而产生间断。本发明即针对上述缺点，提供一计算机显示方法，使具有双显示装置的计算机系统能够持续显示而不中断。
图5是依照本发明的第一较佳实施例流程图。在图中，步骤501为备妥二个显示装置，分别为DD1及DD2。步骤502，在二显示装置中选择其一，并设为低解析模式，在此假设DD1为低解析模式，而DD2为高解析模式。步骤503，检测省电讯号(此讯号是中央处理单元将执行省电程序所发出的请求讯号)，并且事先获知省电程序的周期长短(power saving process period，PSPP)。在步骤504及505期间，中央处理单元对绘图单元送出执行省电程序通知并等待响应。在这段期间，计算机系统的中央处理单元继续保持正常模式操作，并等待绘图单元发出省电程序的响应讯号。在中央处理单元被允许执行省电程序前，绘图单元继续由系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在FIFO视讯存储器(步骤504)。在此同时进行步骤505，即针对DD2的解决方案。步骤505，获知DD2的水平空白周期(horizontal blank period，HBP)与垂直空白周期(vertical blank period，VBP)。步骤506，比较DD2的HBP与PSPP，若PSPP较小，则进行步骤507，反之则进行步骤509。在步骤507中，检测水平同步脉冲讯号(horizontal synchronizationpulse)与垂直同步脉冲讯号(vertical synchronization pulse)何者先到达。步骤507结束后进入步骤508，若水平同步脉冲先被检测则在水平空白期间对中央处理单元发出执行节约程序的响应讯号，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间对中央处理单元发出执行节约程序的响应讯号。当中央处理单元接收到从绘图单元发出的执行节约程序响应讯号后，将耗用PSPP的时间以完成省电程序。在执行省电程序期间，DD1的先进先出型视讯存储器已预存足够的图像/绘图数据，以提供DD1显示使用。而在此同时，DD2正处于水平空白期间(或垂直空白期间)而不需要任何图像/绘图数据。因为DD2的水平空白期间大于PSPP，省电程序将在DD2的水平空白期间结束前完成。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤503)。本文中所谓PSPP、水平空白期间、垂直空白期间、水平同步脉冲讯号以及垂直同步脉冲讯号，皆为本领域技术人员所熟知的技术名称。举例来说，水平同步脉冲讯号是一讯号，用以通知显示装置停止绘出某条水平线，并开始绘制下一条水平线。垂直同步脉冲讯号则是告知显示装置将于屏幕的左上角(以阴极射线管显示器为例)开始显示一新的帧(frame)。水平空白期间是指请求显示一新行所需时间。垂直空白期间则为准备显示一新帧所需时间。
回到步骤506，比较DD2的HBP与PSPP，若PSPP较大(含等于)，则进行步骤509。步骤509，当检知垂直同步脉冲讯号发生时，进入步骤510。步骤510，在垂直空白期间对中央处理单元发出执行省电程序的响应讯号。当CPU接收到从绘图单元发出的执行省电程序响应讯号后，将耗用PSPP的时间以完成省电程序。在执行省电程序期间，DD1的FIFO视讯存储器已预存足够的图像/绘图数据，以提供DD1显示使用。而与此同时，DD2正处于垂直空白期间而不需要任何图像/绘图数据。因为DD2的垂直空白期间大于PSPP，省电程序将在DD2的垂直空白期间结束前完成。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤503)。
绘图处理单元(或绘图卡)产生水平同步脉冲讯号与垂直同步脉冲讯号，利用水平空白期间及垂直空白期间，分别藉此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)还另外产生二种讯号，即水平空白讯号(horizontal blank signal)与垂直空白讯号(vertical blank signal)，可以分别代替前述的水平与垂直同步脉冲讯号。
图6是依照本发明的第二较佳实施例的流程图。硬件设置与本发明的第一较佳实施例相似，但其中为显示装置DD1及DD2各装置一专用先进先出型视讯存储器。本发明的第二较佳实施例详细说明如下。在图6中，步骤601为备妥显示装置DD1及DD2。步骤602中，在二显示装置中选择其一并设为低解析模式，在此假设DD1为低解析模式，而DD2为高解析模式。当然，也可能DD1与DD2皆为低解析模式。步骤603，检测省电讯号(此讯号是中央处理单元将执行省电程序所发出的请求讯号)，并且事先获知省电程序的周期长短。在步骤604及605期间，中央处理单元对绘图单元送出执行省电程序通知并等待响应。在这段期间，计算机系统的中央处理单元继续保持正常模式操作，并等待绘图单元发出省电程序的响应讯号。在中央处理单元被允许执行省电程序前，绘图单元继续由系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在DD1专用的先进先出型视讯存储器(步骤604)。在此同时进行步骤605，获知DD2的水平空白周期与显示分辨率。步骤606是比较DD2专用的先进先出型视讯存储器的容量是否足够DD2在PSPP期间持续显示。若DD2的先进先出型视讯存储器容量够大，足以存储在PSPP的期间的显示数据，即可进行步骤607。步骤607就是将在PSPP期间显示所需的数据，预先从系统存储器提出并存储在DD2的先进先出型视讯存储器中。当完成DD1与DD2的先进先出型视讯存储器预存后，绘图单元即对中央处理单元发出执行省电程序的响应讯号，以通知中央处理单元可开始执行省电程序(步骤608)。当CPU接收到从绘图单元发出的执行省电程序响应讯号后，便立即执行省电程序。在省电程序执行期间，DD1与DD2的先进先出型视讯存储器已预存足够的图像/绘图数据。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤603)。如果DD2的先进先出型视讯存储器的容量太小，不足以容纳PSPP期间所需的显示数据，便进行如同第一较佳实施例中步骤506、507、508、509以及510的类似步骤，分别是步骤611、609、610、612以及613。在完成省电程序后，回到步骤603，继续等待下次的省电程序。
虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围视后附的权利要求为准。

Claims (10)

1.一种具有双显示装置计算机系统的显示方法，以使一绘图数据得以持续显示，该计算机系统具有一先进先出型视讯存储器，以及受一中央处理单元直接存取的一系统存储器，所述显示装置中至少有一显示装置是运作于一低解析模式，该方法包括：
判定所述显示装置何者运作于该低解析模式；
自该中央处理单元接收一省电讯号，藉以获知该中央处理单元欲执行一省电程序的请求；
自该系统存储器提取该低解析显示装置所需的显示数据，并预存于该先进先出型视讯存储器；以及
依据该另一显示装置的一显示时序而触发该省电程序。
2.如权利要求1所述的具有双显示装置计算机系统的显示方法，其中依据该另一显示装置的一显示时序而触发该省电程序的步骤还包括：
检测该另一显示装置的一水平同步讯号或一垂直同步讯号何者先到达；以及
在该另一显示装置的一水平空白期间或一垂直空白期间进行该省电程序。
3.如权利要求2所述的具有双显示装置计算机系统的显示方法，还包括：
得知该中央处理单元进行该省电程序所需时间，以及该另一显示装置的该水平空白期间的时间长；
比较该中央处理单元进行该省电程序所需时间，及该另一显示装置的该水平空白期间的时间；以及
若该中央处理单元进行该省电程序所需时间，大于该另一显示装置的该水平空白期间的时间，则在该另一显示装置的该垂直空白期间执行该省电程序。
4.如权利要求2所述的具有双显示装置计算机系统的显示方法，其中该水平同步讯号是在该水平空白期间，使该显示装置与该绘图处理单元得以同步运作。
5.如权利要求4所述的具有双显示装置计算机系统的显示方法，其中该水平空白期间是由该绘图处理单元提供。
6.如权利要求2所述的具有双显示装置计算机系统的显示方法，其中该垂直同步讯号是在该垂直空白期间，使该显示装置与该绘图处理单元得以同步运作。
7.如权利要求6所述的具有双显示装置计算机系统的显示方法，其中该垂直空白期间是由该绘图处理单元提供。
8.一种具有双显示装置计算机系统的显示方法，以使绘图数据得以持续显示，该计算机系统对所述显示装置任一分别备有一先进先出型视讯存储器，以及受一中央处理单元直接存取的一系统存储器，所述显示装置中至少有一显示装置是运作于一低解析模式，该方法包括：
判定所述显示装置何者运作在该低解析模式；
自该中央处理单元接收一省电讯号，藉以获知该中央处理单元欲执行一省电程序的请求；
自该系统存储器提取该低解析显示装置所需的显示数据，并预存于该低解析显示装置的先进先出型视讯存储器；
测知该另一显示装置的一运作分辨率、该另一显示装置的先进先出型视讯存储器的一容量、以及该省电期间时间长；以及
若该另一显示装置的先进先出型视讯存储器容量足以预存该省电期间所需的该绘图数据，则，
自该系统存储器提取该另一显示装置所需的显示数据，并预存于该另一显示装置的先进先出型视讯存储器，否则，
依据该另一显示装置的一显示时序触发该省电程序。
9.如权利要求8所述的具有双显示装置计算机系统的显示方法，其中依据该另一显示装置的一显示时序触发该省电程序的步骤还包括：
检测该另一显示装置的一水平同步讯号或一垂直同步讯号何者先到达；以及
在该另一显示装置的一水平空白期间或一垂直空白期间进行该省电程序。
10.如权利要求9所述的具有双显示装置计算机系统的显示方法，还包括：
测知该另一显示装置，在其该运作分辨率下的该水平空白期间的时间长；
比较该中央处理单元进行该省电程序所需时间，及该另一显示装置的该水平空白期间的时间；以及
若该中央处理单元进行该省电程序所需时间，大于该另一显示装置的该水平空白期间的时间，则在该另一显示装置的该垂直空白期间执行该省电程序。
CN03158721.6A 2002-10-19 2003-09-22 具有双显示装置计算机系统的显示方法 Expired - Lifetime CN1261858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41988002P 2002-10-19 2002-10-19
US60/419,880 2002-10-19

Publications (2)

Publication Number Publication Date
CN1492310A true CN1492310A (zh) 2004-04-28
CN1261858C CN1261858C (zh) 2006-06-28

Family

ID=34272335

Family Applications (3)

Application Number Title Priority Date Filing Date
CN03158723.2A Expired - Lifetime CN1246766C (zh) 2002-10-19 2003-09-22 具有多显示装置计算机系统的显示方法
CN03158722.4A Expired - Lifetime CN1261879C (zh) 2002-10-19 2003-09-22 不使数据显示中断的方法
CN03158721.6A Expired - Lifetime CN1261858C (zh) 2002-10-19 2003-09-22 具有双显示装置计算机系统的显示方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN03158723.2A Expired - Lifetime CN1246766C (zh) 2002-10-19 2003-09-22 具有多显示装置计算机系统的显示方法
CN03158722.4A Expired - Lifetime CN1261879C (zh) 2002-10-19 2003-09-22 不使数据显示中断的方法

Country Status (3)

Country Link
US (3) US8730230B2 (zh)
CN (3) CN1246766C (zh)
TW (3) TWI228701B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397479C (zh) * 2004-12-07 2008-06-25 大同股份有限公司 动态图案显示方法
CN109308140A (zh) * 2017-07-27 2019-02-05 宏碁股份有限公司 电子装置以及显示图像产生方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002304136A (ja) * 2001-01-17 2002-10-18 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置を備えた電子機器
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
AU2003276706A1 (en) * 2002-10-31 2004-05-25 Casio Computer Co., Ltd. Display device and method for driving display device
JP3828498B2 (ja) 2003-03-10 2006-10-04 株式会社東芝 電子機器及び表示装置設定方法
US7098868B2 (en) * 2003-04-08 2006-08-29 Microsoft Corporation Display source divider
US7176848B1 (en) * 2003-04-14 2007-02-13 Ati Technologies, Inc. Method of synchronizing images on multiple display devices with different refresh rates
US20040220877A1 (en) * 2003-05-02 2004-11-04 Albrecht Mark E Media center storage device proxy
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP4304585B2 (ja) * 2003-06-30 2009-07-29 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP4103079B2 (ja) * 2003-07-16 2008-06-18 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4180462B2 (ja) * 2003-07-23 2008-11-12 松下電器産業株式会社 画面表示装置
KR100680058B1 (ko) * 2003-11-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 구동장치
US20050134595A1 (en) * 2003-12-18 2005-06-23 Hung-Ming Lin Computer graphics display system
DE102004008248A1 (de) * 2004-02-19 2005-09-22 Fujitsu Siemens Computers Gmbh Datennetzanschlussgerät für ein Anzeigegerät und Verfahren zur Aufbereitung von aus einem Datennetz geladenen Daten
US7439965B2 (en) * 2004-03-05 2008-10-21 Anderson Daryl E Method for driving display device
US7482995B2 (en) * 2004-06-23 2009-01-27 Panasonic Corporation Control device for a plurality of display devices
GB2415852B (en) * 2004-07-02 2010-07-14 Filmlight Ltd Method and apparatus for image processing
EP1628282A1 (en) * 2004-08-20 2006-02-22 Dialog Semiconductor GmbH Display controller with DRAM graphics memory
WO2006025093A1 (ja) * 2004-08-30 2006-03-09 Mitsubishi Denki Kabushiki Kaisha 画面同期制御装置
JP4046716B2 (ja) * 2004-10-06 2008-02-13 株式会社ソニー・コンピュータエンタテインメント 情報処理装置およびデータ伝送方法
US7920701B1 (en) * 2004-12-15 2011-04-05 Nvidia Corporation System and method for digital content protection
US8473750B2 (en) * 2004-12-15 2013-06-25 Nvidia Corporation Chipset security offload engine
TWI284808B (en) * 2005-01-21 2007-08-01 Via Tech Inc South and north bridge circuit and related computer system for supporting CPU
TWI268713B (en) * 2005-04-21 2006-12-11 Realtek Semiconductor Corp Display device and display method thereof a display device comprising a zoom-scaling module and a digital display module
JP4759322B2 (ja) * 2005-06-08 2011-08-31 キヤノン株式会社 クレードル装置、撮像システムの制御方法、及びコンピュータプログラム
JP4341594B2 (ja) * 2005-06-30 2009-10-07 セイコーエプソン株式会社 情報処理装置及び電力制御方法をコンピュータに実行させるためのプログラム
US7538590B2 (en) * 2005-07-18 2009-05-26 Micron Technology, Inc. Methods and apparatus for dividing a clock signal
JP4921000B2 (ja) * 2006-03-15 2012-04-18 キヤノン株式会社 画像処理装置、画像処理装置の制御方法、及びプログラム
US20070250567A1 (en) * 2006-04-20 2007-10-25 Graham Philip R System and method for controlling a telepresence system
US7532232B2 (en) * 2006-04-20 2009-05-12 Cisco Technology, Inc. System and method for single action initiation of a video conference
US7707247B2 (en) * 2006-04-20 2010-04-27 Cisco Technology, Inc. System and method for displaying users in a visual conference between locations
US8130227B2 (en) * 2006-05-12 2012-03-06 Nvidia Corporation Distributed antialiasing in a multiprocessor graphics system
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US7808447B1 (en) * 2006-10-04 2010-10-05 Nvidia Corporation System and method for driving a plurality of displays
US20080094311A1 (en) * 2006-10-20 2008-04-24 University Of Houston System Interactive hyperwall for visualization, simulation, gaming
US7907138B2 (en) * 2006-12-29 2011-03-15 Intel Corporation System co-processor
TWI420504B (zh) * 2007-03-19 2013-12-21 Cyberlink Corp 多重顯示之方法及相關系統
US7821510B2 (en) * 2007-04-13 2010-10-26 International Business Machines Corporation Dynamic conference table display system
US20090046033A1 (en) * 2007-08-15 2009-02-19 Lifetime Brands, Inc. Digital Collage Display System
CN101393539B (zh) * 2007-09-19 2012-05-30 华硕电脑股份有限公司 计算机、省电方法以及减少网络摄影机输出电流的方法
US8379076B2 (en) 2008-01-07 2013-02-19 Cisco Technology, Inc. System and method for displaying a multipoint videoconference
US8284179B2 (en) * 2008-02-21 2012-10-09 Himax Technologies Limited Timing controller for reducing power consumption and display device having the same
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
TWI385572B (zh) * 2009-05-06 2013-02-11 Asustek Comp Inc 顯示卡、顯示裝置及顯示方法
US9348355B2 (en) * 2009-08-24 2016-05-24 Ati Technologies Ulc Display link clocking method and apparatus
US20110043514A1 (en) * 2009-08-24 2011-02-24 ATI Technologies ULC. Method and apparatus for multiple display synchronization
US9760333B2 (en) 2009-08-24 2017-09-12 Ati Technologies Ulc Pixel clocking method and apparatus
CN101776985B (zh) * 2009-12-29 2011-07-27 广东威创视讯科技股份有限公司 同步显示装置、同步拼接显示系统及其同步显示方法
US8797334B2 (en) * 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8648868B2 (en) * 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US9081573B2 (en) * 2010-02-19 2015-07-14 Intel Corporation Method and apparatus for automatically repainting an external display during transitioning to a low power state
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US20120007875A1 (en) * 2010-07-12 2012-01-12 International Business Machines Corporation Multiple Monitor Video Control
US8446455B2 (en) 2010-12-08 2013-05-21 Cisco Technology, Inc. System and method for exchanging information in a video conference environment
US8553064B2 (en) 2010-12-08 2013-10-08 Cisco Technology, Inc. System and method for controlling video data to be rendered in a video conference environment
EP2786224B1 (en) * 2011-11-30 2020-05-06 Intel Corporation Reducing power for 3d workloads
US9047800B2 (en) * 2012-02-15 2015-06-02 Apple Inc. Methods for external display resolution selection
US9511784B2 (en) * 2012-02-28 2016-12-06 Mitsubishi Electric Corporation In-car information display system and power supply method
TWI498868B (zh) * 2013-01-07 2015-09-01 Mstar Semiconductor Inc 影像處理方法以及影像處理裝置
JP2014191020A (ja) 2013-03-26 2014-10-06 Futaba Corp 表示装置、表示駆動方法、表示駆動装置
JP6104722B2 (ja) * 2013-06-07 2017-03-29 株式会社東芝 情報処理装置および制御方法
CN103440030B (zh) * 2013-08-28 2016-03-30 浙江大学 一种面向oled显示器的三维绘制图像的节能显示方法
US20180228361A1 (en) * 2017-02-15 2018-08-16 Dynacolor, Inc. Arthroscopic system with disposable arthroscope
CN106982383A (zh) 2017-04-26 2017-07-25 威盛电子股份有限公司 分布式视频显示系统、控制装置及控制方法
US20190057636A1 (en) * 2017-08-16 2019-02-21 Asustek Computer Inc. Method of displaying frame rate
US10712805B2 (en) * 2018-03-05 2020-07-14 Dell Products L.P. System and method of thermal management of information handling systems
US20190371271A1 (en) 2018-06-04 2019-12-05 Microsoft Technology Licensing, Llc Multiple display synchronization
US11151965B2 (en) * 2019-08-22 2021-10-19 Qualcomm Incorporated Methods and apparatus for refreshing multiple displays
NL2024020B1 (en) 2019-10-15 2021-06-17 Microsoft Technology Licensing Llc Dynamically switching display in use based on temperature
US11430410B2 (en) * 2020-06-01 2022-08-30 Ati Technologies Ulc Display cycle control system
US11537347B2 (en) * 2020-09-14 2022-12-27 Apple Inc. Follower mode video operation
US11688031B2 (en) 2020-10-01 2023-06-27 Ati Technologies Ulc Resynchronization of a display system and GPU after panel self refresh
US11699408B2 (en) * 2020-12-22 2023-07-11 Ati Technologies Ulc Performing asynchronous memory clock changes on multi-display systems
US20220208145A1 (en) * 2020-12-28 2022-06-30 Ati Technologies Ulc Display wall synchronization using variable refresh rate modules

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296930A (en) * 1975-11-26 1981-10-27 Bally Manufacturing Corporation TV Game apparatus
US4860251A (en) * 1986-11-17 1989-08-22 Sun Microsystems, Inc. Vertical blanking status flag indicator system
KR950010897B1 (ko) * 1993-08-06 1995-09-25 삼성전자주식회사 컴퓨터 시스템에서 컴퓨터 주변장치의 전원관리신호 발생방법 및 제어장치
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
KR970005940B1 (ko) * 1994-09-30 1997-04-22 대우전자 주식회사 모니터의 온스크린 디스플레이 장치
US5878216A (en) * 1995-05-01 1999-03-02 Intergraph Corporation System and method for controlling a slave processor
EP0834106B1 (en) * 1995-06-07 2000-02-23 Seiko Epson Corporation Computer system with video display controller having power saving modes
US6081752A (en) * 1995-06-07 2000-06-27 International Business Machines Corporation Computer system having power supply primary sense to facilitate performance of tasks at power off
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
US6222589B1 (en) * 1996-08-08 2001-04-24 Yves C. Faroudja Displaying video on high-resolution computer-type monitors substantially without motion discontinuities
US6021256A (en) * 1996-09-03 2000-02-01 Eastman Kodak Company Resolution enhancement system for digital images
WO1998032068A1 (en) * 1997-01-17 1998-07-23 Intergraph Corporation Multiple display synchronization apparatus and method
US6714172B2 (en) * 1997-07-14 2004-03-30 Canon Kabushiki Kaisha Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
US5969728A (en) * 1997-07-14 1999-10-19 Cirrus Logic, Inc. System and method of synchronizing multiple buffers for display
US5964881A (en) * 1997-11-11 1999-10-12 Advanced Micro Devices System and method to control microprocessor startup to reduce power supply bulk capacitance needs
DE69825393T2 (de) * 1997-11-19 2005-08-11 Sharp K.K. Schaltung zum simultanen Ansteuern eines Flüssigkristall-Bildschirms und eines Fernsehbildschirms
US6067083A (en) * 1998-03-02 2000-05-23 Ati Technologies, Inc Method and apparatus for processing video data utilizing a palette digital to analog converter
US7184450B1 (en) * 1999-04-28 2007-02-27 National Semiconductor Corporation System and method for decoding audio/video data such as DVD or/and DVB data
JP2000330494A (ja) * 1999-05-17 2000-11-30 Sony Corp 画像表示装置
US6473078B1 (en) * 1999-05-26 2002-10-29 Nokia Display Products Oy Method and device for power consumption management of an integrated display unit
US6593930B1 (en) * 1999-12-16 2003-07-15 Intel Corporation Method and apparatus to execute a memory maintenance operation during a screen blanking interval
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP2002165134A (ja) * 2000-11-29 2002-06-07 Sony Corp 固体撮像装置
US6654021B2 (en) * 2001-05-18 2003-11-25 Sun Microsystems, Inc. Multi-channel, demand-driven display controller
US6938176B1 (en) * 2001-10-05 2005-08-30 Nvidia Corporation Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle
US6784881B2 (en) * 2002-01-04 2004-08-31 Sun Microsystems, Inc. Synchronizing multiple display channels
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US8730230B2 (en) * 2002-10-19 2014-05-20 Via Technologies, Inc. Continuous graphics display method for multiple display devices during the processor non-responding period
US7366927B2 (en) * 2003-06-11 2008-04-29 Via Technologies, Inc. Method and device for handling requests for changing system mode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397479C (zh) * 2004-12-07 2008-06-25 大同股份有限公司 动态图案显示方法
CN109308140A (zh) * 2017-07-27 2019-02-05 宏碁股份有限公司 电子装置以及显示图像产生方法
CN109308140B (zh) * 2017-07-27 2021-12-31 宏碁股份有限公司 电子装置以及显示图像产生方法

Also Published As

Publication number Publication date
CN1492331A (zh) 2004-04-28
US8730230B2 (en) 2014-05-20
TW200406736A (en) 2004-05-01
CN1246766C (zh) 2006-03-22
TWI221226B (en) 2004-09-21
US7245272B2 (en) 2007-07-17
CN1261879C (zh) 2006-06-28
TWI304967B (en) 2009-01-01
CN1261858C (zh) 2006-06-28
US20040075621A1 (en) 2004-04-22
TW200406681A (en) 2004-05-01
US20040075622A1 (en) 2004-04-22
CN1492311A (zh) 2004-04-28
TWI228701B (en) 2005-03-01
US6919899B2 (en) 2005-07-19
US20040075653A1 (en) 2004-04-22
TW200406735A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
CN1261858C (zh) 具有双显示装置计算机系统的显示方法
CN100336075C (zh) 利用具有时间分配器的图形渲染引擎的装置、方法和系统
CN1126039C (zh) 实现复盖路径的系统和方法
US8732496B2 (en) Method and apparatus to support a self-refreshing display device coupled to a graphics controller
CN1278200C (zh) 显示装置
CN1110751C (zh) 静态映射在统一存储器体系结构中的智能型媒体存储器
CN102725743B (zh) 用于控制显示活动的技术
TWI463301B (zh) 利用對顯示影像的選擇性更新來控制平臺電力消耗之技術
EP2347405A2 (en) Seamlessly displaying migration of several video images
US8259119B1 (en) System and method for switching between graphical processing units
TW202202911A (zh) 驅動裝置及其操作方法
US9292339B2 (en) Multi-core processor system, computer product, and control method
WO2024112401A1 (en) Display processing unit (dpu) pixel rate based on display region of interest (roi) geometry
CN1904804A (zh) 省电方法
CN2766282Y (zh) 改变系统模式之请求的处理装置
CN1783203A (zh) 硬件加速显示水平线段的装置及其方法
CN102752570B (zh) Rdp协议基于动态矩形区域分块的回显缩放方法及系统
CN1604141A (zh) 影像重叠显示系统及方法
CN1404015A (zh) 部分图像旋转装置及方法
CN110415645A (zh) Pmoled模组的图片显示方法、装置及驱动芯片
CN1215441C (zh) 支持嵌入式与外加式图形加速装置协作的装置和方法
US20020126122A1 (en) Apparatus and method for minimizing the idle time of a computer graphic system using hardware controlled flipping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060628