TWI304967B - Continuous graphics display for dual display devices during the processor non-responding period - Google Patents

Description

1304967 11050twfl .doc/006 95-12-8 九、發明說明： 發明所龎夕枝術領域 本發明係有關於—種電腦繪圖顯示裝置（computer graphic display)，特別是關於一種能在中央處理單元 (central processing unit, CPU)無回應期間（non-responding period)持續顯示圖形(graphics)或視訊(video)資料之方法。 其中，該圖形或視訊資料係儲存於系統記憶體（system memory)中，記憶體之存取控制只能經由中央處理單元內建 之記憶體控制器(memory controller)完成之。 先前技術 電腦在人類日常生活中，已經成爲一種不可或缺的工 具。幾乎所有的專業工作都需要仰賴電腦，以使工作能更 容易，且更有效率。隨著電腦使用日益普遍，更高效能電 腦的需求性便隨之日益迫切。越來越多的功能與容量被整 合於單一電腦晶片中，並且中央處理單元的時脈速度(clock sPeed)在短短幾年間，從每秒百萬次(mega/sec〇nd，MHz)之 計量單位成長到每秒十億次（giga/second, GHz)之計量單 位。不只電腦硬體的元件與線路變得比以前更爲複雜，就 連電腦軟體的程式碼也從以前只需約幾百萬行指令，成長 至幾十億行。更多功能、更快速度以及更低的功率消耗， 變成現代電腦設計的一項挑戰。 嘗試將效能提升與降低功率消耗’成爲一場不可避免 的衝突。更高的處理速度與更複雜的運算，通常意味著更 大的功率消耗。但無論如何，並不是所有的電腦應用都隨 時需要很高的處理速度及大量的系統資源（system 1304967 11050twfl.doc/006 resource)。動態g周整系統工作時脈(0perating ci〇ck)及系統 資源’即可一方面維持系統效能，同時又能節省功率消耗。 本發明提供一種具有雙顯示裝置的電腦系統，於CPU省電 程序期間’維持影像/圖形(image/graphics)持續顯示之解決 方案。以下首先介紹有關電腦顯示之相關槪念，並配合圖 示說明一般電腦顯示系統之一範例。接著介紹電腦省電機 制及伴隨而來的顯示中斷的困擾。 在電腦尚階繪圖（graphics-intensive)應用中，需要將高 品質的影像資料正確且精準的呈現在顯示裝置上，而不容 許影像有閃滅不定或延遲的情形發生。比如視訊隨選 (video_on-demand)之應用，即需要以每秒數個百萬位元組 (megabytes，MB)的速度將視訊資料傳輸至顯示裝置，並且 於傳輸過程中必須是連續且不能有錯誤。所謂電腦高階繪 圖，包括高階（high_end)電腦輔助製圖（computer-aided drafting, CAD) ' 多媒體遊戲（multimedia game)、動態影像 壓縮標準（Moving Picture Experts Group, MPEG)影片播 放、視訊會議(video conferencing)或其他及時視訊應用。通 常電腦高階繪圖必須將爲數龐大的影像資料及時地顯現於 顯示裝置上。每一個全螢幕繪圖資訊（即是一般所謂訊框, frame)都必須精確且及時地顯示出來，並且避免有閃滅不定 的現象發生。因爲如此，繪圖處理裝置需要快速運算能力， 以及時將影像資料解碼。例如，640x480(水平X垂直）像素 (pixels)、32位元(bits)全彩、每秒30 frames顯示速度、且 影像無壓縮之繪圖應用，其影像處理器便至少需要處理每 秒36.864 MB的影像資料量，才能維持正常顯示。除此之 1304967 11050twfl.doc/006 95-12-8 外，當電腦螢幕的解析度(resolution)從典型的640x480像 素增加至800x600、1024x768、1280x1024或更高時，並且 每一像素表示色彩之位元數從2位元增加至24位元、32 位元或更高時，電腦高速繪圖處理能力之需求便隨之成長。 通常電腦若要提升影像處理的速度，就要仰賴繪圖處 理單元（graphics processing unit)，或外加的繪圖卡(graphics card)(包含視訊卡（video card)、繪圖加速卡（graphic accelerator card)、顯示裝置轉接器(display adapter)等大眾 所熟知的相關名詞），以協助在顯示設備上顯示圖形。一 般而言，一張繪圖卡通常包含一組記憶體及一個專業處理 器(也可將一般處理器修改後充作繪圖用處理器）。前述之記 憶體容量可以是1、2、4、8、16 MB或是更大，必須足夠 將一完整frame儲存在該繪圖卡中。此組記憶體係放置於 繪圖卡上，即是一般所熟知的框緩衝記憶體（frame buffer)。 通常繪圖卡或繪圖處理單元可以被建置在一獨立的 晶片組中，如第1圖所示；或者可能被整合於某一晶片組 中，如第2圖所示。請參考第1圖，圖中電腦系統1〇包 括中央處理單元（CPU) 11 '系統晶片組（system chipset) 12、資料路徑晶片組(datapath chipset) 13、系統記憶體14、 繪圖處理單元15、框緩衝記憶體16、顯示裝置（display device) 17、19以及內建於系統晶片組12之記憶體控制器 18。系統晶片組I2又稱做北橋晶片(north bridge，NB)，資 料路徑晶片組13又稱做南橋晶片（south bridge, SB)。顯示 裝置17及19可能是陰極射線管（cathode ray tube, CRT)、 液晶顯示器(liquid crystal display，LCD)或其他高階顯示裝 1304967 11050twfl .doc/006 95-12-8 置。類似於第1圖所述，第2圖所示之電腦系統包括CPU 21、北橋晶片22、南橋晶片23、系統記憶體24以及顯示 裝置25及28、記憶體控制器26以及繪圖處理單元27。其 中繪圖處理單元27被整合在北橋晶片22中。顯示裝置25 及28同第1圖所述。 系統通常把預備於顯示裝置顯現之繪圖資訊先存在 系統記憶體中，然後再從系統記憶體轉送至先進先出型 (first-in-firth-out type, FIFO)視訊記憶體（video memory)。 該先進先出型視訊記憶體向系統記憶體提出存取請求，並 接收繪圖資訊。關於先進先出型視訊記憶體，可以將其想 像成一個蓄水池，欲取水（資料）時需從池底以等速度汲 取，偶而要加水時則需從池頂加入。先進先出型視訊記憶 體以等速率提供影像資料予框緩衝記憶體，並且經常從系 統記憶體接收影像資料。不管是獨立之繪圖處理單元（如 第1圖）’或是內建於晶片組之繪圖處理單元（如第2圖）， 都能藉由北橋晶片內之記憶體控制器而直接存取系統記憶 體。換句話說，該繪圖處理單元（或繪圖卡）不需經由CPU 即可存取系統記憶體。 第1圖與第2圖只是諸多系統結構之部分範例而已。第 3圖與第4圖係另舉2個電腦系統結構之範例。第3圖所示 之電腦系統結構30係類似於第1圖獨立繪圖處理單元之電 腦系統10，包括CPU 31、北橋晶片32、南橋晶片33、系 統記憶體34、繪圖處理單元％、框緩衝記憶體36以及顯 示裝置37及39。而與第1圖不同的是記憶體控制器38係 內建於CPU 31之中，系統記憶體34則透過記憶體控制器 1304967 11050twfl.doc/006 38直接與CPU 31連接。第4圖所示之電腦系統結構40類 似於第2圖之電腦系統2〇，包括CPU 41、北橋晶片42、 南橋晶片43、系統記憶體44、顯示裝置45及48、記憶體 控制器46以及整合在北橋晶片42中之繪圖處理單元47。 而與第2 ®不同的是記憶體控制器46係內建於CPU 41之 中’系統記憶體44則透過記憶體控制器46直接與CPU 41 連接。特別強調，第3、4圖所示之電腦系統結構之繪圖處 理單元（或繪圖卡）若欲提出對系統記憶體存取之請求時， 不只需要經過北橋晶片協助，並且需透過CPU之控制。 提升CPU效能常常意味著增加功率消耗及縮短電池 尋命。對於移動式電腦（mobile computer)或膝上型電腦 (laptop computer)而言，增加功率消耗將成爲一嚴重問題。 因此’在當今電腦設計中便加入了許多省電技術(power saving technique) 〇以下簡述部分省電技術原理。當CPU以 閒置超過一預定時間後，便降低CPU時脈速度，並停止CPU 電源供應。再者，進一步提供多種電源供應選擇，於電腦 內建一裝置，每秒數次檢測系統工作所需之功率消耗等 級，並能自我調整CPU時脈速度與降低功率消耗。因此， 於相同之效能下，得以減少功率消耗，增加電池作業時間 (或減少電池容量）。 通常’即述之省電技術往往需要幾微秒(microseconds, psec)甚至需要幾十微秒之處理時間，另外，檢測系統工作 所需之功率消耗等級亦會降低工作頻率。在省電程序 (power saving mechanism)期間，CPU 處於完全閒置（idle)狀 態以等待切換工作頻率。另外，如第3、4圖所示之電腦系 1304967 11050twfl.doc/006 95-12-8 統結構，或其他任何將系統記憶體直接連接於CPU上之電 腦系統結構，在CPU等待切換工作頻率而處於閒置狀態 時，繪圖處理單元（或繪圖卡）將無法對內建於CPU中的 記憶體控制器提出存取之請求，亦即無法由系統記憶體提 取影像/繪圖資料。 發明內窓 因此本發明的目的在提供一種具有雙顯示裝置電腦系 統之顯示方法，在顯示影像或繪圖資料時得以保持連續不 中斷，不受中央處理單元(CPU)執行省電程序(power saving process)所影響。本發明對於將記憶體控制器內建於中央處 理單兀之電腦系統尤其有效。由於將記憶體控制器置於中 央處理單兀中的緣故，使得中央處理單元不管是因省電目 的或是其他原因而導致處於無回應狀態（n〇n_resp〇nding period)時，使得繪圖處理單元與系統記憶體間之資料傳輸 因此中斷。因此本發明提出一種在中央處理單元因執行省 電程序而無關軸’能在麵示上持_示 視訊之方法。 、本發明提出一種具有雙顯示裝置電腦系統之顯示方 法’係職使雙顯秘雖巾央處哪元無_期間仍持 續顯不影像_彡。其巾鶴示裝B之-髓雜低解析模 式，另一顯不裝置則爲高解析模式；或是雙顯示裝置皆爲 低解析模t 1¾軸絲之系統隨髓接受巾央處理單 元之存取控制’外，具有先進触型(FIFQ)f_記憶體， ί足ΐ儲存該低解析模式顯示裝置於前述之無回應期間所 需之資料之。該方法包括：判定該些顯示裝置何者運作於 1304967 11050twfl.doc/006 95-12-8 低解析模式；自中央處理單元接收一省電訊號（power saving signal)，藉以獲知該中央處理單元欲執行一省電程 序之請求；自系統記憶體提取該低解析顯示裝置所需之顯 示資料，並預存於該先進先出型視訊記憶體；以及依據另 一顯示裝置之一顯示時序而觸發該省電程序。 依照本發明所提出之較佳實施例所示，其中有關依據 另一顯示裝置之顯示時序而觸發省電程序之步驟中包括： 檢測另一顯示裝置之水平同步訊號（horizontal synchronization signal)或垂直同步訊號（vertical synchronization signal)何者先到達，並且於此另一顯示裝置 之水平空白期間（horizontal, blank period, HBP)或垂直空白 期間（vertical blank period, VBP)進行省電程序。 依照本發明所提出之較佳實施例所示，其中有關依據 另一顯示裝置之顯示時序而觸發省電程序之步驟中，更包 括：得知中央處理單元進行省電程序所需時間，以及另一 顯示裝置之水平空白期間之時間長；比較中央處理單元進 行省電程序所需時間，及另一顯示裝®之水平空白期間之 時間；以及若中央處理單元進行省電程序所需時間，大於 另一顯示裝置之水平空白期間之時間，則於另一顯示裝置 之垂直空白期間執行省電程序。 本發明另外提出一種具有雙顯示裝置電腦系統之顯示 方法，於每一顯示裝置分別賦予一先進先出型視訊記憶 體。如本發明之另一實施例中，即首先檢查前述高解析模 式顯示器之先進先出型視訊記憶體容量，看是否足以儲存 於省電程序期間所需之顯示資料。如果檢查結果是足夠 1304967 11050twfl.doc/006 的，表示執行省電程序並不會影響雙顯示裝置之正常運 作。相反的，若局解析模式顯示器之先進先出型視訊記憶 體容量不足以供應於省電程序期間之所需，則施行如前述 之實施例。本發明另外提出一種具有雙顯示裝置電腦系統 之顯示方法’包括：判定雙顯示裝置何者蓮作於低解析模 式；自中央處理單元接收省電程序訊號；自系統記憶體提 取低解析模式顯不裝置所需之顯示資料，並預存於低解析 模式顯示裝置之先進先出型視訊記億體；測知另一顯示裝 置之運作解析模式、其先進先出型視訊記憶體之容量、以 及省電程序時間長；若另一顯示裝置之先進先出型視訊記 憶體容量足以預存省電期間所需之繪圖資料，則自系統記 憶體提取另一顯示裝置所需之顯示資料，並預存於其先進 先出型視訊記憶體；反之，若另一顯示裝置之先進先出型 視訊記憶體容量不足以預存省電期間所需之繪圖資料，則 依據另一顯示裝置之顯示時序（水平空白期間或垂直空白 期間）而觸發省電程序。 依照本發明所提出之另一較佳實施例所示，其中有關 依據另一顯示裝置之顯示時序而觸發省電程序之步驟中， 包括：檢測另一顯示裝置之水平同步訊號或垂直同步訊 號；以及於另一顯示裝置之水平空白期間或垂直空白期間 進行省電程序。 依照本發明所提出之另一較佳實施例所示，其中有關 依據另一顯示裝置之顯示時序而觸發省電程序之步驟中， 更包括：測知另一顯示裝置，於其運作解析度下之水平空 白期間之時間長；比較中央處理單元進行省電程序所需時 12 1304967 95-12-8 11050twfl.doc/006 間丄及另一顯示裝置之水平空白期間之時間，若中央處理 單元進行省電程序所需時間，小於另一顯示裝置之水平空 白期間之_ ’貞丨m另-I骑難之水平空自腦執行省 電程序；反之，若中央處理單元進行省電程序所需時間， 大於另一顯示裝置之水平空白期間之時間，則於另一顯示 裝置之垂直空白期間執行省電程序。 本發明成功的提供了一種具有雙顯示裝置電腦系統之 顯示方法’以使繪圖資料得以持續顯示而不受中央處理單 元無回應期間之影響。該電腦系統具有一或二組先進先出 型視訊記憶體以供雙顯示裝置使用，以及受中央處理單元 直接存取之系統記憶體。此二顯示裝置中至少有一顯示裝 置係運作於一低解析模式。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 實施方式： 於實作上’若欲於電腦系統中同時使二個以上之顯示 裝置分別顯現高解析度畫面，常常受限於系統記憶體的頻 寬。以單一電腦系統同時連接二個顯示裝置爲例，通常若 其中一顯示裝置設定爲高解析模式，另一顯示裝置則只能 設定爲低解析模式。或是二個顯示裝置皆設定爲低解析模 式。在雙顯示裝置方案中，二者顯示裝置之水平與垂直頻 率往往不同，因此，二者之同步/空白週期 (synchronization/blank period)亦不會同時發生。即使二者頻 率相同，也不一定會同步。即在兩者間可能存在同步相位 1304967 95-12-8 11050twfl.doc/006 差。依實施例所示，本發明提供一種方法，使在CPU因執 行省電程序而處於無回應期間時，能使先進先出型 (first-in-first-out，FIFO)視訊記憶體持續提供該低解析度顯 示裝置所需之影像/繪圖資料，並且在另一顯示裝置（通常 係一高解析度顯示裝置）之同步/空白週期中使CPU進入無 回應狀態。當中央處理單元進行省電程序時，我們將對此 二顯示裝置採取不同技術，以使其顯示畫面得不間斷。 一般來說’內建於視訊記憶體中的先進先出型視訊記 丨思體fb夠儲存約4微秒(microseconds, // sec)之高解析度影 像資料。於相同先進先出型視訊記憶體容量下，將可存放 更久之低解析度影像資料（通常長達sec)。這14//sec 的影像資料’足以避免因中央處理單元執行省電程序而無 回應期間（通常少於14/zsec)導致的顯示中斷。當低解析 度顯示裝置取用預存在先進先出型視訊記憶體中的影像/ 繪圖資料時，高解析度顯示裝置於同步/空白期間並不需要 取用任何資料。 因此’本發明能夠實作於具有不同先進先出型視訊記 憶體容量之雙顯示裝置電腦系統。一般而言，預存於先進 先出型視訊記憶體之低解析度影像資料量，已足夠提供於 ^電期間之需求，但不足以同時使用於高解析及低解析顯 示裝置。同時擺置二組先進先出型視訊記憶體分別存放高 解析與低解析顯不裝置所需之影像/繪圖資料，以供省電期 間緩衝用，係一比較適當的設計。 第3、4、5圖將用來說明本發明之第一較佳實施例。 第3、4圖中所示之方塊圖，係說明兩種將顯示裝置連接於 14 1304967 11050twfl.doc/006 95-12-8 電腦系統之架構。本㈣提供—種具有__示裝置 法二使具有雙顯示裝置的電_系統能夠持續顯 不而不中斷。該電腦系統具有先進先出_ :央=元直接存取之系統記憶體。另外，;^ = 顯不衣置中，至少有一個於低解析度模武下運作。舉例來 說，本發明即可應用在如第3、4圖所示;^統中，使 得系統於中央處理單元無回應期間仍然能使影像顯示不中 斷。本發明提供的電腦顯不方法’可以應用於獨立於北橋 晶片外之繪圖處理單元（如第3圖所不），也可應用在內

建於北橋晶片內之繪圖處理單兀（如桌4圖所示）。就某 種意義而言，系統中央處理單元之角色好像是一座橋樑， 連接系統記憶體與繪圖處理單元。當中央處理單元落入無 回應期間時，這座連接系統記憶體與繪圖處理單元的橋樑 宛如中斷一般。若未將本發明應用於其中，則於系統記憶 體與繪圖處理單元之間的資料傳輸便會中斷，也就是說， 當中央處理單元執行省電程序而無法回應期間，在二個顯 示裝置上的顯示畫面將會因而產生間斷。本發明即針對上 述缺點，提供一電腦顯示方法’使具有雙顯示裝置的電腦 系統能夠持續顯示而不中斷。 第5圖係依照本發明之第一較佳實施例流程圖。在圖 中，步驟501爲備妥二個顯示裝置，分別爲DD1及DD2。 步驟502，在二顯示裝置中選擇其一’並設爲低解析模式’ 在此假設DD1爲低解析模式，而DD2爲高解析模式。步驟 5〇3，檢測省電訊號（此訊號係中央處理單元將執行省電程 序所發出之請求訊號），並且事先獲知省電程序之週期長 15 1304967 11050twfl.doc/006 95-12-8 短（power saving process period, PSPP) ° 在步驟504及505 期間，中央處理單元對繪圖單元送出執行省電程序通知並 等待回應。在這段期間，電腦系統的中央處理單元繼續保 持正常模式作業，並等待繪圖單元發出省電程序之回應訊 號。在中央處理單元被允許執行省電程序前，繪圖單元繼 續由系統記憶體提取DD1在PSPP期間所需之影像/圖形資 料，並預存在FIFO視訊記憶體（步驟504)。在此同時進 行步驟505，即針對DD2之解決方案。步驟505，獲知DD2 之水平空白週期(horizontal blank period, HBP)與垂直空白 週期（vertical blank period，VBP)。步驟 506，比較 DD2 之 HBP與PSPP，若PSPP較小，則進行步驟507，反之則進 行步驟509。在步驟507中，檢測水平同步脈衝訊號 (horizontal synchronization pulse)與垂直同步脈衝訊號 (vertical synchronization pulse)何者先到達。步驟 507 結束 後進入步驟508,若水平同步脈衝先被檢測則於水平空白期 間對中央處理單元發出執行節約程序之回應訊號，反之， 若是垂直同步脈衝先被檢測到，則於垂直空白期間對中央 處理單元發出執行節約程序之回應訊號。當中央處理單元 接收到從繪圖單元發出之執行節約程序回應訊號後，將耗 用PSPP之時間以完成省電程序。在執行省電程序期間， DD1的先進先出型視訊記憶體已預存足夠的影像/繪圖資 料，以提供DD1顯示使用。而在此同時，DD2正處於水平 空白期間（或垂直空白期間）而不需要任何影像/繪圖資 料。因爲DD2的水平空白期間大於PSPP，省電程序將在 DD2的水平空白期間結束前完成。在省電程序結束後，系 16 1304967 11050twfl.doc/006 95-12-8 統回復提取資料給DDl與DD2，並且系統繼續檢測下次的 省電程序（意指回到步驟503 )。本文中所謂PSPP、水平 空白期間、垂直空白期間、水平同步脈衝訊號以及垂直同 步脈衝訊號，皆爲此領域技術所熟知之訊號名稱。舉例來 說，水平同步脈衝訊號係一訊號，用以通知顯示裝置停止 繪出某條水平線，並開始繪製下一條水平線。垂直同步脈 衝訊號則是告知顯示裝置將於螢幕的左上角（以陰極射線 管顯示器爲例）開始顯示一新的訊框(frame)。水平空白期 間係指請求顯示一新行所需時間。垂直空白期間則爲準備 顯示一新訊框所需時間。 回到步驟506，比較DD2之HBP與PSPP，若PSPP較 大（含等於），則進行步驟509。步驟509，當檢知垂直同 步脈衝訊號發生時，進入步驟51〇。步驟51〇，於垂直空白 期間對中央處理單元發出執行省電程序之回應訊號。當 CPU接收到從繪圖單元發出之執行省電程序回應訊號後’ 將耗用PSPP之時間以完成省電程序。在執行省電程序期 間，DD1的FIFO視訊記憶體已預存足夠的影像/繪圖資料， 以提供DD1顯示使用。而在此同時’ DD2正處於垂直空白 期間而不需要任何影像/繪圖資料。因爲DD2的垂直空白期 間大於PSPP，省電程序將在DD2的垂直空白期間結束前完 成。在省電程序結束後，系統回復提取資料給DD1與DD2, 並且系統繼續檢測下次的省電程序（意指回到步驟503 ) ° 繪圖處理單元（或繪圖卡）產生水平同步'脈衝訊號與 垂直同步脈衝訊號’利用水平空白期間及垂直空白期間’ 分別藉此二同步脈衝訊號，使得繪圖處理單元（或繪圖卡） 17 1304967 11050twfl .doc/006 95-12-8 與顯示裝置能精確地同步運作。此外，繪圖處理單元（或 繪圖卡）也另外產生二種訊號，即水平空白訊號(horizontal blank signal)與垂直空白訊號(vertical blank signal)，可以分 別代替前述之水平與垂直同步脈衝訊號。 第6圖係依照本發明之第二較佳實施例流程圖。硬體 設置與本發明之第一較佳實施例相似，但其中爲顯示裝置 DD1及DD2各裝置一專用先進先出型視訊記憶體。本發明 之第二較佳實施例詳細說明如下。在第6圖中，步驟601 爲備妥顯示裝置DD1及DD2。步驟602中，在二顯示裝置 中選擇其一並設爲低解析模式，在此假設DD1爲低解析模 # ， M DD2胃胃角军丰斤丰莫$ 。會g DD1 DD2胃 爲低解析模式。步驟603，檢測(省電訊號（此訊號係中央處 理單元將執行省電程序所發出之請求訊號），並且事先獲 知省電程序之週期長短。在步驟604及605期間，中央處 理單元對繪圖單元送出執行省電程序通知並等待回應。在 這段期間，電腦系統的中央處理單元繼續保持正常模式作 業，並等待繪圖單元發出省電程序之回應訊號。在中央處 理單元被允許執行省電程序前，繪圖單元繼續由系統記憶 體提取DD1在PSPP期間所需之影像/圖形資料，並預存在 DD1專用之先進先出型視訊記憶體（步驟604)。在此同 時進行步驟6〇5,獲知DD2之水平空白週期與顯示解析度。 步驟606係比較DD2專用之先進先出型視訊記憶體的容量 是否足夠DD2於PSPP期間持續顯示。若DD2之先進先出 型視訊記憶體容量夠大，足以儲存於PSPP之期間之顯示資 料，即可進行步驟607。步驟607就是將於PSPP期間顯示 18 1304967 11050twfl.doc/006 95-12-8 所需之資料，預先從系統記憶體提出並儲存於DD2之先進 先出型視訊記憶體中。當完成DD1與DD2之先進先出型視 訊記憶體預存後，繪圖單元即對中央處理單元發出執行省 電程序之回應訊號，以通知中央處理單元可開始執行省電 程序（步驟608)。當CPU接收到從繪圖單元發出之執行 省電程序回應訊號後，便立即進行省電程序。在省電程序 執行期間，DD1與DD2之先進先出型視訊記憶體已預存足 夠之影像/繪圖資料。在省電程序結束後，系統回復提取資 料給DD1與DD2，並且系統繼續檢測下次的省電程序（意 指回到步驟603)。如果DD2之先進先出型視訊記憶體之 容量太小，不足以容納PSPP期間所需之顯示資料，便進行 如同第一較佳實施例中步驟506、5〇7、508、509以及510 之類似步驟，分別是步驟611、609、610、612以及613。 在完成省電程序後，回到步驟603，繼續等待下次的省電程 序。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 圖式簡單說明 第1圖係常見之電腦系統方塊圖，該繪圖卡係獨立於 北橋晶片。 第2圖係常見之另一電腦系統方塊圖，該繪圖處理單 元係內建於北橋晶片中。 第3圖係另一常見之電腦系統方塊圖，該繪圖卡係獨 19 1304967 11050twfl.doc/006 95.12-8 立於北橋晶片，並且記憶體控制器內建於CPU中。CPU可 直接存取系統記憶體。 第4圖係另一常見之電腦系統方塊圖，該繪圖處理單 元係內建於北橋晶片，並且記憶體控制器內建於CPU中。 CPU可直接存取系統記憶體。 第5圖係以圖示描述本發明運作之一較佳實施例流程 圖。 第6圖係以圖示描述本發明運作之另一較佳實施例流 程圖。 圖式標記說明：_ 10 ' 20 ' 30、40 :電腦系統。 11、21、31、41 :中央處理單元（c p U )。 12 ' 22 ' 32、42 :北橋晶片。 13 ' 23 ' 33、43 :南橋晶片。 14 ' 24 ' 34 ' 44 :系統記憶體。 15 ' 27、35、47 :繪圖處理單元。 16、 36 :框緩衝記憶體。 17、 19、25、28、37、39、45、48 :顯示裝置。 18、 26、38、46 :記憶體控制器。 501、 601 :備妥二個顯示裝置。 502、 602 :在二顯示裝置（分別爲DD1與DD2)中選 擇其一 ’並設爲低解析模式，在此假設DD1爲低解析模式。 503、 603 :等待省電程序，並事先獲知省電程序之週 期長短(PSPP)。 、6〇4 :自系統記憶體提取DD1在PSPP期間所需 20 1304967 95-12-8 11050twfl.doc/006 之影像/圖形資料，並預存在FIFO視訊記憶體。 505 :獲知DD2之水平空白週期(HBP)與垂直空白週期 (VBP)。 506、 611 :比較 DD2 之 HBP 與 PSPP。 507、 609 :檢測水平同步脈衝訊號與垂直同步脈衝訊 號何者先到達。 508、 610 :若水平同步脈衝先檢測出，則於水平空白 期間對中央處理單元發出執行節約程序之回應訊號，反 之，則於垂直空白期間對中央處理單元發出執行節約程序 之回應訊號。 509、 612 :檢測垂直同步脈衝訊號發生與否。 510、 613 :於垂直空白期間對中央處理單元發出執行 省電程序之回應訊號。 605 :獲知DD2之水平空白週期與顯示解析度。 606:比較DD2之先進先出型視訊記憶體的容量是否 足夠DD2於PSPP期間持續顯示。 607 :將於PSPP期間顯示所需之資料，預先從系統記 憶體提出並儲存於DD2之先進先出型視訊記憶體中。 608 :通知中央處理單元可開始執行省電程序。 21

Claims (1)

130496?! lJQ5fltVfl.doc/006 十、申請專利範圍： j·—種具有雙顯示裝置電腦系統之顯示方法，以使一 $會，=料得以持續顯示’該電腦系統具有一先進先出型視 訊記，體’ 及受一中央處理單元直接存取之一系統記憶 體’該些顯示裝置中至少有一顯示裝置係運作於一低解析 模式，該方法包括： 判定該些顯示裝置何者運作於該低解析模式；

自該中央處理單兀接收一省電訊號（p〇wer saving signal) ’藉以獲知該中央處理單元欲執行一省電程序(p〇wer saving process)之請求； §言亥系統Ϊ5憶體提取該低解析顯示裝置所需之顯示資 料，並預存於該先進先出型視訊記憶體；以及 檢測該另一顯τρ：裝置之一水平同步訊號（horizontal synchronization signal)或一垂直同步訊號（verticai synchronization signal)何者先到達；以及 於該另一顯不裝置之一水平空白期間(horizontal blank period，HBP)或一垂直空白期間(vertical blank period, VBP) 進行該省電程序。 2.如申請專利範圍第丨項所述之具有雙顯示裝置電腦 系統之顯不方法，更包括：

得知該中央處理單元進行該省電程序所需時間，以及 該另一顯示裝置之該水平空白期間之時間長； 比較該中央處理單元進行該省電程序所需時間，及該 另一顯示裝置之該水平空白期間之時間；以及 若該中央處理單元進行該省電程序所需時間，大於該 另一顯示裝置之該水平空白期間之時間，則於該另一顯示 裝置之該垂直空白期間執行該省電程序。 3·如申請專利範圍第1項所述之具有雙顯示裝置電腦 系統之顯示方法，其中該水平同步訊號係於該水平空白期 間，使該顯示裝置與該繪圖處理單元得以同步運作。 22 1304967 11050twfl.doc/006 95-12-8 4. 如申請專利範圍第3項所述之具有雙顯示裝tt電腦 系統之顯示方法，其中該水平空白期間係由該繪圖處理單 元提供。 _ 5. 如申請專利範圍第1項所述之具有雙顯示裝置電腦 系統之顯示方法，其中該垂直同步訊號係於該垂直空白期 間，使該顯示裝置與該繪圖處理單元得以同步運^乍° 6·如申請專利範圍第5項所述之具有雙顯示裝置電腦 系統之顯示方法，其中該垂直空白期間係由該繪圖處理單 元提供。 7. —種具有雙顯示裝置電腦系統之顯示^法’以使繪 圖資料得以持續顯示，該電腦系統對該些顯示裝置任一分 別備有一先進先出型視訊記憶體，以及受一中央處理單元 直接存取之一系統記憶體，該些顯示裝置中至少有一顯示 裝置係運作於一低解析模式，該方法包括： 判定該些顯示裝置何者運作於該低解析模式； 自該中央處理單元接收一省電訊號（power saving signal)，藉以獲知該中央處理單元欲執行一省電程序(power saving process)之請求; 自該系統記憶體提取該低解析顯示裝置所需之顯示資 料，並預存於該低解析顯示裝置之先進先出型視訊記億體； 測知該另一顯示裝置之一運作解析度、該另一顯示裝 置之先進先出型視訊記憶體之一容量、以及該省電期間時 間長；以及 ’ 、 若該另一顯示裝置之先進先出型視訊記憶體容量足以 預存該省電期間所需之該繪圖資料，則， 自該系統記憶體提取該另一顯示裝置所需之顯示 負料，並預存於S亥另一顯不裝置之先進先出刑視§只？己憶 體，否則， 土 p B心 依據該另一'顯7K裝置之一'顯耶時序觸發該省電程 序。 Η 8·如申sra專利範圍第7項所述之具有雙顯示裝置電腦 23 95-12-8 1304967 11050twfl.doc/006 系統之顯示方法，其中依據該另一顯示裝置之一顯示時序 觸發該省電程序之步驟更包括： 檢測該另〜顯示裝置之一水平同步訊號（horizontal synchronization signal)或一垂直同步訊號（vertieal synchronization signai)何者 先到達，以及 於該另一顯示裝置之一水平空白期間（horizontal blank period, HBP)或一垂直空白期間（vertical blank period，VBP) 進行該省電程序。 9.如申請專利範圍第8項所述之具有雙顯示裝置電腦 系統之顯示方法，更包括： 測知該另一顯示裝置，於其該運作解析度下之該水平 空白期間之時間長； 比^該中央處理單元進行該省電程序所需時間，及該 另一顯示裝置之該水平空白期間之時間；以及 若^中央處理單元進行該省電程序所需時間，大於該 另一顯示裝置之該水平空白期間之時間，則於該另一顯示 裝置之該垂直空白期間執行該省電程序。 1〇·如申_請專利範圍第8項所述之具有雙顯示裝置電 腦系統之顯示^法’其中該水平同步訊號係於該水平空白 期間’使該顯示裝置與該繪圖處理單元得以同步運作。 11. =申I靑專利範圍第10項所述之具有雙顯示裝置電 月統之顯示方法，其中該水平空白期間係由該繪圖處理 單兀提供。 12. 請專利範圍第8項所述之具有雙顯示裝置電 腦系統之顯示^法’其中該垂直同步訊號係於該垂直空白 期間’使該顯示裝置與該繪圖處理單元得以同步運作。 (< 13.如申^請專利範圍第I2項所述之具有雙顯示裝置電 腦^統之顯示方法，其中該垂直空白期間係由該繪圖處理 單元提供。 24 1304967 11050twfl .doc/006 95-12-8 七、指定代表圓： (一) 本案指定代表圖為：第（6 )圖。 (二) 本代表圈之元件符號簡單說明： 601 :備妥二個顯示裝置。 602 :在二顯示裝置（分別爲DD1與DD2)中選擇其 一 ’並設爲低解析模式，在此假設DD1爲低解析模式。 603 :等待省電程序，並事先獲知省電程序之週期長短 (PSPP) ° 6〇4:自系統記憶體提取DD1在PSPP期間所需之影像 /圖形資料，並預存在FIFO視訊記憶體。 605 :獲知DD2之水平空白週期與顯示解析度。 606 :比較DD2之先進先出型視訊記憶體的容量是否 足夠DD2於PSPP期間持續顯示。 607 :將於PSPP期間顯示所需之資料，預先從系統記 憶體提出並儲存於DD2之先進先出型視訊記憶體中。 608 :通知中央處理單元可開始執行省電程序。 609 :檢測水平同步脈衝訊號與垂直同步脈衝訊號何者 先到達。 610 :若水平同步脈衝先檢測出，則於水平空白期間對 中央處理單元發出執行節約程序之回應訊號，反之，則於 垂直空白期間對中央處理單元發出執行節約程序之回應訊 號。 611 :比較 DD2 之 HBP 與 PSPP。 612 :檢測垂直同步脈衝訊號發生與否。 613 :於垂直空白期間對中央處理單元發出執行省電程 序之回應訊號。 八、本案若有化學式時，請揭示最能顯示發明特徵的化 學式：