CN1477702A - 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程 - Google Patents

用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程 Download PDF

Info

Publication number
CN1477702A
CN1477702A CNA031474071A CN03147407A CN1477702A CN 1477702 A CN1477702 A CN 1477702A CN A031474071 A CNA031474071 A CN A031474071A CN 03147407 A CN03147407 A CN 03147407A CN 1477702 A CN1477702 A CN 1477702A
Authority
CN
China
Prior art keywords
semiconductor
multilayer substrate
substrate
metallic diaphragm
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031474071A
Other languages
English (en)
Inventor
栗原健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1477702A publication Critical patent/CN1477702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

在制造多个电子封装所使用的半导体安装衬底(10；20)中，金属膜层(12A；22A)和电绝缘层(14A；24A)构成第一多层衬底部分(10F；20F)，并且多个封装区域限定在第一衬底部分的表面上。由中间插入的电绝缘层(14B；24B)分开的至少两个金属膜层(12B和12C；22B和22C)构成第二多层衬底部分(10S；20S)。用压力机将第一衬底部分层压在第二衬底部分上，使得第一衬底部分的电绝缘层处在第二衬底部分的金属膜层之一上。在将第一衬底部分层压在第二衬底部分上之前，在第一衬底部分的每个封装区域形成芯片安装开口。

Description

用于制造电子封装的半导体安装衬底 和生产这种半导体安装衬底的生产过程
技术领域
本发明涉及用于制造多个电子封装的半导体安装衬底，还涉及生产这种半导体安装衬底的生产过程。
背景技术
一般，与制造的各电子封装相比，半导体安装衬底的尺寸相当的大，以便同时制作多个电子封装，如球栅阵列BGA(Ball Grid Array)封装等。
通常，半导体安装衬底由交替层叠的三个金属膜层和两个电绝缘层构成的多层衬底而生产。即，两层金属膜形成多层衬底的两个最外金属膜层，其余的金属膜层形成多层衬底的中间金属膜层，两个电绝缘层在这两个最外金属膜层和中间金属层之间。
最外金属膜层定义为多层衬底的的最上和最下金属膜层，并且先在最上的金属膜层的表面上限定多个矩形的封装区域。通过光刻处理和腐蚀处理构图最上和最下金属膜层。也就是说，在最上金属膜层上的每个封装区域上形成布线图案，并且在最下金属膜层相应地形成多个电极焊盘。另外，在多层衬底上的每个封装区域中适当形成通孔和通路结构，从而在每个布线图案和相应的电极焊盘之间建立电连接。
然后，用槽刨机(router machine)，在多层衬底上的每个封装区域一个接一个地形成矩形开口，使得中间的金属膜层露出，从而从多层衬底产生出半导体安装衬底。这样的半导体安装衬底，作为制造诸如BGA封装等的电子封装的组件在市场上广泛销售。
例如，为了制造BGA封装，在通过相应的矩形开口露出的中间金属膜层的每个区域安装半导体芯片，然后用焊线机在半导体芯片和相应的布线图之间用焊线建立电连接。随后，通过模制树脂将每个半导体芯片与焊线密封到一起，并且将金属球附着于在最下金属膜层中形成的电极焊盘上。因此，在半导体安装衬底上的每个封装区域产生BGA封装，且这个半导体安装衬底被切割分成多个BGA封装。
如在日本未决的专利公报(KOKAI)平-11-307681中公开的，在每个BGA封装中，中间金属层是起安装的半导体芯片的散热层的作用的。
因为必须使用槽刨机在多层衬底中一个接一个地形成矩形开口，所以上述半导体安装衬底的生产过程的效率是很低的，导致半导体安装衬底的生产成本提高。另外，在中间金属膜层的厚度变薄时，因为必须严格准确控制槽刨机，以使得薄金属层不能够被槽刨机的刀具穿透，所以在多层衬底中形成矩形开口较困难。因此，中间金属膜层的厚度越薄，半导体安装衬底的生产成本越高。
发明内容
因此，本发明的主要目的是提供一种能够以低成本高效进行半导体安装衬底的生产的半导体安装衬底的生产过程。
本发明的另一个目的是提供上述生产过程生产的半导体安装衬底。
根据本发明的第一方面，提供一种用于制造多个电子封装的半导体安装衬底。该半导体安装衬底包括金属膜层和电绝缘层构成的第一多层衬底部分，并且多个封装区域限定在第一多层衬底部分的表面上。该半导体安装衬底还包括由中间插入的电绝缘层隔开的至少两个金属膜层构成的第二多层衬底部分。用压力机将第一多层衬底部分层压至第二多层衬底部分之上，以使第一多层衬底部分的电绝缘层处在第二多层衬底部分的金属膜层之一上。在第一多层衬底部分层压在第二多层衬底部分上之前，在第一多层衬底部分的每个封装区域中形成芯片安装开口。
第一多层衬底部分的金属膜层可以定义为半导体安装衬底的最上金属膜层，并且第二多层衬底部分的另一金属膜层可以定义为半导体安装衬底的最下金属膜层。
可以构图半导体安装衬底的最上和最下金属膜层，使得在最上金属层中的每个封装区域上形成布线图案，并使得在最下金属膜层中相应形成多个电极焊盘。
另外，可以用保护材料涂覆半导体安装衬底的相应的最外表面，使得在其上形成保护层。而且，可以将半导体安装衬底的相应保护层构图，使得留下保护层的部分区域，作为在半导体安装衬底的各自表面上的保护或阻挡焊接(solder-resist)涂覆区域。
优选地，在相应芯片安装开口的附近的第一多层衬底部分的每个封装区域上形成至少一个应力消除开口。任选地，在相应芯片安装开口附近的第一多层衬底部分的金属膜层的每个封装区域的每个封装区域上形成至少一个应力消除开口。
根据本发明的第二方面，提供用于生产制造多个电子封装的半导体安装衬底的生产过程，所述过程包括：制备第一多层衬底部分，它包括金属膜层和电绝缘层，在第一多层衬底部分表面上限定多个封装区域；在第一多层衬底部分中的每个封装区域上形成芯片安装开口；制备第二多层衬底部分，它包括由其间插入的电绝缘层隔开的至少两个金属膜层；和用压力机将第一多层衬底部分层压在第二多层衬底部分上，使得第一多层衬底部分的电绝缘层在第二多层衬底部分的金属膜层上，产生出半导体安装衬底。
在本发明第二方面，可以用冲压机在第一多层衬底部分中形成芯片安装开口。优选地，使用冲压机在第一多层衬底部分的重叠层中一起形成芯片安装开口。
在本发明第二方面，该生产过程进一步包括，在相应的芯片安装开口附近第一多层衬底部分每个封装区域上形成至少一个应力消除开口。可以用冲压机在第一多层衬底部分中形成应力消除开口。优选地，在第一多层衬底部分的重叠层中用冲压机一起形成应力消除开口。
根据本发明第三方面，提供一种用于生产制造多个电子封装的半导体安装衬底的过程，该过程包括：制备金属膜，在金属膜的表面上限定多个封装区域；在金属膜的每个封装区域上形成至少一个应力消除开口；将金属膜层压在电绝缘薄板上，从而产生由分别从金属膜和电绝缘薄板获得的金属膜层和绝缘层构成的第一多层衬底部分；在相应应力消除开口附近第一多层衬底部分中的每个封装区域形成芯片安装开口；制备第二多层衬底部分，它包括由中间插入的电绝缘层隔开的至少两个金属膜层；和用压力机将第一多层衬底部分层压到第二多层衬底部分上，使得第一多层衬底部分的电绝缘层在第二多层衬底部分的金属膜层之一上，产生半导体安装衬底。
在本发明的第三方面，可以用冲压机在金属膜中形成应力消除开口。优选地，用冲压机在金属膜层的重迭层中一起形成所述应力消除开口。
另外，在本发明第三方面中，可以使用冲压机在第一多层衬底部分中形成芯片安装开口。优选地，用冲压机在第一多层衬底部分的重迭层中一起形成芯片安装开口。
在本发明的第二和第三方面，第一多层衬底部分的金属膜层可以定义为半导体安装衬底的最上金属膜层，第二多层衬底部分的另一金属膜层可以定义为半导体安装衬底的最下金属膜层。
此时，生产过程可以包括构图半导体安装衬底的最上和最下金属膜层，使得在最上金属层中的每个封装区域上形成布线图案，并且在最下金属膜层相应形成多个电极焊盘。另外，生产过程还可以包括用保护材料涂覆半导体安装衬底的各最外表面，在其上形成保护层。另外，所述生产过程还可以包括构图半导体安装衬底的各保护层图案，使得在半导体安装衬底的各表面上，保护层的部分区域留下作为保护或阻挡焊接的涂覆区域。
在本发明的第一、第二和第三方面，每个芯片安装开口可以形成为矩形开口。任选地，每个开口可以形成为大体的星形开口。此时，限定星形开口的每个内侧壁面呈凸形弯曲。
另外，在本发明第一、第二和第三方面，每个应力消除开口可以形成为槽形开口。任选地，每个应力消除开口可以形成为大体的新月形开口。此时限定所述大体新月形开口的至少一个侧壁面呈凹性弯曲。
附图说明
参照附图的以下说明将更加清楚地说明本发明的上述目的和其他目的。
图1是根据本发明的半导体安装衬底的第一实施例的透视图；
图2A是形成图1的半导体安装衬底的一部分的第一多层衬底部分的部分剖视图，示出根据本发明的图1的半导体安装衬底的生产过程的第一实施例的第一代表步骤；
图2B是与图2A相似的剖视图，示出根据本发明生产过程第一实施例的第二代表步骤；
图2C是形成图1的半导体安装衬底另外一部分的第二多层衬底部分的部分剖视图，示出根据本发明生产过程第一实施例的第三代表步骤；
图2D是相对应沿图1的II-II线取剖面的由第一和第二多层衬底部分构成的半导体安装衬底的部分剖视图，示出根据本发明生产过程第一实施例的第四代表步骤；
图2E是最外和最下金属膜层构成图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第一实施例的第五代表步骤；
图2F是由阻挡焊接材料涂覆从而形成阻挡焊接层的上下表面的半导体安装衬底的部分剖视图，示出根据本发明生产过程第一实施例的第六代表步骤；
图2G是构成阻挡焊接层图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第一实施例的第七代表步骤；
图3A是多层衬底的部分剖视图，示出生产半导体安装衬底的现有技术生产过程的第一代表步骤；
图3B是上下表面由阻挡焊接材料涂覆从而在其上形成阻挡焊接层的多层衬底的部分剖视图，示出现有技术生产过程的第二代表步骤；
图3C是将最上和最下金属膜层构成图案的多层衬底的部分剖视图，示出现有技术生产过程的第三代表步骤；
图3D是具有阻挡焊接层图案的多层衬底的部分剖视图，示出现有技术生产过程的第四代表步骤；
图3E是由多层衬底生产的半导体安装衬底的部分剖视图，示出现有技术生产过程的第五代表步骤；
图4是根据本发明的半导体安装衬底的第二实施例的透视图；
图5是图4所示的半导体安装衬底的第二实施例平面图；
图6A是形成图4和图5的半导体安装衬底的一部分的第一多层衬底部分的部分剖视图，示出根据本发明生产图4和图5的半导体安装衬底的生产过程的第一实施例的第一代表步骤；
图6B是与图6A相似的部分剖视图，示出根据本发明生产过程第二实施例的第二代表步骤；
图6C是与图6B相似的部分剖视图，示出根据本发明生产过程第二实施例的第三代表步骤；
图6D是形成图4和5半导体安装衬底一另外部分的第二多层衬底的部分剖视图，示出根据本发明生产过程第二实施例的第四代表步骤；
图6E是沿图5的VI-VI线取剖面，由第一和第二多层衬底部分构成的半导体安装衬底的部分剖视图，示出根据本发明生产过程第二实施例的第五代表步骤；
图6F是将最外和最下金属膜层构成图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第二实施例的第六代表步骤；
图6G是上下表面由阻挡焊接材料涂覆从而在其上形成阻挡焊接层的半导体安装衬底的部分剖视图，示出根据本发明生产过程第二实施例的第七代表步骤；
图6H是构成阻挡焊接层图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第二实施例的第八代表步骤；
图7是根据本发明的半导体安装衬底第三实施例的透视图；
图8是图7中半导体安装衬底第三实施例的平面图；
图9A是形成图7和图8的半导体安装衬底的一部分的金属膜薄层的部分剖视图，示出根据本发明生产图7和图8的半导体安装衬底的生产过程的第三实施例第一代表步骤；
图9B是与图9A相似的部分剖视图，示出根据本发明生产过程第三实施例的第二代表步骤；
图9C是形成图7和8的半导体安装衬底另一个部分的第一多层衬底部分的部分剖视图，示出根据本发明生产过程第三实施例的第三代表步骤；
图9D是与图9C相似的部分剖视图，示出根据本发明生产过程第三实施例的第四代表步骤；
图9E是形成图7和8半导体安装衬底的又一部分的第二多层衬底部分的部分剖视图，示出根据本发明生产过程第三实施例的第五代表步骤；
图9F是相对于沿图8的IX-IX线取的剖面，由第一和第二多层衬底部分构成的半导体安装衬底的部分剖视图，示出根据本发明生产过程第三实施例的第六代表步骤；
图9G是最外和最下金属膜层构成图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第三实施例的第七代表步骤；
图9H是由阻挡焊接材料涂覆从而在其上形成阻挡焊接材料层的半导体安装衬底的部分剖视图，示出根据本发明生产过程第三实施例的第八代表步骤；
图9I是构成阻挡焊接层图案的半导体安装衬底的部分剖视图，示出根据本发明生产过程第三实施例的第九代表步骤；
图10是根据本发明的半导体安装衬底的第一改型的部分平面图；
图11是根据本发明的半导体安装衬底的第二改型的部分平面图；
图12是根据本发明的半导体安装衬底的第三改型的部分平面图；和
图13是根据本发明的半导体安装衬底的第四改型的部分平面图。
具体实施方式第一实施例
参见图1，在透视图中示出根据本发明的半导体安装衬底的第一实施例，它应用于制造诸如BGA(球栅阵列)封装的多个电子封装。
如图1所示，通常表示为10的半导体安装衬底形成为多层衬底。在第一实施例中，半导体安装衬底或多层衬底10包括交替层叠的三个金属膜层12A、12B和12C，和两个电绝缘层14A和14B。即，金属膜层12A和12C形成多层衬底10的最外层，金属膜层12B形成中间层，各电绝缘层14A和14B分别在最外金属膜层12A和中间金属膜层12B以及中间金属膜层12B和最外金属膜层12C之间插入。
应注意，为了说明方便起见，在下面将相应的最外金属膜层12A和12C称为最上金属膜层和最下金属膜层。
多个矩形封装区域被限定在最上金属膜层12A的表面上，在最上金属膜层12A和电绝缘层14A中的每个封装区域上形成矩形槽或开口16，使得金属膜层12B在每个矩形开口16向外露出。用中间金属膜层12B相应露出的矩形区域安装半导体芯片或裸芯片(未示出)。也就是说，每个矩形开口16起芯片安装开口的作用。
图2A-2D示出生产图1的半导体安装衬底或多层衬底的生产过程的相应各步骤。
首先，如图2A所示，制备第一多层衬底部分10F，它由最上金属膜层12A和电绝缘层14A构成。在第一实施例中，最上金属膜层12A是由铜膜制造的，电绝缘层14A是由预浸渍薄板制造的，所述预浸渍薄板是由注入环氧树脂等适当的树脂材料的玻璃纤维织物构成的。也就是说，铜膜12A在其中含有半固化状态环氧树脂的预浸渍薄板14A之上，然后用适当的压力机(未示出)将铜膜12A和预浸渍薄板14A彼此压紧，生产出第一多层衬底部分10F。
如图2B所示，用适当的冲压机(未示出)在第一多层衬底部分10F各自的封装区域上形成所有的芯片安装开口16。应注意，在图2B中仅代表性地示出一个芯片安装开口16。能够用冲压机在第一多层衬底部分10F的叠层中一起高效地形成芯片开口16。也就是说，能够以低成本实现芯片安装开口16的形成处理。
如图2C所示，制备第二多层衬底部分10S，它由中间和最下金属膜层12B和12C和电绝缘层14B构成。每个金属膜层12B和12C可以由铜膜制造，电绝缘层14B可以由预浸渍薄板制造，所述预浸渍薄板是由用环氧树脂浸渍的玻璃纤维织物构成的。也就是说，其中含有半固化状态环氧树脂的预浸渍薄板14B在铜膜12B和12C中间夹层，然后用适当的压力机(未示出)将这些元件12B、12C和14B彼此压紧，生产出第二多层衬底部分10S。
然后，将第一多层衬底部分10F层叠在第二多层衬底部分10S上，使得第一多层衬底部分10F的电绝缘层14A在第二多层衬底部分10S的中间金属膜层12B上。然后，用适当的压力机(未示出)将层叠的第一和第二多层衬底部分10F和10S彼此压紧，生产出图2D所示的半导体安装衬底10。虽然由于预浸渍薄板14A中包含的环氧树脂处于半固化状态，第一和第二多层衬底部分10F和10S能够彼此牢固地粘接，但是如果需要的话，也可以向第一多层衬底部分10F的电绝缘层14A的表面上施加适当的粘接剂。应注意，图2D与沿图1的II-II线取的半导体安装衬底10的部分剖视图相对应。
如上所述，虽然在通过芯片安装开口16露出的中间金属膜层12B的相应区域上安装半导体芯片，但是如图2E、2F和2G所示，在能够进行半导体芯片的安装前，必须进一步处理半导体安装衬底10。
具体地说，如图2E所示，通过光刻处理和腐蚀处理将最上和最下金属膜层12A和12C构图。也就是说，在最上金属膜层12的每个封装区域形成布线图案，并在最下金属膜层12C中相对应形成多个电极焊盘。另外，在每个封装区域上在半导体安装衬底10中适当形成通孔和通路结构，但在图中未示出，从而建立每个布线图案和相对应电极焊盘之间的电连接。
随后，如图2F所示，用保护或焊接阻挡材料涂覆半导体安装衬底10的相应上下表面，从而在其上形成焊接阻档层18和19。也就是说，用焊接阻挡层18涂覆最上金属膜层12A中的形成的布线图案，并且用焊接阻挡层19涂覆最下金属膜层12C中形成的电极焊盘。应注意，焊接阻挡材料可以由环氧树脂构成。
然后，如图2G所示，通过光刻和腐蚀处理构图焊接阻挡层18和19。即，将焊接阻挡层18的部分区域留下成为在每个布线图案上的保护或焊接阻挡涂覆区域18A，使得在每个布线图案中的电极焊盘向外露出，并且留下焊接阻挡层19的部分区域成为在电绝缘层14B上的保护或焊接阻挡区域，使得在最下金属膜层12C中的电极焊盘向外露出。
然后，在相对应的开口16露出的中间金属膜层12B的每个区域上安装半导体芯片，然后，用线焊接机(未示出)通过焊接线在半导体芯片和相对应的布线图案的露出电极焊盘之间建立电连接。此后，用模制树脂将每个半导体芯片与焊接线密封到一起，并且将金属球安装到在最下金属膜层12C中形成的电极焊盘上。因此，在半导体安装衬底10的每个封装区域上产生BGA封装，并将半导体安装衬底10切割，分成多个BGA封装。
应注意，在这方面，在图2D、2E、2F或2G示出的各步骤中获得的半导体安装衬底10本身，作为制造如BGA等的电子封装的组件，也可在市场上流通使用。
现有技术
为了更好地理解本发明，下面参照图3A、3B、3C和3D说明生产半导体安装衬底的现有技术生产过程。
首先，如图3A所示，制备多层衬底部分10’，它由交替层叠的三个金属膜层12A’、12B’和12C’和两个电绝缘层14A’和14B’构成，使得相应的金属膜层12A’和12C’形成多层衬底10’的最上和最下层。每个金属膜层12A’、12B’和12C’由铜膜制造，每个电绝缘层14A’和14B’是由预浸渍薄板制造的，所述预浸渍薄板是由用环氧树脂等的适当的树脂材料浸渍的玻璃纤维织物构成的。应注意，在最上金属膜层12A’的表面上预先限定多个矩形封装区域。
如图3B所示，通过光刻处理和腐蚀处理将最上和最下金属膜层12A’和12C’构图。也就是说，在最上金属膜层12A’的每个封装区域形成布线图案，并在最下金属膜层12C’中相对应形成多个电极焊盘。另外，在每个封装区域上的多层衬底10’中适当形成通孔和通路结构，但在图中未示出，从而建立每个布线图案和相对应电极焊盘之间的电连接。
随后，如图3C所示，用保护或焊接阻挡材料涂覆多层衬底10’的相应上下表面，从而在其上形成焊接阻档层18’和19’。也就是说，用焊接阻挡层18’涂覆最上金属膜层12A’中形成的布线图案，并且用焊接阻挡层19’涂覆最下金属膜层12C’中形成的电极焊盘。应注意，焊接阻挡材料可以由环氧树脂构成。
然后，如图3D所示，通过光刻和腐蚀处理构图焊接阻挡层18’和19’。即，将焊接阻挡层18’的部分区域留下作为在每个布线图案上的保护或焊接阻挡区域18A’，使得在每个布线图案中的电极焊盘向外露出，并且留下焊接阻挡层19’的部分区域作为在电绝缘层14B’上的保护或焊接阻挡区域，使得在最下金属膜层12C’中形成的电极焊盘向外露出。
最后，如图3E所示，用槽刨机(未示出)在每个封装区域上的电绝缘层14A’中，一个接一个地形成矩形芯片安装开口16’，从多层衬底10’生产出半导体安装衬底。即，通过在封装区域的电绝缘层14A’中形成芯片安装开口16’，将多层衬底10’制造成半导体安装衬底。
然后，在通过相对应的开口16’露出的中间金属膜层12B’的每个区域上安装半导体芯片，并且用线焊接机(未示出)，通过焊接线在半导体芯片和相应布线图案的的露出电极焊盘之间建立电连接。然后，通过模制树脂将每个半导体芯片与焊接线密封在一起，并将金属球安装在最下金属膜层12C’中形成的电极焊盘上。这样，在半导体安装衬底10’的每个封装区域上产生BGA封装，并且将所述半导体安装衬底10’切割分成多个BGA封装。
从上述的现有技术生产过程与本发明的生产过程的比较可以明显看出，本发明的生产过程能以低成本高效地进行半导体安装衬底10的生产，因为使用冲压机能够在第一多层衬底部分10F的叠层中一起形成芯片安装开口16。相反地，现有技术的半导体安装衬底10’的生产过程效率很低，因为必须使用槽刨机在电绝缘层14A’中一个接一个的形成芯片安装开口16’，结果使得半导体安装衬底10’的生产成本上升。
另外，在金属膜层12B’的厚度变薄时，因为必须严格准确控制槽刨机使得槽刨机的刀具不能穿透薄的金属膜层，所以在电绝缘层14A’中形成芯片安装开口16’更困难。因此，金属膜层12B’的厚度越薄，半导体安装衬底10’的生产成本越高。第二实施例
参照图4和5，在透视图和平面图中说明根据本发明的半导体安装衬底的第二实施例，这个实施例也是用于制造诸如BGA(球栅阵列)封装这样的多个电子封装的。
如图4所示，半导体安装衬底，通常表示为20，也形成为多层衬底。与上述的第一实施例相似，半导体安装衬底或多层衬底20包括交错层叠的三个金属膜层22A、22B和22C，和两个电绝缘层24A和24B。即，金属膜层22A和22C形成多层衬底20的最外层，金属膜层22B形成中间层，各电绝缘层24A和24B分别插在最外金属膜层22A与中间金属膜层22B之间，和中间金属膜层22B和最外金属膜层22C之间。
应注意，在下文中各最外金属膜层22A和22C被称为最上金属膜层和最下金属膜层。
在最上金属膜层22A的表面上限定多个矩形封装区域，并在最上金属膜层22A和电绝缘层24A中的每个封装区域上形成矩形槽或开口26，使得中间金属膜层22B在每个矩形开口26上露出到外面。用中间金属膜层22B的露出的矩形区域安装半导体芯片或裸芯片。即，每个矩形开口26是起芯片安装开口的作用。
另外，在第二实施例中，一对附加的槽形凹穴或开口27A和27B形成在最上金属膜层22A和绝缘层24A中的每个封装区域上，使得槽形开口27A和27B排列在每个芯片安装开口26的相邻两侧的附近，如图4和5所示。请注意，下面将详细说明槽形开口27A和27B的作用。
图6A至6E示出生产图4和5所示的半导体安装衬底或多层衬底20的生产过程的代表性步骤。
首先，如图6A所示，制备第一多层衬底部分20F，它由最上金属膜层22A和电绝缘层24A构成。与上述的第一实施例相似，最上金属膜层22A是由铜膜制造，电绝缘层24A是由用环氧树脂浸渍的玻璃纤维织物构成的预浸渍薄板制造。即，铜膜22A在含有半固化状态环氧树脂的预浸渍薄板上，然后用适当的压力机(未示出)将铜膜22A和预浸渍薄板24A彼此压紧，产出第一多层衬底部分20F。
如图6B所示，用适当的冲压机(未示出)在第一多层衬底部分20F中的各封装区域上形成所有的槽形开口27A和27B。应注意，在图6B中仅代表性地示出一个槽形开口27A。能够用冲压机在第一多层衬底部分20F的叠层上多层一起形成槽形开口27A和27B。即，能够以低成本实现槽形开口27A和27B的形成处理。
然后，如图6C所示，用适当的冲压机(未示出)在第一多层衬底部分20F的各封装区域上形成所有芯片安装开口26。应注意，在图6C中仅代表性地示出一个芯片安装开口26。能够用冲压机在第一多层衬底部分20F的叠层上多层一起高效形成芯片安装开口26。即，能够以低成本实现芯片安装开口26的形成处理。
应注意，在存在能够同时在第一多层衬底部分20F中形成芯片安装开口26和槽形开口27A和27B的冲压机时，也可以在第一多层衬底部分20F中一起形成芯片安装开口26和槽形开口27A和27B。
如图6D所示，制备第二多层衬底部分20S，它由中间和最下金属膜层22B和22C和电绝缘层24B构成。与第一实施例相似，每个金属膜层22B和22C由铜膜制造，电绝缘层24B由预浸渍薄板制造，所述预浸渍薄板是由用环氧树脂浸渍的玻璃纤维织物构成的。也就是说，其中含有半固化状态环氧树脂的预浸渍薄板24B夹在铜膜22B和22C的中间，然后用适当的压力机(未示出)将这些元件22B、22C和24B彼此压紧，生产出第二多层衬底部分20S。
然后，将第一多层衬底部分20F层叠在第二多层衬底部分20S上，使得第一多层衬底部分20F的电绝缘层24A在第二多层衬底部分20S的中间金属膜层22B上。然后，用适当的压力机(未示出)将层叠的第一和第二多层衬底部分20F和20S彼此压紧，生产出图6E所示的半导体安装衬底20。虽然由于在预浸渍薄板24A中的环氧树脂处在半固化状态，第一和第二多层衬底部分20F和20S能够彼此牢固结合，但是如果需要，也可以向第一多层衬底部分20F的电绝缘层24A的表面施加适当的粘接剂。应注意，图6E与沿图5的VI-VI线取的半导体安装衬底20的部分剖面图一致。
在用压力机将叠层的第一和第二多层衬底部分20F和20S彼此压紧时，电绝缘层24A的一部分会从限定每个芯片安装开口26的内侧壁被挤压突出出来。但是在第二实施例中，由于在半导体安装衬底20中设置槽形开口27A和27B，所以能够防止电绝缘层24A的这部分从限定每个芯片安装开口26的内侧壁面突出。特别是，压力机在电绝缘层24A中产生的压缩应力，在形成槽形开口27A和27B的位置上被消除，从而防止电绝缘层24A的这部分从限定每个芯片安装开口26的内侧壁面突出。即，每个附加的开口27A和27B起了应力消除开口的作用。
如上所述，虽然在通过芯片安装开口26露出的中间金属膜层22B的相应区域上安装半导体芯片，但是在能够进行半导体芯片的安装前，如图6F，6G和6H所示，必须进一步加工处理半导体安装衬底20。
具体地说，如图6F所示，通过光刻处理和腐蚀处理将最上和最下金属膜层22A和22C构图。也就是说，在最上金属膜层22的每个封装区域形成布线图案，并在最下金属膜层22C中相对应形成多个电极焊盘。另外，尽管在图中未示出，但在每个封装区域上在半导体安装衬底10中适当形成各通孔和通路结构，从而建立每个布线图案和相对应电极焊盘之间的电连接。
随后，如图6G所示，用保护或焊接阻挡材料涂覆半导体安装衬底20的相应上下表面，从而在其上形成焊接阻档层28和29。也就是说，焊接阻挡层28覆盖在最上金属膜层22A中的布线图案，并且焊接阻挡层29覆盖在最下金属膜层22C中形成的电极焊盘。应注意，焊接阻挡材料可以由环氧树脂构成。
然后，如图6H所示，通过光刻和腐蚀处理构图焊接阻挡层28和29。即，将焊接阻挡层28的部分区域留下作为在每个布线图案上的保护或焊接阻挡涂覆区域28A，使得包括在每个布线图案中的电极焊盘向外露出，并且留下焊接阻挡层29的部分区域作为在电绝缘层24B上的保护或焊接阻挡涂覆区域29A，使得在最下金属膜层22C中形成的电极焊盘向外露出。
然后，在相对应的开口26露出的中间金属膜层2B的每个区域上安装半导体芯片，然后，用线焊接机(未显示)通过焊接线在半导体芯片和相对应的布线图案的露出电极焊盘之间建立电连接。此后，用模制树脂将每个半导体芯片与焊接线密封到一起，并且将金属球粘附到在最下金属膜层22C中形成的电极焊盘上。因此，在半导体安装衬底20的每个封装区域上产生BGA封装，并将半导体安装衬底20切割，分成多个BGA封装。
应注意，与第一实施例相似，在这方面，在图6E、6F、6G和6H示出的各步骤中获得的所述半导体安装衬底20本身，作为制造如BGA等的电子封装的组件，也可在市场上流通使用。第三实施例
参照图7和8，在透视图和平面图中说明根据本发明的半导体安装衬底的第三实施例，这个实施例也是用于制造多个诸如BGA(球栅阵列)封装这样的电子封装的。
从图7和8可明显见到，本发明的半导体安装衬底的第三实施例具有与图4和5示出的上述第二实施例相似的外观。应注意，在图7和8中，与图4和5相似的特征用相同的符号表示。
与第二实施例相似，在第三实施例中，半导体安装衬底或多层衬底20包括交错层叠的三个金属膜层22A、22B和22C，和两个电绝缘层24A和24B。即，金属膜层22A、22B和22C形成多层衬底20的最上、中间和最下金属膜层，各电绝缘层24A和24B插在最上金属膜层22A与中间金属膜层22B之间，和中间金属膜层22B和最下金属膜层22C之间。
与第二实施例相似，在最上金属膜层22A的表面上限定多个矩形封装区域，并在最上金属膜层22A和电绝缘层24A中的每个封装区域上形成矩形凹穴或开口26，使得在每个矩形开口26上，中间金属膜层22B露出到外面。当然，中间金属膜层22B的各露出的矩形区域用于安装半导体芯片或裸芯片。即，与前述第二实施例相似，每个矩形开口26是起芯片安装开口的作用。
在第三实施例中，一对附加的槽形开口27A’和27B’形成在最上金属膜层22A的每个封装区域上，使得槽形开口27A’和27B’排列在每个芯片安装开口26的相邻两侧的附近，如图7和8所示。简单地说，在第二实施例中，虽然槽形开口27A和27B形成在最上金属膜层22A和电绝缘层24A中每个封装区域上，但是仅在最上金属膜层22A中的每个封装区域上形成槽形开口27A’和27B’。也就是，除了这一点外，第三实施例与上述的第二实施例基本相同。
图9A-9F示出组成生产图7和8所示的半导体安装衬底或多层衬底20的生产过程的代表性步骤。
首先，如图9A所示，为最上金属膜层22A制备金属膜，并在金属膜22A的表面上限定多个矩形封装区域。在第三实施例中，金属膜22A是铜制的。
然后，如图9B所示，用适当的冲压机(未示出)在金属膜22A中相应封装区域上形成所有的槽形开口27A’和27B’。应注意，在图9B中仅代表性地示出一个槽形开口27A’。能够用冲压机在金属膜22A的叠层中多层一起高效形成槽形开口27A’和27B’。即，能够以低成本实现槽形开口27A’和27B’的形成处理。
随后，如图9C所示，金属膜22A被置于电绝缘层24A的电绝缘薄板，或预浸渍薄板上，并且用适当的压力机(未示出)将金属膜22A和预浸渍薄板24A彼此压紧，生产出由金属膜或最上金属膜层22A和预浸渍薄板或电绝缘层24构成的第一多层衬底部分20F。与第一和第二实施例相似，预浸渍薄板24A是由用环氧树脂浸渍的玻璃纤维织物构成的，并且预浸渍薄板24A含的环氧树脂处在半固化状态。
然后，如图9D所示，用适当的冲压机(未示出)，在第一多层衬底部分20F的各封装区域上形成所有芯片安装开口26。应注意，在图9D中仅代表性地示出一个芯片安装开口26。能够用冲压机，在第一多层衬底部分20F的叠层上多层一起高效形成芯片安装开口26。即，能够以低成本实现芯片安装开口26的形成处理。
如图9E所示，制备第二多层衬底部分20S，它由中间和最下金属膜层22B和22C和电绝缘层24B构成。与第一和第二实施例相似，每个金属膜层22B和22C由铜膜制造，电绝缘层24B由预浸渍薄板制造，所述预浸渍薄板是由用环氧树脂浸渍的玻璃纤维织物构成的。也就是说，其中含有半固化状态环氧树脂的预浸渍薄板24B夹在铜膜22B和22C中间，然后用适当的压力机(未示出)将这些元件22B、22C和24B彼此压紧，生产出第二多层衬底部分20S。
然后，将第一多层衬底部分20F层叠在第二多层衬底部分20S上，使得第一多层衬底部分20F的电绝缘层24A在第二多层衬底部分20S的中间金属膜层22B上。然后，用适当的压力机(未示出)将层叠的第一和第二多层衬底部分20F和20S彼此压紧，生产出图9F所示的半导体安装衬底20。与上述的实施例相似，如果需要，可以向第一多层衬底部分20F的电绝缘层24A的表面上施加适当粘接剂。应注意，图9F与沿图8的IX-IX线取的半导体安装衬底20的部分剖视图相对应。
在用压力机将层叠的第一和第二多层衬底部分20F和20S彼此压紧时，电绝缘层24A的一部分会从限定每个芯片安装开口26的内侧壁面被挤压突出出来。但是，在第三实施例中，由于在半导体安装衬底20中设置槽形开口27A’和27B’，能够防止电绝缘层24A的这部分从限定每个芯片安装开口26的内侧壁面突出。特别是，压力机在电绝缘层24A中产生的压缩应力在槽形开口27A’和27B’形成的位置上被消除，从而防止电绝缘层24A的这部分从限定每个芯片安装开口26的内侧壁面突出。即，每个附加的开口27A’和27B’也起了应力消除开口的作用。
如上所述，虽然在通过芯片安装开口26露出的中间金属膜层22B的相应区域上安装半导体芯片，但是在能够进行半导体芯片的安装前，如图9G、9H和9I所示，必须进一步加工处理半导体安装衬底20。
具体地说，如图9G所示，通过光刻处理和腐蚀处理将最上和最下金属膜层22A和22C构图。也就是说，在最上金属膜层22的每个封装区域形成布线图案，并在最下金属膜层22C每个封装上相对应形成多个电极焊盘。另外，尽管在图中未示出，但在每个封装区域上在半导体安装衬底20中适当形成各通孔和通路结构，从而建立每个布线图案和相对应电极焊盘之间的电连接。
随后，如图9H所示，用保护或焊接阻挡材料涂覆半导体安装衬底20的相应上下表面，从而在其上形成焊接阻档层28和29。也就是说，用焊接阻挡层28覆盖最上金属膜层22A中的布线图案，并且用焊接阻挡层29覆盖最下金属膜层22C中形成的电极焊盘。应注意，焊接阻挡材料可以由环氧树脂构成。
然后，如图9I所示，通过光刻和腐蚀处理构图焊接阻挡层28和29。即，将焊接阻挡层28的部分区域留下作为在每个布线图案上的保护或焊接阻挡涂覆区域28A，使得包括在每个布线图案中的电极焊盘向外露出，并且留下焊接阻挡层29的部分区域作为在电绝缘层24B上的保护或焊接阻挡涂覆区域29A，使得在最下金属膜层22C中形成的电极焊盘向外露出。
然后，在相对应的开口26露出的中间金属膜层22B的每个区域上安装半导体芯片，然后，用线焊接机(未示出)通过焊接线在半导体芯片和相对应的布线图案的露出电极焊盘之间建立电连接。此后，用模制树脂将每个半导体芯片与焊接线密封到一起，并且将金属球粘附到在最下金属膜层22C中形成的电极焊盘上。因此，在半导体安装衬底20的每个封装区域上产生BGA封装，并将半导体安装衬底20切割，分成多个BGA封装。
应注意，与上述第一和第二实施例相似，在这方面，在图9F、9G、9H和9I示出的各步骤中获得的所述半导体安装衬底20本身，作为制造如BGA等的电子封装的组件，也可在市场上供应流通使用。
各种改型
在上述实施例中，虽然芯片安装开口(16；26)具有矩形形状，但是它们也可以形成其它形状。例如，如图10所示，可以在最上金属膜层(12A；22A)和电绝缘层(14A；24A)中的每个封装区域上形成大致星形的开口30。即，限定大体星形开口30的每个内侧壁面凸出弯曲，每个内侧壁面的凸出形状的作用是，在压力机压紧层叠的第一和第二多层衬底部分(10F和10S；20F和20S)时，抑制电绝缘层(14A；24A)的部分从其突出。
如图11所示，一对应力消除开口(27A和27B；27A’和27B’)可以与每个大体星形开口20配套。当然，如已经说明的，应力消除开口27A和27B形成在最上金属膜层(12A；22A)和电绝缘层(14A；24A)中的每个封装区域上，而应力消除开口27A’和27B’仅在最上金属膜层(12A；22A)中的每个封装区域上形成。
另外，在上述实施例中，虽然应力消除开口(27A和27B；27A’和27B’)具有槽的形状，但是它们也可以形成为其他形状。例如，如图12所示，一对大体新月形开口32A和32B可以形成在最上金属膜层(12A；22A)和电绝缘层(14A；24A)或仅在最上金属膜层(12A；22A)中的每个封装区域上。即，限定大体新月形开口(32A；32B)的侧壁面之一是凹形弯曲，侧壁面的凹形弯曲的作用是，在用压力机压紧层叠的第一和第二多层衬底部分(10F和10S；20F和20S)期间，抑制电绝缘层(14A；24A)的部分从其突出。进一步，如图13所示，一对大体新月形开口32A和32B可以与图10的每个大体星形开口30配套。
成对的应力消除开口(27A和27B；27A’和27B’；32A和32B)可以彼此相连并通信，这在图中未示出。
最后，本领域一般技术人员应理解，上述说明仅是衬底和加工过程的优选实施例，在不偏离本发明的精神及范围的前提下，可以对本发明做出各种改变和修改。

Claims (40)

1.一种用于制造多个电子封装的半导体安装衬底(10；20)，包括：
第一多层衬底部分(10F；20F)，它由金属膜层(12A；22A)和电绝缘层(14A；24A)构成，并且多个封装区域限定在所述第一多层衬底部分的表面上；和
第二多层衬底部分(10S；20S)，它由至少两个金属膜层(12B和12C；22B和22C)构成，其中这两个金属膜层由插入其间的电绝缘层(14B；24B)分开；
其中，用压力机将所述第一多层衬底部分(10F；20F)层压在所述第二多层衬底部分(10S；20S)上，使得所述第一多层衬底部分的电绝缘层(14A；24A)处在所述第二多层衬底部分的金属膜层(12B和12C；22B和22C)之一(12B；22B)上，
其中，在将所述第一多层衬底部分(10F；20F)层压在所述第二多层衬底部分(10S；20S)上之前，在所述第一多层衬底部分(10F；20F)中的每个封装区域上形成芯片安装开(16；26；30)。
2.根据权利要求1的半导体安装衬底，其中，所述第一多层衬底部分(10F；20F)的金属膜层(12A；22A)定义为半导体安装衬底(10；20)的最上金属膜层，并且所述第二多层衬底部分(10S；20S)的金属膜层(12B和12C；22B和22C)的另一金属膜层(12C；22C)定义为半导体安装衬底的最下金属膜层。
3.根据权利要求2的半导体安装衬底，其中，构图半导体安装衬底(10；20)的最上和最下金属膜层(12A和12C；22A和22C)，使得在所述最上金属层(12A；22A)中的每个封装区域上形成布线图案，并使得在所述最下金属膜层(12C；22C)中相应形成多个电极焊盘。
4.根据权利要求3的半导体安装衬底，其中，用保护材料涂覆所述半导体安装衬底(10；20)的各最外表面，使得在其上形成保护层(18和19；28和29)。
5.根据权利要求4的半导体安装衬底，其中，将半导体安装衬底(10；20)的相应保护层(18和19；28和29)构图，使得留下保护层(18和19；28和29)的部分区域作为在半导体安装衬底(10；20)的各自表面上的保护或焊接阻挡涂覆区域(18A和19A；28A和29A)。
6.根据权利要求1的半导体安装衬底，其中，每个所述芯片安装开口形成为矩形开(16；26)。
7.根据权利要求1的半导体安装衬底，其中，每个所述芯片安装开口形成为基本星形开口(30)，且限定基本星形开口的每个内侧壁面是凸形弯曲的。
8.根据权利要求1的半导体安装衬底，其中，在相应的芯片安装开口(16；26；30)附近，在所述第一多层衬底部分(10F；20F)中的每个封装区域上形成至少一个应力消除开口(27A，27B；32A，32B)。
9.根据权利要求8的半导体安装衬底，其中，每个所述应力消除开口形成为槽形开口(27A，27B)。
10.根据权利要求8的半导体安装衬底，其中，每个所述应力消除开口形成为基本新月形开口(32A，32B)，并且限定基本新月形开口的至少一个侧壁面是凹形弯曲的。
11.根据权利要求1的半导体安装衬底，其中，在相应芯片安装开口(26；30)附近，在所述第一多层衬底部分(10F；20F)的金属膜层(22A)中的每个封装区域上形成至少一个应力消除开(27A，27B；32A，32B)。
12.根据权利要求11的半导体安装衬底，其中，每个所述应力消除开口形成为槽形开口(27A，27B)。
13.根据权利要求11的半导体安装衬底，其中，每个所述应力消除开口形成为基本新月形开口(32A，32B)，并且限定基本新月形开口的至少一个侧壁面是凹形弯曲的。
14.一种生产用于制造多个电子封装的半导体安装衬底(10；20)的生产过程，其特征在于包括：
制备第一多层衬底部分(10F；20F)，其包括金属膜层(12A；22A)和电绝缘层(14A；24A)，在所述第一多层衬底部分的表面上限定了多个封装区域；
在所述第一多层衬底部分(10F；20F)中的每个封装区域上形成芯片安装开口(16；26；30)；
制备第二多层衬底部分(10S；20S)，其包括至少两个金属膜层(12B和12C；22B和22C)，其中这两个金属膜层由插入其间的电绝缘层(14B；24B)分开；和
用压力机将所述第一多层衬底部分(10F；20F)层压在所述第二多层衬底部分(10S；20S)上，使得所述第一多层衬底部分的电绝缘层(14A；24A)在所述第二多层衬底部分的金属膜层(12B和12C；22B和22C)之一(12B；22B)上，从而产生半导体安装衬底(10；20)。
15.根据权利要求14的生产过程，其中，所述第一多层衬底部分(10F；20F)的金属膜层(12A；22A)定义为半导体安装衬底(10；20)的最上金属膜层，并且所述第二多层衬底部分(10S；20S)的金属膜层(12B和12C；22B和22C)的另一金属膜层(12C；22C)定义为半导体安装衬底的最下金属膜层。
16.根据权利要求15的生产过程，其中，还包括构图所述半导体安装利底(10；20)的最上和最下金属膜层(12A和12C；22A和22C)，使得在所述最上金属层(12A；22A)中的每个封装区域上形成布线图案，并使得在所述最下金属膜层(12C；22C)中相应形成多个电极焊盘。
17.根据权利要求16的生产过程，其中，还包括用保护材料涂覆所述半导体安装衬底(10；20)的各最外表面，以在其上形成保护层(18和19；28和29)。
18.根据权利要求17的生产过程，其中，还包括将所述半导体安装衬底(10；20)的相应保护层(18和19；28和29)构图，使得留下保护层(18和19；28和29)的部分区域作为在所述半导体安装衬底(10；20)的各表面上的保护或焊接阻挡涂覆区域(18A和19A；28A和29A)。
19.根据权利要求14的生产过程，其中，用冲压机在所述第一多层衬底部分(10F；20F)中形成所述芯片安装开口(16；26；30)。
20.根据权利要求14的生产过程，其中，用冲压机在第一多层衬底部分(10F；20F)的叠层中一次形成所述芯片安装开口(16；26；30)。
21.根据权利要求14的生产过程，其中，每个所述芯片安装开口形成为矩形开口(16；26)。
22.根据权利要求14的生产过程，其中，每个所述芯片安装开口形成为基本星形开口(30)，且限定基本星形开口的每个内侧壁面是凸形弯曲的。
23.根据权利要求14的生产过程，其中，还包括在相应的芯片安装开口(16；26；30)附近，在所述第一多层衬底部分(10F；20F)中的每个封装区域上形成至少一个应力消除开口(27A，27B；32A，32B)。
24.根据权利要求23的生产过程，其中，用冲压机在所述第一多层衬底部分(10F；20F)中形成所述应力消除开口(27A，27B；32A，32B)。
25.根据权利要求23的生产过程，其中，用冲压机在所述第一多层衬底部分(10F；20F)的叠层中一次形成所述应力消除开口(27A，27B；32A，32B)。
26.根据权利要求23的生产过程，其中，每个所述应力消除开口形成为槽形开(27A，27B)。
27.根据权利要求23生产过程，其中，每个所述应力消除开口形成为基本新月形开口(32A，32B)，且限定基本新月形开口的每个侧壁面的至少一个是凹形弯曲的。
28.一种生产用于制造多个电子封装的半导体安装衬底(20)的生产过程，其特征在于，包括步骤：
制备金属膜(22A)，在所述金属膜表面上限定了多个封装区域；
在所述金属膜(22A)中的每个封装区域上形成至少一个应力消除开(27A’，27B’；32A，32B)；
将所述金属膜层(22A)层压在电绝缘薄板(24A)上，从而产生由金属膜层和绝缘层的第一多层衬底部分(20F)，其中该金属膜层和绝缘层分别得自所述金属膜(22A)和所述电绝缘薄板(24A)；
在相应的应力消除开口(27A’，27B’；32A，32B)附近，在所述第一多层衬底部分(20F)中的每个封装区域上形成芯片安装开口(26；30)；
制备第二多层衬底部分(20S)，它由至少两个金属膜层(22B和22C)构成，其中该两个金属膜层由插入其间的电绝缘层(24B)隔开；和
用压力机将所述第一多层衬底部分(20F)层压到所述第二多层衬底部分(20S)上，使得所述第一多层衬底部分的电绝缘层(24A)在所述第二多层衬底部分的金属膜层(22B和22C)之一(22B)上，从而产生半导体安装衬底(20)。
29.根据权利要求28的生产过程，其中，所述第一多层衬底部分(20F)的金属膜层(22A)定义为半导体安装衬底(20)的最上金属膜层，并且所述第二多层衬底部分(20S)的金属膜层(22B和22C)的另一金属膜层(22C)定义为半导体安装衬底的最下金属膜层。
30.根据权利要求29的生产过程，其中，还包括构图所述半导体安装衬底(20)的最上和最下金属膜层(22A和22C)，使得在所述最上金属层(22A)中的每个封装区域上形成布线图案，并使得在所述最下金属膜层(22C)中相应形成多个电极焊盘。
31.根据权利要求30的生产过程，其中，还包括用保护材料涂覆所述半导体安装衬底(20)的各最外表面，以在其上形成保护层(28和29)。
32.根据权利要求31的生产过程，其中，还包括将所述半导体安装衬底(20)的相应保护层(28和29)构图，使得留下保护层(28和29)的部分区域作为在所述半导体安装衬底(20)的各表面上的保护或焊接阻挡涂覆区域(28A和29A)。
33.根据权利要求28的生产过程，其中，用冲压机在所述金属膜层(22A)中形成所述应力消除开口(27A’，27B’；32A，32B)。
34.根据权利要求28的生产过程，其中，用冲压机在金属膜(22A)的叠层中一次形成所述应力消除开口(27A’，27B’；32A，32B)。
35.根据权利要求28的生产过程，其中，每个所述应力消除开口形成为槽形开口(27A’，27B’)。
36.根据权利要求28的生产过程，其中，每个所述应力消除开口形成为基本新月形开口(32A，32B)，且限定基本星形开口的至少一个内侧壁面是凹形弯曲的。
37.根据权利要求28的生产过程，其中，用冲压机在所述第一多层衬底部分(20F)中形成所述芯片安装开口(26；30)。
38.根据权利要求28的生产过程，其中，用冲压机在第一多层衬底部分(20F)的叠层中一次形成所述芯片安装开口(26；30)。
39.根据权利要求28的生产过程，其中，每个所述芯片安装开口形成为矩形开口(26)。
40.根据权利要求28的生产过程，其中，每个所述芯片安装开口形成为基本星形开口(30)，且限定基本星形开口的每个内侧壁面是凸形弯曲的。
CNA031474071A 2002-07-09 2003-07-09 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程 Pending CN1477702A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002199608A JP2004047528A (ja) 2002-07-09 2002-07-09 半導体基板及びその製造方法
JP199608/2002 2002-07-09

Publications (1)

Publication Number Publication Date
CN1477702A true CN1477702A (zh) 2004-02-25

Family

ID=30112474

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031474071A Pending CN1477702A (zh) 2002-07-09 2003-07-09 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程

Country Status (5)

Country Link
US (1) US20040007770A1 (zh)
JP (1) JP2004047528A (zh)
KR (1) KR20040005591A (zh)
CN (1) CN1477702A (zh)
TW (1) TW200411852A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280429A (zh) * 2010-06-14 2011-12-14 富士通株式会社 电路板、电路板组件和半导体装置
CN103413803A (zh) * 2013-07-10 2013-11-27 中国电子科技集团公司第四十一研究所 一种混合集成电路及其制造方法
CN106486457A (zh) * 2015-09-02 2017-03-08 英飞凌科技股份有限公司 芯片载体、器件及方法
CN111354684A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种芯片基板及其制作方法、封装芯片及其封装方法
CN114449751A (zh) * 2021-07-14 2022-05-06 荣耀终端有限公司 电路板组件及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047528A (ja) * 2002-07-09 2004-02-12 Nec Electronics Corp 半導体基板及びその製造方法
KR100633855B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP5100081B2 (ja) * 2006-10-20 2012-12-19 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
EP2161747A1 (en) * 2008-09-04 2010-03-10 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same
US20100059876A1 (en) * 2008-09-05 2010-03-11 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same
US9252336B2 (en) * 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
DE102010050342A1 (de) * 2010-11-05 2012-05-10 Heraeus Materials Technology Gmbh & Co. Kg Laminat mit integriertem elektronischen Bauteil
US9627285B2 (en) * 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
KR20160038568A (ko) 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
CN106340503B (zh) * 2015-07-10 2021-03-23 普因特工程有限公司 包括半球形腔的芯片原板及芯片基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047528A (ja) * 2002-07-09 2004-02-12 Nec Electronics Corp 半導体基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280429A (zh) * 2010-06-14 2011-12-14 富士通株式会社 电路板、电路板组件和半导体装置
CN103413803A (zh) * 2013-07-10 2013-11-27 中国电子科技集团公司第四十一研究所 一种混合集成电路及其制造方法
CN103413803B (zh) * 2013-07-10 2016-01-20 中国电子科技集团公司第四十一研究所 一种混合集成电路及其制造方法
CN106486457A (zh) * 2015-09-02 2017-03-08 英飞凌科技股份有限公司 芯片载体、器件及方法
US10163820B2 (en) 2015-09-02 2018-12-25 Infineon Technologies Ag Chip carrier and method thereof
CN106486457B (zh) * 2015-09-02 2020-03-13 英飞凌科技股份有限公司 芯片载体、器件及方法
CN111354684A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种芯片基板及其制作方法、封装芯片及其封装方法
CN114449751A (zh) * 2021-07-14 2022-05-06 荣耀终端有限公司 电路板组件及电子设备

Also Published As

Publication number Publication date
KR20040005591A (ko) 2004-01-16
TW200411852A (en) 2004-07-01
US20040007770A1 (en) 2004-01-15
JP2004047528A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1477702A (zh) 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1269199C (zh) 倒装片型半导体器件及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1066574C (zh) 制造芯片封装型半导体器件的方法
CN1674277A (zh) 电路装置
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1625926A (zh) 用于将元件置入于基座中的方法
CN1275307C (zh) 具有位置信息的布线基板
CN1187806C (zh) 电路装置的制造方法
CN1755907A (zh) 半导体器件的制造方法
CN1705108A (zh) 电路装置及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1343089A (zh) 具有通道的印刷配线板及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1320965A (zh) 半导体封装及其制造方法
CN1677665A (zh) 电路装置及其制造方法
CN1201253A (zh) 半导体集成电路器件
CN1734756A (zh) 电子回路装置
CN1747630A (zh) 基板制造方法和电路板
CN1300180A (zh) 芯片安装、电路板、数据载体及制造方法和电子元件组件
CN1591853A (zh) 无引线型半导体封装及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication