CN103413803B - 一种混合集成电路及其制造方法 - Google Patents

一种混合集成电路及其制造方法 Download PDF

Info

Publication number
CN103413803B
CN103413803B CN201310290021.7A CN201310290021A CN103413803B CN 103413803 B CN103413803 B CN 103413803B CN 201310290021 A CN201310290021 A CN 201310290021A CN 103413803 B CN103413803 B CN 103413803B
Authority
CN
China
Prior art keywords
circuit substrate
circuit
mmic chip
polytetrafluoroethylene
blind slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310290021.7A
Other languages
English (en)
Other versions
CN103413803A (zh
Inventor
王斌
路波
胡莹璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CLP Kesiyi Technology Co Ltd
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201310290021.7A priority Critical patent/CN103413803B/zh
Publication of CN103413803A publication Critical patent/CN103413803A/zh
Application granted granted Critical
Publication of CN103413803B publication Critical patent/CN103413803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

本发明公开了一种混合集成电路，包括电路载体、电路基片、MMIC芯片与金属丝，在电路基片上开设有盲槽，MMIC芯片装配在盲槽内，电路基片与MMIC芯片之间采用金属丝键合互联，电路基片采用导电性环氧树脂胶粘接或钎焊焊料焊接到电路载体上。本发明中MMIC芯片的集成槽采用盲槽形式，可有效阻挡电路基片粘接或焊接时环氧胶或焊料的溢出物进入，减小MMIC芯片的贴装难度，提高组件的装配可操作性及成品率，提升组件性能。

Description

一种混合集成电路及其制造方法
技术领域
本发明涉及一种微波、毫米波混合集成电路，同时涉及该混合集成电路的制造方法。
背景技术
微波、毫米波混合集成电路中有很多采用电路基片导带金属层—MMIC芯片—电路基片导带金属层串联的组装形式，中间采用金属丝或者金属带键合实现电气互联，如图1所示。
电路基片及MMIC芯片均采用导电性环氧树脂胶粘接或钎焊焊料焊接到电路载体上，电路载体是电路基片及MMIC芯片的机械支撑体、电性能通道及散热通道，电路基片及MMIC芯片间采用金丝、铝丝或金带等材料，利用超声波（热）压焊键合设备将各电路互联起来，实现电气性能互联。
现有电路的实现方式有两种：一种是一个混合电路基片中间开出芯片集成槽，MMIC芯片装配在槽内，如图2、3所示；另一种是两个混合电路基片间预留出MMIC芯片装配空间，如图4、5所示。无论哪一种方式，为保护MMIC芯片，一般是先粘接或焊接电路基片，然后粘接或焊接MMIC芯片。
对于采用聚四氟乙烯等软介质基材的传输线电路，无论采用环氧树脂胶粘接还是采用焊料焊接，电路基片贴装时，为保证电路粘接或焊接后的平整性，都会将同形压块压放在电路基片上直至环氧胶固化或焊料冷却，因此，MMIC芯片集成槽内会有环氧树脂胶及焊料的溢出部分，需要去除这部分溢出物以免影响MMIC芯片的贴装，去除这些溢出物的难度和工作量较大，而且去除过程中会破坏电路载体上涂覆的金属化层，影响其导电性及耐腐蚀性能。
发明内容
针对现有技术的以上缺点，本发明提供一种混合集成电路及其制造方法。
本发明所采用的技术解决方案是：
一种混合集成电路，包括电路载体、电路基片、MMIC芯片与金属丝，在电路基片上开设有盲槽，MMIC芯片装配在盲槽内，电路基片与MMIC芯片之间采用金属丝键合互联，电路基片采用导电性环氧树脂胶粘接或钎焊焊料焊接到电路载体上。
优选的，所述盲槽深度开设至电路基片的另一侧金属层。
一种混合集成电路的制造方法，其包括以下步骤：
a加工电路基片
a1下料工序：选取聚四氟乙烯覆铜板为原料，将其预加工成毛坯料；
a2电镀金工序：在聚四氟乙烯覆铜板毛坯料的正反两面均电镀一层贵金属金；
a3光刻蚀工序：在镀金聚四氟乙烯覆铜板上涂覆感光胶，利用掩膜版将涂覆在镀金聚四氟乙烯覆铜板上的感光胶进行选择性曝光，经过显影、化学腐蚀制作出电路图形；
a4盲槽及外形加工工序：利用机械铣削技术或激光加工技术在聚四氟乙烯覆铜板上加工出用于装配MMIC芯片的盲槽，并对聚四氟乙烯覆铜板外形进行加工，最终加工出电路基片；
b混合集成电路的组装
先将电路基片采用导电型环氧树脂胶粘接或采用焊料焊接到电路载体上，后将MMIC芯片装配到电路基片上的盲槽内，然后采用金属丝键合的方法将MMIC芯片与电路基片互联，组装成混合集成电路。
步骤b中，电路基片贴装时，电路基片的盲槽区域采用压块一，电路基片的其它区域采用压块二进行同时压平。
本发明的有益技术效果是：
（1）本发明中MMIC芯片的集成槽采用盲槽形式，可有效阻挡电路基片粘接或焊接时环氧胶或焊料的溢出物进入，减小MMIC芯片的贴装难度，提高组件的装配可操作性及成品率，提升组件性能；
（2）贴装电路基片时，盲槽区域与电路基片的其它区域采用两块分体式压块，以降低一体化同形压块由于加工误差引起的盲槽区域和其它区域不能同时压平现象的发生概率，一般盲槽区域采用更重的压块，以提供一个平整的MMIC芯片贴装平面；
（3）电路基片上的盲槽及外形采用精密机械铣削技术或激光加工技术加工，加工精度高。
附图说明
图1为混合集成电路连接关系图；
图2为传统混合集成电路一种方式的结构示意图；
图3为图2的剖面图；
图4为传统混合集成电路另一种方式的结构示意图；
图5为图4的剖面图；
图6为聚四氟乙烯覆铜板毛坯料的结构图；
图7为图6的剖面图；
图8为镀金聚四氟乙烯覆铜板的结构图；
图9为图8的剖面图；
图10为镀金聚四氟乙烯覆铜板光刻蚀后的结构图；
图11为图10的剖面图；
图12为盲槽加工后的结构图；
图13为图12的剖面图；
图14为加工出的电路基片的结构图；
图15为图14的剖面图；
图16为电路基片贴装在电路载体上并用压块压平时的结构图；
图17为图16的剖面图；
图18为电路基片盲槽内贴装MMIC芯片后的结构图；
图19为图18的剖面图；
图20为键合金属丝后组装成的混合集成电路的结构图；
图21为图20的剖面图。
图中：1-电路基片，101-导带金属层，102-介质层，103-接地金属层，2-电路载体，3-MMIC芯片，4-环氧胶或焊料层，5-芯片集成槽，6-金属丝，7-铜层，8-介质层，9-铜+金层，10-盲槽，11-压块一，12-压块二。
具体实施方式
本发明以混合集成电路中常用的聚四氟乙烯类软介质电路的制作技术为基础，对传统电路中MMIC芯片集成槽5的加工形式进行改进，将MMIC芯片集成槽5加工成盲槽10形式，保留原聚四氟乙烯电路基片上的接地金属层103，进而降低MMIC芯片3的粘接或焊接难度，提高成品率及可靠性。
下面结合附图对本发明所采用的具体方案进行详细说明。
结合图6-图21，其中图6-图15示出电路基片的加工过程中，聚四氟乙烯覆铜板的结构变化图；图16-图21示出混合集成电路组装过程中，各阶段的结构示意图。
改进后的混合集成电路的加工制造方法，包括以下步骤：
a加工电路基片
a1下料工序：选取外购的聚四氟乙烯覆铜板为原料，根据需要加工的电路尺寸，并且考虑预留整版电镀时工装夹具的夹持尺寸，预加工出毛坯料，毛坯料的尺寸应略大于电路基片的设计尺寸；
a2电镀金工序：利用电化学方法在聚四氟乙烯覆铜板毛坯料的正反两面均电镀一层贵金属金，目的是减小覆铜层的氧化和满足后道键合金属丝（尤其是金丝）的要求；
a3光刻蚀工序：在镀金聚四氟乙烯覆铜板上涂覆感光胶，利用预先制作好的掩膜版将涂覆在镀金聚四氟乙烯覆铜板上的感光胶进行选择性曝光，经过显影、化学腐蚀制而制作出电路图形；
a4盲槽及外形加工工序：利用机械铣削技术或激光加工技术在聚四氟乙烯覆铜板上加工出用于装配MMIC芯片的盲槽10，并对聚四氟乙烯覆铜板外形进行加工，最终加工出电路基片；
b混合集成电路的组装
先将电路基片1采用导电型环氧树脂胶粘接或采用焊料焊接到电路载体2上，后将MMIC芯片3装配到电路基片上的盲槽10内，然后采用金属丝6键合的方法将MMIC芯片与电路基片互联，组装成混合集成电路。
步骤b中，电路基片的盲槽区域采用压块一11，电路基片的其它区域采用压块二12进行同时压平。压块一11、压块二12分别与所压区域的形状相同。一般情况下压块一11的重量大于压块二12。
如图20-21所示，改进后的混合集成电路，包括电路载体2、电路基片1、MMIC芯片3与金属丝6，在电路基片1上开设有方形盲槽10，MMIC芯片3装配在盲槽10内，电路基片1的导带金属层101与MMIC芯片3之间采用金属丝6键合互联，电路基片1采用导电性环氧树脂胶粘接或钎焊焊料焊接到电路载体2上。
上述盲槽10的深度开设至电路基片1的接地金属层103。
上述方式中未述及的部分采取或借鉴已有技术即可实现。
需要说明的是，在本说明书的教导下，本领域技术人员所作出的任何等同替代方式，或明显变型方式，均应在本发明的保护范围之内。

Claims (1)

1.一种混合集成电路的制造方法，其特征在于包括以下步骤：
a加工电路基片
a1下料工序：选取聚四氟乙烯覆铜板为原料，将其预加工成毛坯料；
a2电镀金工序：在聚四氟乙烯覆铜板毛坯料的正反两面均电镀一层贵金属金；
a3光刻蚀工序：在镀金聚四氟乙烯覆铜板上涂覆感光胶，利用掩膜版将涂覆在镀金聚四氟乙烯覆铜板上的感光胶进行选择性曝光，经过显影、化学腐蚀制作出电路图形；
a4盲槽及外形加工工序：利用机械铣削技术或激光加工技术在聚四氟乙烯覆铜板上加工出用于装配MMIC芯片的盲槽，并对聚四氟乙烯覆铜板外形进行加工，最终加工出电路基片；
b混合集成电路的组装
先将电路基片采用导电型环氧树脂胶粘接或采用焊料焊接到电路载体上，后将MMIC芯片装配到电路基片上的盲槽内，然后采用金属丝键合的方法将MMIC芯片与电路基片互联，组装成混合集成电路；
步骤b中，电路基片贴装时，电路基片的盲槽区域采用压块一，电路基片的其它区域采用压块二进行同时压平。
CN201310290021.7A 2013-07-10 2013-07-10 一种混合集成电路及其制造方法 Active CN103413803B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310290021.7A CN103413803B (zh) 2013-07-10 2013-07-10 一种混合集成电路及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310290021.7A CN103413803B (zh) 2013-07-10 2013-07-10 一种混合集成电路及其制造方法

Publications (2)

Publication Number Publication Date
CN103413803A CN103413803A (zh) 2013-11-27
CN103413803B true CN103413803B (zh) 2016-01-20

Family

ID=49606801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310290021.7A Active CN103413803B (zh) 2013-07-10 2013-07-10 一种混合集成电路及其制造方法

Country Status (1)

Country Link
CN (1) CN103413803B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332692B (zh) * 2014-10-10 2017-05-17 中国电子科技集团公司第四十一研究所 采用金属压块拼接技术粘贴软介质微波电路的方法
WO2019153122A1 (zh) * 2018-02-06 2019-08-15 深圳市傲科光电子有限公司 混合印刷电路板
CN112216675A (zh) * 2020-09-11 2021-01-12 中国电子科技集团公司第十三研究所 微组装基板结构及芯片微组装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477702A (zh) * 2002-07-09 2004-02-25 恩益禧电子股份有限公司 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
FR2945379B1 (fr) * 2009-05-05 2011-07-22 United Monolithic Semiconductors Sa Composant miniature hyperfrequences pour montage en surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477702A (zh) * 2002-07-09 2004-02-25 恩益禧电子股份有限公司 用于制造电子封装的半导体安装衬底和生产这种半导体安装衬底的生产过程

Also Published As

Publication number Publication date
CN103413803A (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
CN103489792B (zh) 先封后蚀三维系统级芯片倒装封装结构及工艺方法
EP3008753B1 (de) Leistungsmodul
DE102012110982B4 (de) Verfahren für integrierte thermische Lösungen zur Verpackung integrierter Schaltkreise
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
DE102009038702B4 (de) Halbleiteranordnung und Herstellungsverfahren
CN103400772B (zh) 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
CN107018621B (zh) 一种在印制电路板中埋铜块的方法
WO2007014716A1 (de) Solarzellenmodul und verfahren zu seiner herstellung
DE202011110023U1 (de) Elektronisches Bauteil und Leiterplatte mit elektronischem Bauteil
CN103413803B (zh) 一种混合集成电路及其制造方法
US9365947B2 (en) Method for preparing low cost substrates
EP2721646A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
CN109327957B (zh) 一种导热铜基板及其制作方法
WO2012059187A1 (de) Laminat mit integriertem elektronischen bauteil
DE102011012186B4 (de) Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CN107257603B (zh) 孔连接层的制作方法、线路板的制作方法及线路板
US20220240389A1 (en) Ceramic substrate manufacturing method
CN103515249B (zh) 先封后蚀三维系统级芯片正装凸点封装结构及工艺方法
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
DE102012206289B4 (de) Halbleiterbauelement-Verbundstruktur mit Wärmeableitstruktur und dazugehöriges Herstellungsverfahren
DE102013218268A1 (de) Träger und Leuchtvorrichtung

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190227

Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee after: China Electronics Technology Instrument and Meter Co., Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: The 41st Institute of CETC

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee after: CLP kesiyi Technology Co.,Ltd.

Address before: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee before: CHINA ELECTRONIC TECHNOLOGY INSTRUMENTS Co.,Ltd.

CP01 Change in the name or title of a patent holder