CN112216675A - 微组装基板结构及芯片微组装方法 - Google Patents

微组装基板结构及芯片微组装方法 Download PDF

Info

Publication number
CN112216675A
CN112216675A CN202010955717.7A CN202010955717A CN112216675A CN 112216675 A CN112216675 A CN 112216675A CN 202010955717 A CN202010955717 A CN 202010955717A CN 112216675 A CN112216675 A CN 112216675A
Authority
CN
China
Prior art keywords
chip
micro
mounting surface
copper foil
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010955717.7A
Other languages
English (en)
Inventor
杨建军
李泊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN202010955717.7A priority Critical patent/CN112216675A/zh
Publication of CN112216675A publication Critical patent/CN112216675A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种微组装基板结构及芯片微组装方法，属于微波半导体产品微组装工艺技术领域，微组装基板结构包括印制电路板和接地铜箔；其中，印制电路板为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板开设有用于容纳芯片的安装槽；接地铜箔与印制电路板的背面贴合，用于与组装盒体焊接，接地铜箔上设有伸入安装槽内部的铜凸台，铜凸台的台面为用于焊接或通过导电胶粘接芯片的安装面，安装面上镀覆有镍金层。本发明还提供了一种采用上述微组装基板结构进行芯片安装的芯片微组装方法。本发明提供的微组装基板结构及芯片微组装方法，能够提高芯片微组装的效率和质量。

Description

微组装基板结构及芯片微组装方法
技术领域
本发明属于微波半导体产品的微组装工艺技术领域，更具体地说，是涉及一种微组装基板结构及芯片微组装方法。
背景技术
目前，微波半导体产品的微组装技术的工艺流程为在基板上用于安装芯片的位置开设通槽，基板烧焊在组装盒体上，通过将芯片焊接或粘接在芯片载体(采用钼铜、钨铜、可伐等与芯片热膨胀系数相近的载体)上，然后再将芯片载体于通槽内与组装盒体进行烧焊或者粘接。这种方式由于基板烧焊在组装盒体上采用的焊料与芯片载体焊接在组装盒体上采用的焊料不同，因此，在芯片载体焊接前，对于基板烧焊后溢出在组装盒体的安装面(与通槽位置对应的裸露部分)上的焊料，必须用工具清除干净并整平，这项工作操作难度极大，尤其对小尺寸芯片对应的安装槽而言，在清除过程中，常常由于将基板戗坏或清理过度而露出盒体不可润湿的铝基材，从而使产品报废，且焊料清理不净还会导致焊接或导电胶粘结不牢的问题，另外，由于清除对于焊料耗费时间长，十分影响芯片微组装的工作效率。
发明内容
本发明的目的在于提供一种微组装基板结构及芯片微组装方法，旨在解决现有技术的芯片微组装工艺可靠性差、效率低的问题。
为实现上述目的，本发明采用的技术方案是：提供一种微组装基板结构，包括印制电路板和接地铜箔；其中，印制电路板为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板上开设有用于容纳芯片的安装槽；接地铜箔与印制电路板的背面贴合，用于与组装盒体焊接，接地铜箔上设有伸入安装槽内部的铜凸台，铜凸台的台面为用于焊接或通过导电胶粘接芯片的安装面，安装面上镀覆有镍金层。
作为本申请另一实施例，接地铜箔的厚度为195～205μm；铜凸台伸入安装槽内的深度为95～105μm。
本发明提供的微组装基板结构的有益效果在于：与现有技术相比，本发明微组装基板结构，在进行芯片微组装时，开设的安装槽无需将整个基板完全挖通，只需挖通印制电路板露出接地铜箔，然后在露出的接地铜箔上镀铜形成伸入安装槽内部的铜凸台，铜凸台的台面作为安装面进行镀覆镍金层后能够与芯片直接进行焊接或粘接，工艺过程简单，芯片的微组装效率高；且由于接地铜箔无需挖通，因此安装面与组装盒体表面之间能够保持隔绝状态，从而能够避免接地铜箔与组装盒体进行焊接时向安装槽内溢出焊料，能够确保安装面的表面平整清洁，提高芯片与安装面之间的焊接或粘接可靠性，进而提高芯片微组装的成品率。
本发明还提供了一种芯片微组装方法，包括以下步骤：
在印制电路板的芯片安装位置开槽露出接地铜箔，获得芯片的安装槽；
于安装槽内露出的接地铜箔上电镀铜，获得伸入安装槽内部的安装面；
在获得的安装面上镀覆镍金层；
将接地铜箔与组装盒体进行烧焊；
将芯片焊接或粘接于镀覆了镍金层的安装面上；
将焊接或粘接于安装面上的芯片的键合线与印制电路板上的相应的电路图形进行键合。
作为本申请另一实施例，在印制电路板的芯片安装位置开槽露出接地铜箔，获得芯片的安装槽之前还包括：在印制电路板的背面粘合接地铜箔；
其中，接地铜箔的厚度为195～205μm，且安装面伸入安装槽内的深度为95～105μm。
作为本申请另一实施例，在获得的安装面上镀覆镍金层包括：在安装面上依次电镀镍、电镀金，获得镍金层。
作为本申请另一实施例，将芯片焊接于镀覆了镍金层的安装面上包括：将芯片与安装面通过焊料片进行真空焊接，焊料片为In97Ag3焊料，焊接温度为160～170℃。
作为本申请另一实施例，将芯片焊接于镀覆了镍金层的安装面上包括：
在芯片背面进行搪锡；
在安装面上进行搪锡；
将搪锡后的芯片通过焊料片烧焊于搪锡后的安装面上。
作为本申请另一实施例，搪锡采用的焊料为In97Ag3焊料；焊料片为In97Ag3焊料，烧焊温度为160～170℃。
作为本申请另一实施例，焊料片的厚度为50～100μm。
作为本申请另一实施例，将芯片粘接于镀覆了镍金层的安装面上包括：将芯片与安装面通过导电胶进行粘接并固化。
本发明提供的芯片微组装方法的有益效果在于：与现有技术相比，本发明芯片微组装方法无需进行组装前的载体准备(包括载体设计、加工、管理等工作)、安装槽刮锡、载体两次搪锡、芯片与载体烧焊或粘接等多道工序，从而提高了芯片的微组装工作效率；由于开设的安装槽并未贯通接地铜箔，因此安装面与组装盒体表面之间能够保持隔绝状态，从而能够避免接地铜箔与组装盒体进行焊接时向安装槽内溢出焊料，能够确保安装面的表面平整清洁，提高芯片与安装面之间的焊接或粘接可靠性，进而提高芯片微组装的成品率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的微组装基板结构的结构示意图一；
图2为本发明实施例提供的微组装基板结构的结构示意图二；
图3为本发明实施例提供的芯片微组装方法的流程框图一；
图4为本发明实施例提供的芯片微组装方法的流程框图二；
图5为传统芯片微组装方法的工艺流程框图。
图中：1、印制电路板；11、安装槽；2、接地铜箔；21、铜凸台；211、安装面；3、芯片；4、焊料片；5、组装盒体；6、焊接层。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
请一并参阅图1至图3，现对本发明提供的微组装基板结构进行说明。所述微组装基板结构，包括印制电路板1和接地铜箔2；其中，印制电路板1为单层结构或多层层叠结构，单层结构的正面或多层层叠结构的正面及各层之间用于印刷电路图形，印制电路板1上开设有用于容纳芯片3的安装槽11；接地铜箔2与印制电路板1的背面贴合，用于与组装盒体5焊接，接地铜箔2上设有伸入安装槽11内部的铜凸台21，铜凸台21的台面为用于焊接或通过导电胶粘接芯片3的安装面211，安装面211上镀覆有镍金层。
应当说明，通常微组装基板上根据需要安装一个或多个芯片3，本实施例中只对其中一个安装位置的结构进行了说明，对于安装多个芯片3的微组装基板，相应的具有多个安装位置，每个安装位置都采用与本发明微组装结构描述的结构形式。
另外，印制电路板1有单层结构的(参见图1)，也有多层层叠结构的(参见图2)，其中，单层结构的正面用于印刷电路图形，多层层叠结构的在每层的上表面即正面均印刷有相应的电路图形。
本发明提供的微组装基板机构的制作方式：应当理解，采用单层结构或多层层叠结构的印制电路板1的微组装基板的制作方式相同，在此以单层结构进行说明，印制电路板1为刚性或柔性绝缘材料，一面用于印刷电路图形，另一面用于粘合铜箔，安装槽11采用挖槽的方式加工，安装槽11的深度以将印制电路板1挖透并漏出贴合于其背面的接地铜箔2为准，安装槽11挖成后，通过在露出的接地铜箔2上进行镀铜，镀铜层填充于安装槽11内部，可根据印制电路板1的厚度，镀铜层以电镀至安装槽11的中间位置(接近印制电路板1厚度的一半)为宜，从而形成伸入安装槽11内部的铜凸台21，最终将铜凸台21上进行度镀覆镍金层，形成用于焊接或粘接芯片3的安装面211。
本发明提供的微组装基板结构，与现有技术相比，在进行芯片3微组装时，开设的安装槽11无需将整个基板完全挖通，只需挖通印制电路板1露出接地铜箔2，然后在露出的接地铜箔2上镀铜形成伸入安装槽11内部的铜凸台21，铜凸台21的台面作为安装面211，安装面211进行镀覆镍金层后能够与芯片3直接进行焊接或粘接，工艺过程简单，芯片3的微组装效率高；且由于接地铜箔2无需挖通，因此安装面211与组装盒体5表面之间能够保持隔绝状态，从而能够避免接地铜箔2与组装盒体5进行焊接时(图1中接地铜箔2与组装盒体5之间为焊接层6)向安装槽11内溢出焊料，能够确保安装面211的表面平整清洁，提高芯片3与安装面211之间的焊接或粘接可靠性，进而提高芯片3微组装的成品率。
作为本发明提供的微组装基板结构的一种具体实施方式，请参阅图1及图2，接地铜箔2的厚度为195～205μm；铜凸台21伸入安装槽11内的深度为95～105μm。
由于传统的接地铜箔2的厚度约为50μm，若芯片3直接安装到这种接地铜箔2上容易发生变形，导致芯片3受力开裂，在此采用厚度为195～205μm的接地铜箔2，并且将铜凸台21的镀铜厚度加工至95～105μm，能够提高接地铜箔2的刚度，减小芯片3焊接或粘接变形，从而避免芯片3由于应力作用而开裂，能够提高芯片3的安装稳定性和微组装成品率。
本发明还提供一种芯片微组装方法。请参阅图1至图3，所述芯片微组装方法，包括以下步骤：
步骤S101：在印制电路板1的芯片安装位置开槽露出接地铜箔2，获得芯片3的安装槽11；
步骤S102：于安装槽11内露出的接地铜箔2上电镀铜，获得伸入安装槽11内部的安装面211；
步骤S103：在获得的安装面211上镀覆镍金层；
步骤S104：将接地铜箔2与组装盒体5进行烧焊；
步骤S105：将芯片3焊接或粘接于镀覆了镍金层的安装面211上；
步骤S106：将焊接或粘接于安装面211上的芯片3的键合线与印刷于印制电路板1上的相应的电路图形进行键合。
应当理解，请参阅图5，传统的微组装工艺中采用焊接组装的工艺过程依次为：载体准备(包括载体的设计、加工及管理)、安装槽刮锡、载体一次搪锡、芯片搪锡、芯片和载体烧焊、盒体搪锡、载体二次搪锡、载体和盒体烧焊。传统的微组装工艺中采用粘接组装的过程依次为：载体准备(包括载体的设计、加工及管理)、安装槽刮锡、芯片和载体粘接、载体和盒体粘接。其中，由于基板背面的接地铜箔与盒体表面焊接时产生的多余焊料进入安装槽区域，在安装面上形成凹凸不平的焊料烧结层，影响载体与盒体焊接或粘接的可靠性，因此，两种方式(焊接或粘接)均需要进行载体准备及安装槽的刮锡操作，由于对于刮锡操作过程而言，操作难度大，刮锡完成后也无法保证安装面的平整度，而且在刮锡过程中容易因力度控制失误而导致损伤盒体表面，造成盒体内部的铝基材暴露而润湿，从而使盒体无法继续使用，产生废品。
本发明提供的芯片微组装方法，无需进行组装前的载体准备(包括载体设计、加工、管理等工作)、安装槽刮锡、载体两次搪锡、芯片与载体烧焊或粘接等多道工序，从而提高了芯片的微组装工作效率；由于开设的安装槽11并未贯通接地铜箔2，因此安装面211与组装盒体5表面之间能够保持隔绝状态，从而能够避免接地铜箔2与组装盒体5进行焊接时向安装槽11内溢出焊料，能够确保安装面211的表面平整清洁，提高芯片3与安装面211之间的焊接或粘接可靠性，进而提高芯片3微组装的成品率。
作为本发明提供的芯片微组装方法的一种具体实施方式，请参阅图1、图2及图4，在印制电路板1的芯片安装位置开槽露出接地铜箔2，获得芯片3的安装槽11之前还包括：
步骤S100：在印制电路板1的背面粘合接地铜箔2；
其中，接地铜箔2的厚度为195～205μm，且安装面211伸入安装槽11内的深度为95～105μm。
采用厚度为195～205μm的接地铜箔2，并且将铜凸台21的镀铜厚度加工至95～105μm，能够提高接地铜箔2的刚度，减小芯片3焊接或粘接变形，从而避免芯片3由于应力作用而开裂，能够提高芯片3的安装稳定性和微组装成品率。
作为本发明实施例的一种具体实施方式，请参阅图1、图2及图4，在获得的安装面211上镀覆镍金层包括：在安装面211上依次电镀镍、电镀金，获得镍金层。在安装面211上先进行电镀镍，再进行电镀金，从而使镀镍层作为安装面211(铜)与镀金层之间的阻挡层，能够避免在基板(接地铜箔2与组装盒体5烧焊)焊接、芯片3焊接(芯片3与安装面211焊接)或导电胶固化等高温环境下，铜料扩散至镀金层表面产生氧化而对后续键合造成影响，提高成品率。
作为本发明实施例的一种具体实施方式，请参阅图1、图2及图4，将芯片3焊接于镀覆了镍金层的安装面211上包括：将芯片3与安装面211通过焊料片4进行真空焊接，焊料片4为In97Ag3焊料，焊接温度为160～170℃。应当说明，接地铜箔2优先采用铜纯度较高的无氧铜材料，In97Ag3焊料的热导率高、焊接应力低，将芯片3与安装面211直接进行焊接，无需再采用热导率远低于铜的钼铜或钨铜载体，不仅能够通过焊料的形变吸收焊接应力，还能够保证高热导率，从而能够提高芯片3安装可靠性，且利于芯片3散热，尤其对于大功率芯片3而言，能够具备良好的散热性能，从而提升产品性能优势。
作为本发明实施例的一种具体实施方式，请参阅图1、图2及图4，将芯片3焊接于镀覆了镍金层的安装面211上包括：在芯片3背面进行搪锡；在安装面211上进行搪锡；将搪锡后的芯片3通过焊料片4烧焊于搪锡后的安装面211上。通过在芯片3背面和安装面211上分别进行搪锡，能够提高两个焊接面之间的润湿程度，确保焊接质量，提高芯片3组装可靠性。
在本实施例中，搪锡采用的焊料为In97Ag3焊料；焊料片4为In97Ag3焊料，烧焊温度为160～170℃。与真空焊接相同，采用In97Ag3焊料在160～170℃的焊接温度下进行焊接，能够利用焊料的低应力或无应力特性吸收焊接应力，利用焊料的高热导率特性降低热阻，从而提高产品散热性能。
具体的，焊料片4的厚度为50～100μm。方便通过焊料的形变充分充分释放焊接过程中产生的热应力，从而降低焊接空洞率，提高焊接可靠性，确保芯片3组装的质量高。
作为本发明实施例的一种具体实施方式，请参阅图1、图2及图4，将芯片3粘接于镀覆了镍金层的安装面211上包括：将芯片3与安装面211通过导电胶进行粘接并固化。芯片3与安装面211直接通过导电胶进行粘接固化，工艺过程简单，操作方便，芯片3与安装面211之间的连接可靠，导通性好。具体的，导电胶可以为ME8456，将芯片3粘接于安装面211后，置于150℃的粘接环境中固化3h，即可完成芯片3的组装，当然，对于其它导电胶产品，应当根据导电胶自身特性对其固化温度和时间进行相应的调整，以保证芯片3的组装可靠。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.微组装基板结构，其特征在于，包括：
印制电路板，为单层结构或多层层叠结构，所述单层结构的正面或所述多层层叠结构的正面及各层之间用于印刷电路图形，所述印制电路板上开设有用于容纳芯片的安装槽；
接地铜箔，与所述印制电路板的背面贴合，用于与组装盒体焊接，所述接地铜箔上设有伸入所述安装槽内部的铜凸台，所述铜凸台的台面为用于焊接或通过导电胶粘接所述芯片的安装面，所述安装面上镀覆有镍金层。
2.如权利要求1所述的微组装基板结构，其特征在于，所述接地铜箔的厚度为195～205μm；所述铜凸台伸入所述安装槽内的深度为95～105μm。
3.芯片微组装方法，其特征在于，包括以下步骤：
在印制电路板的芯片安装位置开槽露出接地铜箔，获得所述芯片的安装槽；
于所述安装槽内露出的所述接地铜箔上电镀铜，获得伸入所述安装槽内部的安装面；
在获得的所述安装面上镀覆镍金层；
将所述接地铜箔与组装盒体进行烧焊；
将所述芯片焊接或粘接于镀覆了所述镍金层的所述安装面上；
将焊接或粘接于所述安装面上的所述芯片的键合线与所述印制电路板上的相应的电路图形进行键合。
4.如权利要求3所述的芯片微组装方法，其特征在于，所述在印制电路板的芯片安装位置开槽露出接地铜箔，获得所述芯片的安装槽之前还包括：在所述印制电路板的背面粘合接地铜箔；
其中，所述接地铜箔的厚度为195～205μm，且所述安装面伸入所述安装槽内的深度为95～105μm。
5.如权利要求3所述的芯片微组装方法，其特征在于，所述在获得的所述安装面上镀覆镍金层包括：在所述安装面上依次电镀镍、电镀金，获得所述镍金层。
6.如权利要求3所述的芯片微组装方法，其特征在于，所述将所述芯片焊接于镀覆了所述镍金层的所述安装面上包括：将所述芯片与所述安装面通过焊料片进行真空焊接，所述焊料片为In97Ag3焊料，焊接温度为160～170℃。
7.如权利要求3所述的芯片微组装方法，其特征在于，所述将所述芯片焊接于镀覆了所述镍金层的所述安装面上包括：
在所述芯片背面进行搪锡；
在所述安装面上进行搪锡；
将搪锡后的所述芯片通过焊料片烧焊于搪锡后的所述安装面上。
8.如权利要求7所述的芯片微组装方法，其特征在于，所述搪锡采用的焊料为In97Ag3焊料；所述焊料片为In97Ag3焊料，烧焊温度为160～170℃。
9.如权利要求6-8任一项所述的芯片微组装方法，其特征在于，所述焊料片的厚度为50～100μm。
10.如权利要求3所述的芯片微组装方法，其特征在于，所述将所述芯片粘接于镀覆了所述镍金层的所述安装面上包括：将所述芯片与所述安装面通过导电胶进行粘接并固化。
CN202010955717.7A 2020-09-11 2020-09-11 微组装基板结构及芯片微组装方法 Pending CN112216675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010955717.7A CN112216675A (zh) 2020-09-11 2020-09-11 微组装基板结构及芯片微组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010955717.7A CN112216675A (zh) 2020-09-11 2020-09-11 微组装基板结构及芯片微组装方法

Publications (1)

Publication Number Publication Date
CN112216675A true CN112216675A (zh) 2021-01-12

Family

ID=74049322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010955717.7A Pending CN112216675A (zh) 2020-09-11 2020-09-11 微组装基板结构及芯片微组装方法

Country Status (1)

Country Link
CN (1) CN112216675A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
CN1317389A (zh) * 2000-03-24 2001-10-17 德克萨斯仪器股份有限公司 用于铜金属化集成电路的丝焊工艺
CN1535103A (zh) * 2003-03-18 2004-10-06 日本特殊陶业株式会社 接线板
GB201007891D0 (en) * 2010-05-11 2010-06-23 Quanta Light Ind Ltd Thermal core printed circuit board and device formed thereon
CN101840988A (zh) * 2010-04-22 2010-09-22 傲迪特半导体(南京)有限公司 汽车前大灯发热pcb基台及其制作方法
CN103413803A (zh) * 2013-07-10 2013-11-27 中国电子科技集团公司第四十一研究所 一种混合集成电路及其制造方法
CN103904396A (zh) * 2014-03-14 2014-07-02 中国电子科技集团公司第十三研究所 一种基于siw的毫米波芯片气密性封装结构
CN105965120A (zh) * 2016-06-03 2016-09-28 湖北三江航天险峰电子信息有限公司 一种GaAs微波功放芯片的半自动共晶焊接方法及产品
CN108886566A (zh) * 2016-12-27 2018-11-23 华为技术有限公司 一种摄像头基板组件、摄像头模组及终端设备
CN110402030A (zh) * 2019-07-29 2019-11-01 成都明天高新产业有限责任公司 一种印制电路板散热结构的制造方法及印制电路板
CN110660678A (zh) * 2019-10-11 2020-01-07 广州安波通信科技有限公司 一种芯片结构组装方法及芯片结构
CN110854083A (zh) * 2019-11-22 2020-02-28 海光信息技术有限公司 半导体芯片的封装结构及其封装工艺
CN111128912A (zh) * 2019-12-23 2020-05-08 海光信息技术有限公司 封装结构及其制备方法
CN111586965A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基材的高功率共形组件制备方法及共形组件

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
CN1317389A (zh) * 2000-03-24 2001-10-17 德克萨斯仪器股份有限公司 用于铜金属化集成电路的丝焊工艺
CN1535103A (zh) * 2003-03-18 2004-10-06 日本特殊陶业株式会社 接线板
CN101840988A (zh) * 2010-04-22 2010-09-22 傲迪特半导体(南京)有限公司 汽车前大灯发热pcb基台及其制作方法
GB201007891D0 (en) * 2010-05-11 2010-06-23 Quanta Light Ind Ltd Thermal core printed circuit board and device formed thereon
CN103413803A (zh) * 2013-07-10 2013-11-27 中国电子科技集团公司第四十一研究所 一种混合集成电路及其制造方法
CN103904396A (zh) * 2014-03-14 2014-07-02 中国电子科技集团公司第十三研究所 一种基于siw的毫米波芯片气密性封装结构
CN105965120A (zh) * 2016-06-03 2016-09-28 湖北三江航天险峰电子信息有限公司 一种GaAs微波功放芯片的半自动共晶焊接方法及产品
CN108886566A (zh) * 2016-12-27 2018-11-23 华为技术有限公司 一种摄像头基板组件、摄像头模组及终端设备
CN110402030A (zh) * 2019-07-29 2019-11-01 成都明天高新产业有限责任公司 一种印制电路板散热结构的制造方法及印制电路板
CN110660678A (zh) * 2019-10-11 2020-01-07 广州安波通信科技有限公司 一种芯片结构组装方法及芯片结构
CN110854083A (zh) * 2019-11-22 2020-02-28 海光信息技术有限公司 半导体芯片的封装结构及其封装工艺
CN111128912A (zh) * 2019-12-23 2020-05-08 海光信息技术有限公司 封装结构及其制备方法
CN111586965A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基材的高功率共形组件制备方法及共形组件

Similar Documents

Publication Publication Date Title
US6740903B2 (en) Substrate for light emitting diodes
US20110260200A1 (en) Method of fabricating non-metal led substrate and non-metal led substrate and method of fabricating led device using the non-metal led substrate and led device with the non-metal led substrate
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
KR20190139810A (ko) 반도체용 방열기판의 제조 방법
CN108550566B (zh) 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN108417501B (zh) 功率模块及其制备方法
CN111132476A (zh) 双面线路散热基板的制备方法
JP4460341B2 (ja) 配線基板およびその製造方法
JP5141566B2 (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
CN113707634A (zh) 片式封装外壳
CN114026967B (zh) 陶瓷基板制造方法
CN102117801B (zh) 高功率型发光二极管模块结构制作方法
CN219040462U (zh) 一种使用铝包铜线键合SiC芯片的半导体功率模块
CN112216675A (zh) 微组装基板结构及芯片微组装方法
CN212659822U (zh) 热电分离的基板结构及封装结构
CN214228544U (zh) 铜基散热线路板
CN217721587U (zh) 结构稳固型陶瓷基板
CN218004827U (zh) 一种新型陶瓷多层封装结构
US20220199543A1 (en) Electronic subassembly and electronic assemblage
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
US11761108B2 (en) Method for producing insulated circuit board using a mask and partial plating method using the mask
CN114039270B (zh) To管座以及to管座的制备方法
CN219592686U (zh) 应用于光源模组的复合基板及光源模组
CN217011281U (zh) 一种镍铜结合散热模块板
CN211047364U (zh) 一种多层电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210112