CN1472623A - 块间接口电路和系统大规模集成电路 - Google Patents
块间接口电路和系统大规模集成电路 Download PDFInfo
- Publication number
- CN1472623A CN1472623A CNA031453872A CN03145387A CN1472623A CN 1472623 A CN1472623 A CN 1472623A CN A031453872 A CNA031453872 A CN A031453872A CN 03145387 A CN03145387 A CN 03145387A CN 1472623 A CN1472623 A CN 1472623A
- Authority
- CN
- China
- Prior art keywords
- circuit
- power supply
- piece
- gate
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009885 systemic effect Effects 0.000 title 1
- 230000015556 catabolic process Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 206010016275 Fear Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
一种块间接口电路,其利用简单的电路,有效地防止由于切断LSI中的块的电源所引起的麻烦的出现(例如,由于在布线中的不稳定电势而导致的击穿电流流入),使得信号在所述块间传送并且所述块的电源独立地被中断。在所述电路中,门电路112和114分别提供在相互传送信号的块102和104中,并且接口控制电路202动态地控制门电路112和114的各个输入电平。换言之,所述电路202将其电源被接通的块中的门电路112或114的输入电平固定为“L”,因此强制性地将该门电路的输出电平固定为“L”。
Description
技术领域
本发明涉及一种块间接口电路和系统LSI(大规模集成电路)。
背景技术
目前存在多种用于设置低功率损耗模式的电路,以减少在诸如非常需要减少功率损耗的蜂窝电话等设备中的功率损耗的技术。
通常,当完全切断整个电路的电源时,功率损耗变为零,但是当再次接通电源时,需要等待一段时间,以使电路运行。
因此,在低功率损耗模式中,通常将电路设置为非操作状态(例如,通过中断信号输入,以禁止信号线中的电平变化)或中止部分电路中的电源,而不是关断整个电路的电源(例如,整个宏块)。
在最近几年,系统LSI的规模的增加已经被发展,并且过去作为IC单独构造的多种不同类型的电路被集成到单个半导体基片上已成为一种趋势。
增加系统LSI的规模对于减少封装面积非常有效,并且随着尺寸的减少,可以期待在功率损耗方面的进一步地减少。例如,在诸如蜂窝电话的移动终端中,与多种功能和速率方面的加速增加相对应的是,电池的寿命减少了,对于低功率损耗的市场需求变得日益强烈。
因此,在安装于诸如移动终端的装置上的大规模系统LSI中,人们担心以下传统的低功率损耗模式技术不能适当地满足减少功率损耗的需求。
因此,在通常的常识之外,本发明的发明者通过精确地控制集成在系统LSI上的多种不同类型的块(宏块)的每一个上的电源,以实现关断整个块,来检查在功率损耗减少功能方面的提高。
在系统LSI的情况下,由于封装了多种不同类型的功能块,所以如下情况的存在具有很高的可能性,即,对应于块的使用和块的合作的必要性,存在不必同时接通的块,因此,考虑通过精确地控制这种块的电源以便及时地关断,来增加功率损耗的降低的效果。
此外,由于在最近几年已经有了3V以下的电源电压,因此与统一使用5V电源的时候相比,电源电压显著降低,即使当已经被关断的电源被再次接通,对于电压达到预定值所需的时间也减少了,有鉴于此,控制每个块的电源的接通/切断被认为是有利的。
然而,当独立地接通或关断每个块的电源时,例如,在存在传送相邻块之间的信号的通路的情况下,其电源被关断的块的所有电路的中止使得通路的电势不稳定,并且担心这种不稳定电势使得构成CMOS反向器的两个晶体管将要被同时导通,由此产生击穿电流。
作为防备这种情况的措施,已知一种技术:用于提供具有门电路的信号通路,以强制性地固定门电路的输出。为了利用这种技术,必须总是接通电源(即,电源不能在接通或关断之间切换)。
然而,总是接通的电源的存在与减少功率损耗的要求相矛盾,并且实施这种电源的配线(电源布线)增加了布局的限制,也引起了芯片尺寸的增加。
此外,由于封装在单个基片上的每个块在不规则的间隔被接通或关断,关断块和接通块之间的相对关系总是改变,这是采取措施的障碍。
发明内容
本发明的一个目的是提供一种块间接口电路和系统LSI,其利用简单的电路,有效地防止由于切断LSI中的块的电源所引起的麻烦的出现(例如,由于在布线中的不稳定电势状态而引起的击穿电流流入),在所述LSI中信号在诸块之间传送并且每个块的电源独立地被中断。
根据本发明的一个方面,提供一种块间接口电路,以防止在信号通路上的预定部分中不稳定电势状态的出现,其中在所述信号通路上,在对于多种不同类型块的每个块控制其电源的接通/切断中,在封装于基片上的所述多种不同类型的块之间传送信号。该块间接口电路包括:一对门电路,由配备在发送信号的第一块中、并由第一块的电源操作的第一门电路,以及配备在接收信号的第二块中、并由第二块的电源操作的第二门电路组成;以及一电路,具有如下功能,即,当第一块或第二块中任一块的电源被接通,另一块的电源被切断时,利用接通的块的电源,分别强制性地固定其电源被接通的第一块或第二块中所配备的第一门电路或第二门电路的输入电平,因而,强制性地固定门电路的输出端电势。
附图说明
在下文中,通过结合附图根据以下的描述,本发明的上述和其他目的以及特性将变得更加清楚,其中通过举例方式说明一个示例,其中:
图1是根据本发明的第一实施例说明电源系统和系统LSI的整个结构的框图;
图2A是说明在第一实施例中的块间接口电路的结构以及在发送信号的块的电源被切断和接收信号的块的电源被接通的情况下电路中的操作的图;
图2B是说明在第一实施例中的块间接口电路的结构以及在发送信号的块的电源被接通和接收信号的块的电源被关断的情况下电路中的操作的图;
图3是说明根据本发明的第二实施例的系统LSI的结构的框图;
图4A是说明在第二实施例中的块间接口电路的结构以及在发送信号的块的电源被切断和接收信号的块的电源被接通的情况下电路的操作的图;
图4B是说明在第二实施例中块间接口电路的结构以及在发送信号的块的电源被接通和接收信号的块的电源被切断的情况下的电路的操作的图;
图5是说明根据本发明的第三实施例的系统LSI的结构框图;
图6A是说明在第三实施例中块间接口电路的结构以及在发送信号的块的电源被切断和接收信号的块的电源被接通的情况下的电路的操作的图;
图6B是说明在第三实施例中块间接口电路的结构以及在发送信号的块的电源被接通和接收信号的块的电源被切断的情况下的电路的操作的图;
图7A是说明构成块间接口电路的一对门电路结构的例子以及在发送信号的块的电源被切断和接收信号的块的电源被接通的情况下的特性(characteristic)电路操作的图;
图7B是说明构成块间接口电路的一对门电路结构的例子以及在发送信号的块的电源被接通和接收信号的块的电源被切断的情况下的特性电路操作的图;
图8A是说明构成块间接口电路的一对门电路结构的另一个例子以及在切断发送信号的块的电源和接通接收信号的块的电源的情况下的特性电路操作的图;
图8B是说明构成块间接口电路的一对门电路结构的另一个例子以及在接通发送信号的块的电源和切断接收信号的块的电源的情况下的特性电路操作的图;
图9A是说明构成块间接口电路的一对门电路结构的另一个例子以及在切断发送信号的块的电源和接通接收信号的块的电源的情况下的特性电路操作的图;
图9B是说明构成块间接口电路的一对门电路结构的另一个例子以及在接通发送信号的块的电源和切断接收信号的块的电源的情况下的特性电路操作的图;
图10A是说明构成块间接口电路的一对门电路结构的另一个例子以及在切断发送信号的块的电源和接通接收信号的块的电源的情况下的特性电路操作的图;
图10B是说明构成块间接口电路的一对门电路结构的另一个例子以及在接通发送信号的块的电源和切断接收信号的块的电源的情况下的特性电路操作的图;
图11A是说明构成块间接口电路的一对门电路结构的另一个例子以及在切断发送信号的块的电源和接通接收信号的块的电源的情况下的特性电路操作的图;
图11B是说明构成块间接口电路的一对门电路结构的另一个例子以及在接通发送信号的块的电源和切断接收信号的块的电源的情况下的特性电路操作的图;
图12A是说明构成块间接口电路的一对门电路结构的另一个例子以及在切断发送信号的块的电源和接通接收信号的块的电源的情况下的特性电路操作的图;
图12B是说明构成块间接口电路的一对门电路结构的另一个例子以及在接通发送信号的块的电源和切断接收信号的块的电源的情况下的特性电路操作的图;
具体实施方式
通过借助附图在下文中将描述本发明的实施例。
(第一实施例)
图1是说明根据本发明的第一实施例的电源系统和系统LSI的整个结构的图。
如图1所示,在系统LSI(系统LSI芯片)100上封装了模拟/数字混合电路102、DSP块104、存储块106和CPU块108。
模拟/数字混合电路102、DSP块104、存储块106和CPU块108分别配有电源垫片(pad)PA1、PA2、PA3和PA4。电源控制电路(电源控制LSI)110通过电源垫片PA1-PA4分别向块102、104、106和108提供电源电压。
电源控制电路(电源控制LSI)110独立地控制块102、104、106和108的接通/切断。例如,电源控制电路110被施加到一TDD(时分双工)蜂窝电话,在通信方的通信时刻切断电话的传输电路(例如,其属于模拟/数字混合电路102)的电源。此外,当电源控制电路110被施加到控制家庭网络(homenetwork)的便携式终端时,除了具有需要控制的功能的块之外,其它块的电源被切断。
在图1的块102、104、106和108中,所述块相互传送信号。在图1中,由虚线围成的四个部分INC1、INC2、INC3和INC4的每一个是构成本发明的块间接口电路的一对门电路。一对门电路INC1具有两个门(与门)电路,112和114。与一对门电路INC1中一样,一对门电路INC2具有两个门电路,112a和114a;一对门电路INC3具有两个门电路,112b和114b;以及一对门电路INC4具有两个门电路,112c和114c。
下面将参考图2A和2B描述本实施例的块间接口电路的结构和操作。为了便于说明,图中给出了块102和104之间的块间接口电路。其它块间接口电路的结构和操作与之相同。
图2A说明了作为信号发送方的块102的电源被切断和作为信号接收方的块104的电源被接通的情形,并且图2B说明了作为信号发送方的块102的电源被接通和作为信号接收方的块104的电源被切断的情形。
如图所示,块102配有内部电源线BS1,以及块104配有内部电源线BS2。在块102中,来自图1中所示的电源垫片PA1的电源电压通过内部电源端子116和内部电源线BS1被施加到电路118、电势固定电路120和门电路112。同时,在块104中,来自如图1所示电源垫片PA2的电源电压通过内部电源端子122和内部电源线BS2被施加到电路124、电势固定电路126和门电路114。
块102中提供的电路118通过一对门电路(两个门电路112和114)将信号发送到块104中提供的电路124。
此外,在这个实施例中,这对门电路INC1是由两个与门112和114的组合构成的。在第四实施例中将描述并考虑构成块间接口电路的一对门电路的各种变形。
每个电势固定电路120和126总是检测电路所属于的块的电源电压,接收其它块的电源的接通/切断信息(而产生信息的部分未示出,例如在监测每个块的电源的接通/切断的电路中产生信息),并且当该块的电源被接通以及其它块的电源被切断时,向门电路112和114提供低电平(L)输出,因此强制性地将门电路112和114的输出固定为低电平(L)。
此外,当该块和其它块的电源都接通时,电势固定电路120和126中的每一个向门电路112和114提供高电平(H)输出。这样,块102中的电路118能够通过一对门电路INC1(两个门电路112和114)无限制地将信号发送到块104中的电路124。
在图2A中,由于块102的电源被切断,门电路112的输出端的电势处于高阻抗状态(在图中由Z表示)。
然而,由于块104中的门电路(与门)114的一个输入由电势固定电路126的功能固定在低电平,门电路114的输出端的电势强制性地固定在低电平。
这样,由于CMOS电路的两个晶体管(未示出)同时处于接通,所以可以确保防止击穿电流的流入。
同时,在图2B中,由于块102的电源被接通和块104的电源被切断,块104中的门电路114的输出端的电势处于高阻抗状态(Z状态)。
在这种情况下,当非操作状态的门电路114的输入电平不稳定时,则由于某些因素或在接通块104的电源之后CMOS晶体管立即同时导通,电路114的输出端电平存在着变化的危险,因此击穿电流流入。
然而,块102中电路112的输出端被强制性地固定在低电平(L)。这样,在因为电源被切断而导致电势不稳定的块104中的电路124中,即使当再次提供电源,也不用担心击穿电流流入。
因此,在本实施例的块间接口电路中,由于利用接通的块的电源(内部电源)同时利用具有简单结构的电路,固定预定部分的电势,所以不必使用总是接通的电源,并且不会出现诸如增加芯片尺寸和由于引线导致的增加电源损耗等麻烦。
通过利用本发明的块间接口,可以无限制地控制如图1中所示的系统LSI中每个块的电源的接通/切断,并且对于每个块是安全的,同时可以有效地减少系统LSI的电源损耗。
(第二实施例)
下面将参考图3和4说明根据本发明第二实施例的系统LSI的结构和块间接口电路的操作。
除了系统LSI 200具有接口控制电路202,并且利用从接口控制电路202输出的控制信号,分别强制性地固定块间接口电路中的一对门电路INC1-INC4的输入电平之外,图3中系统LSI 200的结构与图1中系统LSI 100的结构相同。
接口控制电路202从电源控制电路(电源控制LSI)110接收关于每个块电源的控制的信息,并且基于该信息,产生控制信号。
此外,虽然在本实施例中接口控制电路202被安装在系统LSI 200的外部,也可将电路202安装在系统LSI 200的内部。
如图4A所示,当切断块102的电源并接通块104的电源时,接口控制电路202将块104中的门电路的一个输入信号电平固定在低电平。
这样,即使当其它输入信号电平处于高阻抗状态(不稳定电势),门电路(与门)114的输出电平被固定在低电平(L),因此可以确保防止击穿电流的出现。
此外,如图4B所示,当接通块102的电源并切断块104的电源时,块102中的门电路112的输出端被强制性地固定在低电平(L)。因此,在电源被切断并且电势不稳定的块104的电路124中,即使当再次接通电源时也不用担心击穿电流流入。
在这个实施例中,基于来自电源控制电路(电源控制LSI)110的控制信息,接口控制电路202能够自适应地并且非常准确地控制块间接口电路的门电路的输入。
(第三实施例)
下面将参考图5和6描述根据本发明的第三实施例的块间接口电路的操作和结构以及系统LSI的结构。
除了在系统LSI 300中,块102、104、106和108分别具有电源接口控制电路302、304、306和308,以控制各个块内部的电源和各对门电路的输入电平的固定之外,在图5中的LSI 300的结构基本上与图1中的系统LSI 100的结构相同。
如图6A所示,电源接口控制电路302和304分别控制块102和104中内部电源电压的供应和中断。此外,电源接口控制电路302和304控制门电路112和114的输入电平的固定。
当切断块102的电源并接通块104的电源时,电源接口控制电路304将块104中的门电路114的一个输入信号电平固定为低电平。
这样,即使当其它输入信号电平处于高阻抗状态(不稳定电势)时,门电路(与门)114的输出电平被固定为低电平(L),因此可以确保防止击穿电流的出现。
此外,如图6B所示,当接通块102的电源并切断块104的电源时,块102中的门电路112的输出端被强制性地固定在低电平(L)。
因此,在电源被切断且电势不稳定的块104的电路124中,即使当再次接通电源也不必担心击穿电流流入。
此外,虽然在图5、图6A和图6B的例子中同时使用了电源控制电路(电源控制LSI)110和在各个块中所提供的电源接口控制电路302、304、306和308,也可以采用如下结构,即,具有与图3中的接口控制电路202相同功能的电源控制电路(电源控制LSI)110,并去除各块中的电源接口控制电路302、304、306和308。
在这个实施例中,由于控制每个块的内部电源的所述电路同时控制块间接口电路,所以具有以下优点:每个块的电源的接通/切断可以很容易并准确地与块间接口的控制相关。
(第四实施例)
图7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、12A和12B是显示构成块间接口电路的一对门电路各种变形的电路图。
图7A、8A、9A、10A、11A和12A显示了如图2A中的切断块102和接通块104的情形,而图7B、8B、9B、10B、11B和12B显示了如图2B中的接通块102并切断块104的情形。
在如图7A和7B中所示的一对门电路中,与门702以及或门704被用作一对门电路。
在图7A中,或门704的一个输入电平被固定为“H”,结果,或门704的输出电平被固定为“H”。在图7B中,与门702的一个输入电平被固定为“L”,结果,与门702的输出电平被固定为“L”。
因此,可以防止由预定部分中的不稳定电势所引起的击穿电流的出现。
在如图8A和8B中所示的一对门电路中,或门802以及与门804被用作一对门电路。
在图8A中,与门804的一个输入电平被固定为“L”,结果,与门804的输出电平被固定为“L”。
在图8B中,或门802的一个输入电平被固定为“H”,结果,或门802的输出电平被固定为“H”。
在如图9A和9B所示的一对门电路中,与非门902以及与非门904被用作一对门电路。
在图9A中,与非门904的一个输入电平被固定为“L”,结果,与非门904的输出电平被固定为“H”。
在图9B中,与非门902的一个输入电平被固定为“L”,结果,与非门902的输出电平被固定为“H”。
在如图10A和10B所示的一对门电路中,与非门1002以及或非门1004被用作一对门电路。
在图10A中,或非门1004的一个输入电平被固定为“H”,结果,或非门1004的输出电平被固定为“L”。
在图10B中,与非门1002的一个输入电平被固定为“L”,结果,与非门1002的输出电平被固定为“H”。
在如图11A和11B所示的一对门电路中,或非门1102以及或非门1104被用作一对门电路。
在图11A中,或非门1104的一个输入电平被固定为“H”,结果,或非门1104的输出电平被固定为“L”。
在图11B中,或非门1102的一个输入电平被固定为“H”,结果,或非门1102的输出电平被固定为“L”。
在如图12A和12B所示的一对门电路中,或非门1202以及与非门1204被用作一对门电路。
在图12A中,与非门1204的一个输入电平被固定为“L”,结果,与非门1204的输出电平被固定为“H”。
在图12B中,或非门1202的一个输入电平被固定为“H”,结果,或非门1202的输出电平被固定为“L”。
就防止击穿电流出现的效果而言,这些电路结构之间没有区别。然而,晶体管电路经常使用具有基于源极输出的晶体管(在双极晶体管,基于射极),在这种情况下,输出电平与输入电平反相。
因此,通过利用诸如或非以及与非的负逻辑门的组合来代替利用诸如或以及与的正逻辑门的组合,信号不需要在反相器中被反相,因此可以减少门的数量(晶体管的数量)。
如上所述,根据本发明,在LSI中,有效地利用简单的电路,可以防止由切断块的电源所引起的麻烦的出现(诸如,由布线的不稳定电势所引起的击穿电流的出现),其中在所述LSI中,信号在诸块之间传送并且独立地中断各个块的电源。
换言之,本发明的块间接口电路的结构是简单的,该结构通过利用所述块的电源,使得不必单独地提供总是接通的电源,因而可以防止由于引线导致的芯片尺寸的增加,同时还可以防止功率损耗的增加。
通过利用本发明的块间接口电路,可以对于每个块动态地改变封装在系统LSI上的多个块的电源的接通/切断,而不必担心诸如击穿电流出现等麻烦,由此有效减少了功率损耗。
本发明并不局限于上述实施例,在不脱离本发明的范围的情况下,可以对其进行各种变动和修改。
本申请是基于2002年7月11日提交的日本专利申请No.2002-202850提出的,其全部内容结合于此作为参考。
Claims (6)
1.一种块间接口电路,用于防止在信号通路上的预定部分中不稳定电势状态的出现,其中在所述信号通路上,在对于多种不同类型块的每个块控制其电源的接通/切断中,在封装于基片上的所述多种不同类型的块之间传送信号,该块间接口电路包括:
一对门电路,由配备在发送信号的第一块中、并由第一块的电源操作的第一门电路,以及配备在接收信号的第二块中、并由第二块的电源操作的第二门电路组成;以及
一电路,具有如下功能,即,当第一块或第二块中任一块的电源被接通,另一块的电源被切断时,利用接通的块的电源,分别强制性地固定其电源被接通的第一块或第二块中所配备的第一门电路或第二门电路的输入电平,因而,强制性地固定门电路的输出端电势。
2.如权利要求1所述的块间接口电路,其中具有强制性地固定门电路输出端电势功能的所述电路被配备在第一块和第二块的每一个中,并检测第一块或第二块电源的接通,并分别强制性地固定第一门电路或第二电路的输入电平。
3.如权利要求1所述的块间接口电路,其中具有强制性地固定门电路输出端电势功能的所述电路监控第一块或第二块中电源的接通/切断,并提供一信号,以固定在其电源是接通的块中所配备的一对门电路的至少一个输入电平。
4.如权利要求1所述的块间接口电路,其中具有强制性地固定门电路输出端电势功能的所述电路具有如下两个功能,即控制第一块或第二块的电源接通/切断的电源控制电路的功能,和提供一信号以固定其电源是接通的块中所配备的一对门电路的至少一个输入电平的功能。
5.如权利要求1所述的块间接口电路,其中所述一对门电路是由一对或非门、一对或门、一对与门、一对与非门、或非门以及与非门对、或者或门以及与门对组成。
6.一种系统LSI,其对于封装在基片上的多种不同类型块的每个块独立地控制其电源的接通/切断,并且没有总是接通的电源,其中所述系统LSI利用如权利要求1所述的块间接口电路,防止在信号通路上预定部分中不稳定电势状态的出现,其中在所述信号通路上,所述多个块相互传送信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP202850/2002 | 2002-07-11 | ||
JP202850/02 | 2002-07-11 | ||
JP2002202850A JP3609805B2 (ja) | 2002-07-11 | 2002-07-11 | ブロック間インタフェース回路およびシステムlsi |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1472623A true CN1472623A (zh) | 2004-02-04 |
CN1249564C CN1249564C (zh) | 2006-04-05 |
Family
ID=30112650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN03145387.2A Expired - Fee Related CN1249564C (zh) | 2002-07-11 | 2003-07-07 | 块间接口电路和系统大规模集成电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6882175B2 (zh) |
JP (1) | JP3609805B2 (zh) |
CN (1) | CN1249564C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102403035A (zh) * | 2010-09-10 | 2012-04-04 | 株式会社东芝 | 半导体集成电路及其控制系统 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136888B2 (en) * | 2000-08-04 | 2006-11-14 | Arithmatica Limited | Parallel counter and a logic circuit for performing multiplication |
GB2373602B (en) * | 2001-03-22 | 2004-11-17 | Automatic Parallel Designs Ltd | A multiplication logic circuit |
US7205684B2 (en) * | 2002-11-18 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for designing the same |
US7260595B2 (en) * | 2002-12-23 | 2007-08-21 | Arithmatica Limited | Logic circuit and method for carry and sum generation and method of designing such a logic circuit |
US7042246B2 (en) * | 2003-02-11 | 2006-05-09 | Arithmatica Limited | Logic circuits for performing threshold functions |
EP2431839B1 (en) | 2003-03-18 | 2015-09-23 | Panasonic Intellectual Property Management Co., Ltd. | Processor, driving method thereof, and information processing device |
US7279927B2 (en) * | 2004-02-06 | 2007-10-09 | Agere Systems Inc. | Integrated circuit with multiple power domains |
JP4562456B2 (ja) * | 2004-08-20 | 2010-10-13 | パナソニック株式会社 | 半導体集積回路 |
JP2006100991A (ja) * | 2004-09-28 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 不揮発性論理回路及びそれを有するシステムlsi |
GB0519363D0 (en) * | 2005-09-22 | 2005-11-02 | Advanced Risc Mach Ltd | Error propagation in integrated circuits |
JP2007251329A (ja) * | 2006-03-14 | 2007-09-27 | Matsushita Electric Ind Co Ltd | プログラマブルロジックデバイス |
JP2010283544A (ja) * | 2009-06-03 | 2010-12-16 | Panasonic Corp | 半導体集積回路 |
JP2011102764A (ja) * | 2009-11-11 | 2011-05-26 | Renesas Electronics Corp | 半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計プログラム |
US9936037B2 (en) * | 2011-08-17 | 2018-04-03 | Perftech, Inc. | System and method for providing redirections |
CN102684659B (zh) * | 2012-05-23 | 2014-05-14 | 永济新时速电机电器有限责任公司 | 利用cpld实现dsp中断复用的装置 |
US11264989B1 (en) | 2020-08-07 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112123A (en) | 1980-02-12 | 1981-09-04 | Nec Corp | Input circuit |
JPS6181660A (ja) | 1984-09-28 | 1986-04-25 | Fujitsu Ltd | 半導体装置 |
JPS61134821A (ja) | 1984-12-06 | 1986-06-21 | Matsushita Electric Ind Co Ltd | 電源回路 |
JPH023272A (ja) | 1988-06-20 | 1990-01-08 | Oki Electric Ind Co Ltd | 過電流保護機能付き半導体集積回路 |
JP2853718B2 (ja) | 1991-12-18 | 1999-02-03 | 日本電気株式会社 | 出力制御回路 |
US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
JPH1084274A (ja) | 1996-09-09 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 半導体論理回路および回路レイアウト構造 |
DE69716308T2 (de) | 1997-05-01 | 2003-03-06 | Mitsubishi Denki K.K., Tokio/Tokyo | Ausgangspufferschaltung |
KR100297139B1 (ko) * | 1998-04-20 | 2001-10-29 | 가네꼬 히사시 | 반도체 집적회로 |
JP2000207884A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体集積回路装置 |
JP2000299436A (ja) | 1999-04-13 | 2000-10-24 | Hitachi Ltd | 半導体装置 |
JP2001093275A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US6275096B1 (en) | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
-
2002
- 2002-07-11 JP JP2002202850A patent/JP3609805B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-13 US US10/460,175 patent/US6882175B2/en not_active Expired - Lifetime
- 2003-07-07 CN CN03145387.2A patent/CN1249564C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102403035A (zh) * | 2010-09-10 | 2012-04-04 | 株式会社东芝 | 半导体集成电路及其控制系统 |
Also Published As
Publication number | Publication date |
---|---|
US6882175B2 (en) | 2005-04-19 |
US20040010726A1 (en) | 2004-01-15 |
CN1249564C (zh) | 2006-04-05 |
JP2004048370A (ja) | 2004-02-12 |
JP3609805B2 (ja) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1249564C (zh) | 块间接口电路和系统大规模集成电路 | |
CN100340063C (zh) | 半导体集成电路 | |
CN1474505A (zh) | 主从触发电路 | |
CN1433180A (zh) | 半导体器件以及便携式终端设备 | |
CN1565087A (zh) | 高频开关电路及使用该电路的移动通信终端装置 | |
US20090153200A1 (en) | Load drive circuit | |
CN1949658A (zh) | 电力产生控制装置 | |
CN1855724A (zh) | 缓冲电路 | |
US9825480B2 (en) | Apparatus for performing hybrid power control in an electronic device with aid of separated power output nodes for multi-purpose usage of boost | |
CN1239355A (zh) | 半导体集成电路装置 | |
US10150378B2 (en) | Apparatus for performing hybrid power control in an electronic device with aid of separated power output nodes for multi-purpose usage of boost | |
CN1303056A (zh) | 避免浮动状态、进行双向数据传输的双向总线电路 | |
CN1246951C (zh) | Dc/dc转换器控制电路和dc/dc转换器系统 | |
US20150028940A1 (en) | Integrated circuit having at least one functional circuit block operating in multi-source power domain and related system with power management | |
CN1592109A (zh) | 半导体装置 | |
CN118117876A (zh) | 双回路电压钳位 | |
US20100271117A1 (en) | Voltage converter | |
CN1812094A (zh) | 使用较高电压供电电平的低电压逻辑操作 | |
US20120139603A1 (en) | Tunable delay cell apparatus | |
CN1550948A (zh) | 半导体集成电路 | |
CN1649267A (zh) | 监控电源电压的电路装置 | |
US8866533B2 (en) | Method and apparatus for controlling device in electronic equipment | |
JP3864526B2 (ja) | 半導体装置及び電子機器 | |
JP4115973B2 (ja) | 半導体装置および制御方法 | |
CN112350390B (zh) | 充电电路、充电芯片、终端和充电系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060405 Termination date: 20170707 |
|
CF01 | Termination of patent right due to non-payment of annual fee |