CN1471116A - 层叠电容器及其制造方法 - Google Patents

层叠电容器及其制造方法 Download PDF

Info

Publication number
CN1471116A
CN1471116A CNA031457762A CN03145776A CN1471116A CN 1471116 A CN1471116 A CN 1471116A CN A031457762 A CNA031457762 A CN A031457762A CN 03145776 A CN03145776 A CN 03145776A CN 1471116 A CN1471116 A CN 1471116A
Authority
CN
China
Prior art keywords
stacked direction
untreated
sheet
stacked
specific capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031457762A
Other languages
English (en)
Other versions
CN1308979C (zh
Inventor
齐藤贤二
一
茶园广一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN1471116A publication Critical patent/CN1471116A/zh
Application granted granted Critical
Publication of CN1308979C publication Critical patent/CN1308979C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil

Abstract

提供一种稳定并确保接近于设计值的电容量的层叠电容器。通过使共计19个单位电容器UCI－UCn的电容量从层叠方向两侧朝层叠方向中心慢慢增大，在实测上，可使经外部电极4所测定的层叠电容器的电容量接近于在去掉外部电极4的状态下分别测定的单位电容器的电容量的总和。

Description

层叠电容器及其制造方法
技术领域
本发明涉及一种具备多个内部电极层隔着介质层所层叠的片式结构的层叠电容器。
背景技术
层叠电容器是具备多个内部电极层隔着介质层所层叠的片式结构，内部电极层的端部边缘交替地露出在芯片的相对的两个端面，露出在其中一个端面的内部电极层的端部边缘与一对外部电极的其中一个外部电极电气连接，而露出在另一个端面的内部电极层的端部边缘与另一个外部电极电气连接。
在该层叠电容器中，是利用在层叠方向相邻的两个内部电极层及被它们所夹的介质层构成单位电容器，再将该构成的单位电容器以多个并联状态与一对外部电极连接，因此经由外部电极所测定的层叠电容器的电容量可以认为与单位电容器的电容量的总和相同，而在元件设计上基本上也依据该想法来进行。
但是，实际上，经外部电极所测定的层叠电容器的电容量，小于在去掉外部电极的状态下分别测定的单位电容器的电容量的总和，即使同一种类的层叠电容器，上述电容量降低也在20至30％程度的范围内，产生参差不齐的情况。尤其是，上述电容量降低在介质层的厚度较薄且层叠数较多的大电容量类型中表现得更显著。
上述电容量降低推测有各种原因，作为其一种原因例如是芯片内的残留应力。层叠电容器是经过下述两个工序制成，一个是交替层叠未烧结内部电极层与未烧结介质层并进行压接而得到未烧结层叠物的工序，另一个烧结该未烧结层叠物而得到芯片的工序，因此由于在层叠时所产生的应力差或在烧结时所产生的应力差等，在烧结后的芯片中以平衡状态残留有大小或方向不相同的应力。该残留应力由于具有层叠构造的芯片在层叠方向中心的残留应力大于层叠方向外侧的残留应力，因此在加上电压时，残留应力较大部分容易受到压电效应的影响，结果会降低整体的电容量。
发明人鉴于上述情形，经各种实验及考察的结果而完成本案，其目的是在于提供一种可稳定并确保接近于设计值的电容量的层叠电容器
发明内容
为了达到上述目的，本发明的层叠电容器，具备多个内部电极层隔着介质层所层叠的片式结构，内部电极层的端部边缘交替地露出在芯片相对的两个端面，露出在其中一个端面的内部电极层的端部边缘与一对外部电极的其中一个外部电极电气连接，而露出在另一个端面的内部电极层的端部边缘与另一个外部电极电气连接，在该层叠电容器中，将利用在层叠方向相邻的两个内部电极层及被它们所夹的介质层构成的部分作为单位电容器时，芯片内存在的多个单位电容器中，层叠方向中心的单位电容器的电容量大于层叠方向两侧的单位电容器的电容量。
在这里，所谓层叠方向中心的单位电容器，在具有n层内部电极的层叠电容器的情况下，是指由第n/2个内部电极与第n/2+1个内部电极及被它们所夹的介质层所构成的单位电容器。又，层叠方向两侧的单位电容器是指最外层的单位电容器。
依照该层叠电容器，通过使层叠方向中心的单位电容器的电容量大于层叠方向两侧的单位电容器的电容量，可使经外部电极所测定的层叠电容器的电容量接近在去掉外部电极的状态下分别测定的单位电容器的电容量的总和，由此可稳定并确保接近于设计值的电容量。又，通过这样，可提高层叠电容器的耐压特性
本发明的上述目的与其它目的、构成特征、及作用效果，通过以下的说明与附图就可明了。
附图简单说明
图1是表示本发明一实施形态的层叠电容器的纵向剖视图。
图2是表示图1的A-A线剖面图。
图3(A)是表示图1所示的层叠电容器的等效电路图。
图3(B)是表示单位电容器的电容量变化图。
图4是表示与图1所示的层叠电容器构成不相同的层叠电容器的纵向剖视图。
图5是表示与图3(B)所示的不相同的单位电容器的电容量变化图。
具体实施方式
图1是表示本发明的一实施形态的层叠电容器的纵剖视图；图2是表示图1的A-A线剖视图，图中的记号1是芯片，2是内部电极层，3是介质层，4是外部电极。
芯片1是由以BaTIO3等钙钛矿(Perov skite)构造的介质材料作为主成分的介质陶瓷形成，为长方体形状，具备多个(图中为20个)内部电极层2隔着介质层3被层叠的构造。
内部电极层2是由NI、CU 、Pd、Pt。Ag、AU等金属的一种或它们的合金形成矩形状，使得各端部边缘交替地露出在芯片1的相对两个端面(长度方向的端面)
外部电极4是由Ni、CU、Pd、Pt、Ag、All等金属的一种或它们的合金所形成，形成在芯片1的长度方向的两端部，使其覆盖芯片1的长度方向的端面及4个侧面的端部。
露出在芯片1的一个端面的内部电极层2的端部边缘与一个外部电极4电气连接，而露出在芯片1的另一个端面的内部电极层2的端部边缘与另一个外部电极4电气连接。
该层叠电容器是利用在层叠方向相邻的两个内部电极层2及被它们所夹的介质层3构成共计19个单位电容器UC-UCn，如图3(A)所示，共计19个单位UC1～UCn以并联状态与一对外部电极4连接。
另外，在去除外部电极4的状态下分别测量的19个单位电容器UC1～UCn的电容量，如图3(B)所示是层叠方向中心大于层叠方向两侧，具体来说，单位电容器UC～UCn的电容量是从层叠方向两侧朝层叠方向中心(CL)慢慢增加而变化。又，位于层叠方向两侧及其近旁的单位电容器UC的电容量是小于在图3(B)中以虚线所示的设计上的单位电容器的电容量DC，而位于层叠方向中心及其附近的单位f包容器U C的电容量是大于在图3(B)中以虚线所示的设计上的单位电容器的电容量DC。
以下，将上述层叠电容器的制造方法举出一例具体地加以说明。
首先，准备耐还原性的介质粉末，它至少含有由BaTiO3或将BaTiO3的Ba边的部分以Ca、Sr、Mg、Pb的一种或多种置换的材料或将BaTiO3的Ti边的一部分以Zr、Sn的一种或两种置换的材料或将BaO的一部分以SrO、CaO、MgO的一种或多种置换的材料等所构成的钙钛矿构造的介质材料、以及Ho2O3或CeO3等稀土类氧化物或MnO2所构成的耐还原性材料，将该介质粉末与有机粘合剂、有机溶剂、分散剂及增塑剂等以适当重要比例混合，并加以混炼而得到浆料。
之后，将上述浆料通过使用刮刀或模板涂布器等的涂布法以厚度1至5μm涂布在由PET构成的基体薄膜上，经干燥得到未处理片。
然后，以适当重量比例混合Ni、Cu等贱金属粉末与有机粘合剂及有机溶剂等并经混炼得到导体糊浆，利用丝网印刷法或照相凹版印刷法等厚膜形成法，将得到的导体糊浆在上述未处理片上以厚度0.5至3μm且以所定图形进行印刷，并经干燥而形成m×n排列的未烧结内部电极层。
然后，将未形成未烧结内部电极层的未处理片层叠一至数片，再在其上面，层叠所需片数的形成有未烧结内部电极层的未处理片，又在其上面层叠未形成未烧结内部电极层的一至数片未处理片，最后对整体加压，以增加压接程度，得到未烧结层叠物。具体来说，是将以基体薄膜支持状态的未处理片重叠在下方的未处理片上，经压接之后，剥离基体薄膜，依次重复这样的顺序，一直到最后的未处理片，然后对整体加压。
然后，将未烧结层叠物使用切割装置等分割装置等分割成一个一个零件大小，并将分割的未烧结片状体放入烧结炉中，在N2或N2+H2等还原性气氛下或氧分压较低的气氛下，以规定温度加上规定时间进行脱粘粘合剂，之后以规定温度加上规定时间进行正式烧结。由此，含有贱金属粉末的未烧结内部电极层进行烧结，但没有氧化而含有耐还原性的介质粉末的未处理片部分也进行烧结。
在该烧结时，这样设定烧结条件，使得内部电极间的介质层中层叠方向两侧的介电层的介电常数降低，且其降低程度朝层叠方向中心越来越少，使得构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢变大。换言之，使得单位电容器的电容量取决于构成单位电容器的介质层的介电常数而变化。又，能得到此种构成的层叠电容器的烧结条件，是例如在烧结气氛过程中，先在强还原性气氛下进行烧结，而在途中转换成低还原性气氛下进行烧结。
然后，对正式烧结后的芯片进行滚磨，在其长度方向两端部利用浸渍法或滚筒涂布法等方法涂布上述同样的导体糊浆，在上述同样的还原性气氛下或氧分压较低的气氛下，以规定温度加上规定时间加以烘烤，形成外部电极。该外部电极用涂布糊浆的烘烤也可以与未烧结芯片的烧结同时进行，在该情形下，将导体糊浆涂布在未烧结芯片的长度方向两端部之后，将它放入烧结炉，同时进行未烧结芯片的烧结与外部电极用涂布糊浆的烧结。
又，在上述说明中，是利用将未烧结层叠物进行脱粘及正式烧结时的热处理条件，使得构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢变大，但是若利用改变组成或改变混合比等事先准备厚度近似一定而介电常数不同的几种未处理片，并将未处理片层叠，使得高介电常数的未处理片位于层叠方向中心，而朝层叠方向外侧介电常数慢慢变小，则即使不对上述热处理条件采取特殊办法，也可使构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢增大。
又，作为内部电极层的导体糊浆例子所示的是含有贱金属粉末的材料，但作为内部电极层用的导体糊浆或外部电极用的导体糊浆，也可以使用含有贱金属以外的非氧化金属粉末的材料，同时作为浆料也可以使用不含有耐还原性材料的物质，而在大气中这一类氧化性气氛下或氧分压较高的气氛下将未烧结层叠物进行烧结而制成层叠电容器。
在先前所述的层叠电容器中，是对未烧结层叠物在脱粘及正式烧结时的热处理条件采取特殊办法，或通过使用介电常数不相同的未处理片，使得构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢增大，但采用如第4图所示的构成，也可得到具有上述同样的电容量特性的层叠电容器。
图4所示的层叠电容器与图1及图2所示的叠层电容器的不同点在于，是使构成各单位电容器UC的介质层3的介质常数近似一定，而从层叠方向外侧朝层叠方向中心慢慢减小介质层3的厚度。其它构成是与图1所示的层叠电容器相同。
以下，将上述层叠电容器的制造方法举出一例具体地加以说明。
首先，准备与在图1的层叠电容器的制造方法所说明的相同的浆料，将该浆料通过使用刮刀或模板涂布器等的涂布法，以厚度1至5μm涂布在由PET等所形成的基体薄膜上，经干燥得到未处理片。
然后，将与在图1的层叠电容器的制造方法所说明的相同的导体糊浆利用丝网印刷法或照相凹版印刷法等厚膜形成法，在上述未处理片上以厚度0.5至3μm且以规定图案进行印刷，并经干燥而形成m×n排列的未烧结内部电极层。
然后，将未形成未烧结内部电极层的未处理片层叠一至数片，再在其上面，层叠所需片数的形成有未烧结内部电极层的未处理片，又在其上面层叠未形成未烧结内部电极层的一至数片未处理片，最后对整体加压，以增加压接程度，得到未烧结层叠物。具体来说，是将以基体薄膜支持状态的未处理片重叠在下方的未处理片上，经压接之后，剥离基体薄膜，依次重复这样的顺序，一直到最后的未处理片，然后对整体加压。
在该层叠时，使压接层叠方向中心的未处理片时的压力为最高，而随着靠近层叠方向外侧，使得压接未处理片时的压力慢慢变小，利用压接时的压力变化，使得未烧结层叠物的未处理片的厚度从层叠方向外侧朝层叠方向中心慢慢变薄。换言之，使单位电容器的电容量取决于构成单位电容器的介质层的厚度而变化。
又，也可以将用于压接工序的压力装置的上压头、下压头的温度分别独立加以设定，在压接层叠方向中心的未处理片时，使得与层叠方向中心的未处理片接触的上压头的设定温度高于与层叠方向外侧的未处理片接触的下压头的设定温度，利用压接时的压头温度变化，使得未烧结层叠物的未处理片的厚度从层叠方向外侧朝层叠方向中心慢慢变薄。
然后，将未烧结层叠物使用切割装置等分割成一个一个零件大小，并将分割的未烧结芯片放入烧结炉中，在N2或N2+H等还原性气氛下或氧分压较低的气氛下，以规定温度加上所定时间进行脱粘，之后以规定温度加上规定时间进行正式烧结。由此，含有贱金属粉末的未烧结内部电极层进行烧结，但没有氧化，而含有耐还原性的介质粉末的未处理片部分也进行烧结。
然后，对正式烧结后的芯片进行滚磨，在其长度方向两端部利用浸渍法或滚筒涂布法等方法涂布上述同样的导体糊浆，在上述同样的还原性气氛下或氧分压较低的气氛下，以规定温度加上规定时间进行烘烤，形成外部电极该外部电极用涂布糊浆的烘烤也可以与未烧结芯片的烧结同时进行，在该情形下，将导体糊浆涂布在未烧结芯片的长度方向两端部之后，将它放入烧结炉，同时进行未烧结芯片的烧结与外部电极用涂布糊浆的烧结。
又，在上述说明中，是利用层叠压接未处理片时的压力条件，使得构成单位电容器的介质层的厚度从层叠方向外侧朝层叠方向中心慢慢变薄，但是若事先准备几种厚度不同的未处理片，将未处理片层叠使得较薄的未处理片位于层叠方向中心，而朝层叠方向外侧厚度慢慢变厚，则即使不对上述压力条件采取特殊办法，也可使构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢增大。
当然，若事先准备几种厚度与介电常数成反比的未处理片，将未处理片层叠，使得较薄且高介电常数的未处理片位于层叠方向中心，朝层叠方向外侧厚度慢慢变厚且介电常数慢慢变小，则即使不对上述压力条件采取特殊办法，也可使构成单位电容器的介质层的介电常数从层叠方向外侧朝层叠方向中心慢慢增大。
又，作为内部电极层的导体糊浆例子所示的是含有贱金属粉末的材料，但作为内部电极层用的导体糊浆或外部电极用的导体糊浆，也可以使用含有贱金属以外的非氧化金属粉末的材料，同时作为浆料也可以使用不含有耐还原性材料的物质，而在大气中这一类氧化性气氛下或氧分压较高的气氛下将未烧结层叠物进行烧结而制成层叠电容器。
这样，依照引用图1至第4图加以说明的层叠电容器，通过使芯片1内存在的多个单位电容器UC～UCn的电容量从层叠方向两侧朝层叠方向中心慢慢增大，在实测上，可使经外部电极4所测定的层叠电容器的电容量，相当接近于在去掉外部电极4的状态下分别测定单位电容器的电容量的总和。
附带地说明一下，对于芯片1内存在的多个单位电容器的电容量从层叠方向两侧朝层叠方向中心慢慢增加的层叠电容器，具体说是对于3216形状(长度为3.2mm，宽度及高度为1.6mm)而标称电容量为2000nF的200层B特性层叠电容器，进行上述同样的实测(实测数100)则结果单位电容器的总电容量是平均2230nF，而经由外部电极4所测定的层叠电容器的电容量是平均1895nF，其降低比例为15.1％。而与此不同的是，对于单位电容器的电容量大约一定的层叠电容器，进行上述同样的实测(实测数100)，则结果单位电容器的总电容量是平均2141 nF，而经由外部电极4所测定的层叠电容器的电容量是平均1580nF，其降低比例为26.3％。又，各该单位电容器的电容量，是采用下述方法进行测量。首先，利用研磨或刻蚀来去除层叠电容器的两个外部电极，并露出内部电极。将针状测试端碰触露出的内部电极，使用「阿几连得」技术公司所制的4284型LCR表加以测定。
因此，关于作为电容睛降低的一种原因来考虑的残留应力来说，即使在芯片1的层叠方向中心残留有大于其外侧的应力，而在加上电压时残留应力较大部分容易受到压电效应的影响的状态下，也能抑制作为整体的电容量的降低，稳定并确保接近于设计值的电容量。
又，在图3(B)表示的是使得芯片1内存在的多个单位电容器UC1-UCn的电容量从层叠方向两侧朝叠层方向中心慢慢变大的情况，但若基本上层叠方向中心的单位电容器的电容量大于层叠方向两侧的单位电容器的电容量则即使单位电容器UC1～UCn的电容量从层叠方向两侧朝层叠方向中心不是慢慢变大，也可得到上述同样的作用效果。
图5(A)与图5(B)图是表示它的两个例子，单位电容器UC1～UCn的电容量是从层叠方向两侧朝层叠方向中心一面有增减，一面发生变化。
图5(A)制造的层叠电容器，虽然使其从层叠方向两侧朝层叠方向中心慢慢增加单位电容器UC1～UCn的电容量，但其结果未能得到如图3(B)所示的电容量变化，可是即使具有这种电容量变化的层叠电容器，也能抑制降低作为整体的电容量的降低，稳定并确保接近于设计值的电容量。
图5(B)是采用块状体层叠作为片层叠方法，亦即，将以基体薄膜支持状态的未处理片重叠在下方的处理片，经压接之后，剥离基体薄膜，依次重复这样的顺序，一直达到规定数，这样得到单位未烧结层叠物(块状体)，事先准备几个这样的块状体，重叠个所准备的单位未烧结层叠物，并对整体加压，采用这样的方法制成层叠电容器，由于进行块状体层叠的关系，而在每一块状体出现弧线状的电容量变化，但即使具有这种电容量变位的层叠电容器，也能抑制作为整体的电容量的降低，稳定并确保接近于设计值的电容量。
附带地说明一下，在图4所示的层叠电容器的情况下，作为上述的块状体层叠方法也可采用下述的方法，即准备的变压接未处理片时的压力而使未处理片的厚度不同的几个单位未烧结层叠物(块状体)，将未烧结层叠物进行层叠，使得未处理片的厚度较小的单位未烧结层叠物位于层叠方向中心，而使得未处理片的厚度较大的单位未烧结层叠物位于层叠方向外侧。
在以上的说明中，为了图示方便起见，作为层叠电容器的例子具有共计20个内部电极层2，但是当然在内部电极层2的数量较多的情况下或是较少的情况下，也可得到上述同样的作用效果。
如上详细所述，依照本发明，能够提供一种稳定并确保接近于设计值的电容量的层叠电容器。

Claims (11)

1.一种层叠电容器，包括多个内部电极层隔着介质层所层叠的片式结构，内部电极层的端部边缘交替地露出在芯片相对的两个端面，露出在其中一个端面的内部电极层的端部边缘与一对外部电极的其中一个外部电极电气连接，而露出在另一个端面的内部电极层的端部边缘与另一个外部电极电气连接，其特征在于，
层叠电容器是重叠多个单位电容器的芯片，单位电容器是利用两个内部电极与被它们所夹的介质层所构成，芯片内存在的多个单位电容器中，层叠方向中心的单位电容器的电容量大于层叠方向两侧的单位电容器的电容量。
2.如权利要求1所述的层叠电容器，其特征在于，
单位电容器的电容量是从层叠方向两侧朝层叠方向中心慢慢增加而变化。
3.如权利要求1所述的层叠电容器，其特征在于，
单位电容器的电容量是从层叠方向两侧朝层叠方向中央一面增减一面变化。
4.如权利要求1所述的层叠电容器，其特征在于，
单位电容器的电容量是含有层叠方向中心的其它单位电容器的电容量大于层叠方向两侧的单位电容器的电容量。
5.如权利要求1至4任一项所述的层叠电容器，其特征在于，
单位电容器的电容量的变化取决于构成单位电容器的介质层的介电常数。
6.如权利要求1至4任一项所述的层叠电容器，其特征在于，
单位电容器的电容量的变化取决于构成单位电容器的介质层的厚度。
7.如权利要求1至4任一项所述的层叠电容器，其特征在于，
单位电容器的电容量的变化取决于构成单位电容器的介质层的介电常数与厚度。
8.一种层叠电容器的制造方法，包括准备未处理片的工序、在该未处理片形成内部电极层的工序、层叠并压接形成了内部电极层的未处理片使得内部电极层的端部边缘交替地露出在芯片相对的两个端面的工序、将未烧成芯片进行烧结的工序、及在内部电极层所露出的两个端面形成外部电极的工序，其特征在于，
上述层叠并压接的工序，其压接形成层叠方向中心的单位电容器的未处理片时的压力高于压接形成层叠方向两侧的单位电容器的未处理片时的压力。
9.如权利要求8所述的层叠电容器的制造方法，其特征在于，
上述压接时的压力，是从层叠方向外侧朝层叠方向中心慢慢增加而变化，然后，从层叠方向中心朝层叠方向外侧慢慢减少而变化。
10.一种层叠电容器的制造方法，包括准备未处理片的工序、在该未处理片形成内部电极层的工序、层叠并压接形成了内部电极层的未处理片使得内部电极层的端部边缘交替地露出在芯片相对的两个端面的工序、将未烧结芯片进行烧结的工序、及在内部电极层所露出的两个端面形成外部电极的工序，其特征在于，
在上述层叠并压接的工序进行层叠未处理片时使得形成层叠方向中心的单位电容器的未处理片的介电常数高于形成层叠方向两侧的单位电容器的未处理片的介电常数。
11.如权利要求10所述的层叠电容器的制造方法，其特征在于，
将未处理片进行层叠，使得形成单位电容器的未处理片的介电常数从层叠方向两侧朝层叠方向中心慢慢增加。
CNB031457762A 2002-07-03 2003-07-03 层叠电容器及其制造方法 Expired - Lifetime CN1308979C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002194374 2002-07-03
JP2002194374A JP4305808B2 (ja) 2002-07-03 2002-07-03 積層コンデンサ

Publications (2)

Publication Number Publication Date
CN1471116A true CN1471116A (zh) 2004-01-28
CN1308979C CN1308979C (zh) 2007-04-04

Family

ID=30437072

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031457762A Expired - Lifetime CN1308979C (zh) 2002-07-03 2003-07-03 层叠电容器及其制造方法

Country Status (7)

Country Link
US (1) US6710998B1 (zh)
JP (1) JP4305808B2 (zh)
KR (1) KR20040004133A (zh)
CN (1) CN1308979C (zh)
HK (1) HK1062605A1 (zh)
MY (1) MY131846A (zh)
TW (1) TWI270092B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102602129A (zh) * 2010-12-21 2012-07-25 三星电机株式会社 凹版印刷设备和多层电子元件及其制造方法
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
US9437557B2 (en) 2010-12-09 2016-09-06 Tessera, Inc. High density three-dimensional integrated capacitors
CN104553436B (zh) * 2013-10-22 2017-04-12 株式会社村田制作所 凹版印刷版及其制造方法、凹版印刷机、及层叠陶瓷电子元器件的制造方法
CN107039179A (zh) * 2016-02-04 2017-08-11 中国电力科学研究院 一种片式电容器元件电极制造方法
CN109950042A (zh) * 2017-12-07 2019-06-28 三星电机株式会社 多层陶瓷电容器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950300B2 (en) * 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
KR20050019214A (ko) * 2003-08-18 2005-03-03 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법
EP1988586B1 (en) * 2003-09-25 2010-11-10 Kyocera Corporation Multi-layer piezoelectric device
JP4354993B2 (ja) * 2004-06-28 2009-10-28 Ｔｄｋ株式会社 積層型電子部品の製造方法
EP1802341A1 (en) * 2004-07-16 2007-07-04 Pfizer Products Inc. Combination treatment for non-hematologic malignancies using an anti-igf-1r antibody
JP2006041393A (ja) * 2004-07-29 2006-02-09 Tdk Corp 積層セラミックコンデンサ
WO2006013625A1 (ja) * 2004-08-04 2006-02-09 Tdk Corporation 厚膜グリーンシート用塗料及びその製法、該塗料を用いた電子部品の製法
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
JP5303884B2 (ja) * 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
DE102011119125B4 (de) * 2011-11-23 2014-01-23 Heraeus Precious Metals Gmbh & Co. Kg Kontaktierungsanordnung mit Durchführung und Filterstruktur
WO2013190718A1 (ja) * 2012-06-19 2013-12-27 太陽誘電株式会社 積層セラミックコンデンサ
JP5414940B1 (ja) * 2012-09-27 2014-02-12 太陽誘電株式会社 積層セラミックコンデンサ
KR20140080291A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101388690B1 (ko) 2012-12-20 2014-04-24 삼성전기주식회사 적층 세라믹 전자부품
KR101525672B1 (ko) * 2013-07-15 2015-06-03 삼성전기주식회사 어레이형 적층 세라믹 전자 부품 및 그 실장 기판
JP2015019045A (ja) * 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
JP6312633B2 (ja) * 2014-08-01 2018-04-18 太陽誘電株式会社 積層セラミックコンデンサ
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949217A (en) * 1989-06-23 1990-08-14 General Electric Company Multilayer capacitor suitable for substrate integration and multimegahertz filtering
US5072329A (en) * 1991-04-01 1991-12-10 Avx Corporation Delamination resistant ceramic capacitor and method of making same
KR0147655B1 (ko) * 1995-07-13 1998-08-01 김광호 반도체 장치의 캐패시터 제조방법
TW327690B (en) * 1996-12-06 1998-03-01 Philips Eloctronics N V Multi-layer capacitor
US6011683A (en) * 1997-12-29 2000-01-04 Texas Instruments Incorporated Thin multilayer ceramic capacitors
JP3827901B2 (ja) * 1999-12-24 2006-09-27 太陽誘電株式会社 積層セラミックコンデンサ
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004930B2 (en) 2010-12-09 2021-05-11 Tessera, Inc. High density three-dimensional integrated capacitors
CN103348443A (zh) * 2010-12-09 2013-10-09 德塞拉股份有限公司 高密度三维集成电容器
US9431475B2 (en) 2010-12-09 2016-08-30 Tessera, Inc. High density three-dimensional integrated capacitors
US9437557B2 (en) 2010-12-09 2016-09-06 Tessera, Inc. High density three-dimensional integrated capacitors
CN103348443B (zh) * 2010-12-09 2017-03-22 德塞拉股份有限公司 高密度三维集成电容器
US10157978B2 (en) 2010-12-09 2018-12-18 Tessera, Inc. High density three-dimensional integrated capacitors
CN102602129A (zh) * 2010-12-21 2012-07-25 三星电机株式会社 凹版印刷设备和多层电子元件及其制造方法
CN104553436B (zh) * 2013-10-22 2017-04-12 株式会社村田制作所 凹版印刷版及其制造方法、凹版印刷机、及层叠陶瓷电子元器件的制造方法
CN107039179A (zh) * 2016-02-04 2017-08-11 中国电力科学研究院 一种片式电容器元件电极制造方法
CN109950042A (zh) * 2017-12-07 2019-06-28 三星电机株式会社 多层陶瓷电容器
CN109950042B (zh) * 2017-12-07 2022-06-17 三星电机株式会社 多层陶瓷电容器
US11367570B2 (en) 2017-12-07 2022-06-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11776747B2 (en) 2017-12-07 2023-10-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP2004039840A (ja) 2004-02-05
KR20040004133A (ko) 2004-01-13
JP4305808B2 (ja) 2009-07-29
HK1062605A1 (en) 2004-11-12
TW200401315A (en) 2004-01-16
TWI270092B (en) 2007-01-01
MY131846A (en) 2007-09-28
US20040066603A1 (en) 2004-04-08
CN1308979C (zh) 2007-04-04
US6710998B1 (en) 2004-03-23

Similar Documents

Publication Publication Date Title
CN1308979C (zh) 层叠电容器及其制造方法
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
US9343232B2 (en) Conductive paste composition for external electrode and multilayer ceramic electronic component including the same
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN107452504B (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20140081568A (ko) 적층 세라믹 전자 부품
EP2822008A2 (en) Multilayer ceramic capacitor with improves sizes and board having the same mounted thereon
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6841716B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR20180113457A (ko) 적층 세라믹 콘덴서
CN112885600A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP4471453B2 (ja) 積層型電子部品
JPH10335168A (ja) 積層セラミックコンデンサ
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JPH06342736A (ja) 積層型セラミックチップコンデンサの製造方法
JP2021052103A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JP2023035851A (ja) セラミック電子部品、及びセラミック電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1062605

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070404