CN1467916A - 模数转换器电路和电流源电路 - Google Patents

Abstract

本申请公开了一种模数转换器电路和电流源电路。通过使用时钟信号，根据预定时间之前输入的模拟电压，能够适当选择要工作的比较器和要休眠的比较器，休眠的比较器功耗低。并行模数转换器电路200根据时钟信号CLK以预定时间间隔用斩波器型比较器1－7将模拟电压VIN转换为数字值DOUT。比较器1－7可以由第一和第二设置信号CONT1A等分别设置为工作状态或休眠状态。比较器控制电路部分211对前一次转换中的比较器输出OUT1－OUT7进行预定的逻辑处理，以产生第一和第二设置信号CONT1A等，并使一部分比较器进入工作状态，而使其余比较器保持于休眠状态。

Description

模数转换器电路和电流源电路

对相关申请的引用

本申请基于并要求下列在先日本专利申请的优先权：申请日为2002年5月27日的No.2002-152053、申请日为2002年10月21日的No.2002-305613以及申请日为2002年10月28日的No.2002-312668，其全部内容在这里引入作为参考。

技术领域

本发明涉及将输入的模拟电压转换为数字值的模数转换器电路。

本发明还涉及向作为模数转换器电路的功能电路提供偏流，更具体的涉及向具有并行模数转换器部分的模数转换器电路提供偏流。

背景技术

已知的并行模数转换器电路(下文中也称为模数转换器)具有大量串联排列的电阻器件用来对标准电压分压，并用大量的比较器根据时钟信号周期将连接点的参考电压与输入的模拟电压并行比较，并根据比较器的输出产生数字值。在这种并行模数转换器中，例如对于8位模数转换(也简称为转换)要用255(＝2⁸-1)个比较器。

但是，输入的模拟电压的幅度并不是在所有的时间都具有模数转换器可转换的最大幅度(最大输入宽度)。并且输入的模拟电压的频率并不是在所有的时间都是高频，例如时钟信号的频率的1/2。通常，模拟电压的幅度小于能够模数转换的最大幅度，并且频率远低于时钟信号的频率也是正常的。

在这种情况下，相对于在由特定时钟信号给定的时间点输入的模拟电压，在下一个时钟信号给定的时间模拟电压能够变化的变化量是有限的。即，如果在由特定时钟信号确定的时间点输入的模拟电压已知，则由此能够以一个的宽度预测将在由下一个时钟信号确定的时间点输入的模拟电压。

另一方面，虽然在普通的模数转换器中所有的比较器由时钟信号一起操作，但是如果如上所述可以预测输入模拟电压，则可以通过仅仅使需要的比较器工作而使其余的比较器休眠，从而使该模数转换器功耗降低，而不改变模数转换器的分辨率或转换结果(数字值)。

在专利文献1(日本特许公开No.2000-341124)中，提出了如下类型的模数转换器电路。即，用两个比较器作为前级，输入的模拟电压被归为三种电平中的一种，低电平、高电平和中间电平。在该前级的后级中有大量并行排列的比较器，分为三组，根据来自前级两个比较器的第一和第二控制信号选择要工作的比较器组。具体地，当模拟电压为中间电平时，全部三组比较器都工作。然而，当模拟电压为低电平时，只有对应于中间电平和低电平的比较器组工作，对应于高电平的比较器不工作。而当模拟电压为高电平时，只有对应于中间电平和高电平的比较器组工作，对应于低电平的比较器不工作。以这种方式，通过使某些比较器不工作，降低模数转换器的功耗。

但是，在该专利文献1所述的发明中，前级的两个比较器是不使用时钟信号的差分放大器型比较器，并且连续地对模拟电压进行比较和分类并选择要工作的比较器组。因此，后级比较器组的选择是根据后级比较器组刚要转换之前(更确切地说，取决于前级比较器的特性，在它们的输出根据输入的模拟电压的变化而变化之前一个延时量)的模拟电压。即，为选择后级比较器，前级提取模拟值的时间由前级比较器的特性决定。此外，在输入的模拟电压的变化大和变化小这两种情况之间，前级比较器的延时是不同的(当输入变化大时，输出中的相应变化需要时间完成)。因此，如果从后级比较器方向看，由于模拟值的变化，确定后级比较器的选择的时间是变化的，存在不能适当地选择比较器组的情况，从而选中了与应当选择的组不同的组。

并且，由于当模拟电压在中间电平时所有的三组比较器都工作等原因，所以不工作的比较器的数量是很少的，减少功耗的效果也是有限的。

作为现有技术中的功能电路的例子，图46示出了并行型模数转换器电路的电路图。高压电平VRH和低压电平VRL由八个分压电阻RF110-RF180等分并作为参考电压V110-V170。然后，输入电压VIN同时由七个比较器C110-C170分别与参考电压V110-V170比较。作为比较结果，以数字信号方式获得的输出信号OUT110-OUT170用预定的输出信号作为边界分为高电平和低电平，并根据输入电压VIN的电压电平输出。通过对输出信号OUT110-OUT170编码，得到3位数字信号。

每个比较器C110-C170为相同的电路单元。此外，需要为每个比较器C110-C170提供预定的偏流，以执行比较操作。当并行型模数转换器电路执行模数转换操作时，预定的偏流加到所有的比较器C110-C170上。在每个比较器中出现电流消耗。

然而，输入电压VIN为模拟电压，并且在每个预定的时间执行的模数转换操作中输入电压VIN的电压变化量是有限的。即，在对作为模拟电压信号的输入电压VIN的模数转换操作中，输入电压VIN的电压值必须仅由可能在相邻的转换时刻发生变化的一个电压范围内的比较器检测。因此，在具有不能在相邻转换时刻输入的电压范围内电压值作为参考电压的比较器中，按照一直提供偏流的常规技术，在不必进行模数转换操作的比较器中出现了不必要的电流消耗，这是一个要解决的问题。

至于模数转换器电路之外的其它电路，具有多个电路并且通过向它们中的每一个提供偏流来实现其电路操作的功能电路也具有同样的问题。即，例如，虽然在功能电路中每个电路单元的操作条件根据偏流的设置来切换，以根据电流操作条件确定下一个操作条件，只对可预期的电路单元提供偏流，但是根据常规技术，偏流一直加在所有的电路单元上，从而出现不必要的电流消耗，这是一个要解决的问题。

发明内容

考虑到这些问题研制出了本发明，目的是提供一种模数转换器电路，其中通过使用时钟信号，根据预定时间之前输入的模拟电压，可以适当地选择正常工作的比较器和进入低功耗状态的比较器，减小了功耗。

还一个目的是提供一种模数转换器电路，其中，通过使用时钟信号，根据预定时间之前输入的模拟电压，可以适当地选择要工作的比较器和要休眠的比较器，减小了功耗。

还有一个目的是提供一种模数转换器电路，其中，通过使用时钟信号，根据预定时间之前输入的模拟电压，可以适当地选择要进行正常操作的比较器和要进行低功耗操作的比较器，减小了功耗。

本发明的一个目的是提供一种能够减少不必要的偏流的电流源电路和模数转换器电路，同时确保必要的偏流以保持其在具有并行模数转换部分的模数转换器电路和具有多个电路单元的功能电路中的电路性能。

根据本发明的一个方面，提供作为并行模数转换器电路的模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，所述多个第一比较器构成为：对每一个比较器可通过控制信号选择正常工作状态或低功耗状态，其包括一个比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号，输出控制信号，该控制信号将多个第一比较器中的一部分第一比较器进入正常工作状态，并使其余第一比较器保持于低功耗状态。

在本发明的一个方面的模数转换器电路中，根据基于预定时间之前输入的模拟电压用第一时钟信号或第二时钟信号产生的输入信息信号，比较器控制电路部分输出控制信号。由此，选择在本次转换中要进入正常工作状态的第一比较器，并使其余第一比较器保持于低功耗状态。

为了抑制模数转换器电路的功耗，最好所有的第一比较器都处于低功耗状态。然而，当使一个第一比较器进入低功耗状态时，因为它的工作情况不同于其处于正常工作状态时的情况，当所有的第一比较器都进入低功耗状态时，会出现模数转换不能正常进行的情况。

然而，在本发明中，用来选择第一比较器的模拟电压的定时可以与由第一时钟信号或第二时钟信号确定的固定的定时对齐。因此，当预先知道输入的模拟电压的特性例如幅度和频率时，可以正确地预测模拟电压从预定时间之前的时间点到本次转换可能发生的变化范围。因此，与此相应，对于当进入低功耗状态时不能由之获得正确的输出的第一比较器，虽然它们的功耗相对变大，也要选择能够进行正确的比较操作的正常工作状态，用于本次转换。另一方面，对于即使当进入低功耗状态时仍能由之获得合适的输出的第一比较器，使之进入低功耗状态。以此方式，总体上，可以实现低功耗模数转换器电路。

顺便说明，低功耗状态的意思是比较器的功耗可以比比较器处于正常工作状态时的功耗低，并且不考虑该比较器是否能执行所需要的比较操作的状态。因此，‘低功耗状态’不仅包括尽管功能比正常工作状态低，比较器的比较操作仍能够正常执行的状态(低功耗工作状态)，而且包括功耗比正常工作状态低但比较器的比较操作不能够正常执行的状态即比较器不作为比较器工作(休眠状态)。

此外，在选择了要进入正常工作状态的比较器之后使剩余的比较器进入低功耗状态时，除了使所有剩余的比较器进入低功耗工作状态或使之全部进入休眠状态之外，也可以使进入低功耗状态的剩余比较器中的一部分进入低功耗工作状态，剩余的进入休眠状态。

在用第一时钟信号产生输入信息信号时，例如可以给出利用第一比较器本身的情况作为例子。即，作为例子，可以也用第一比较器的在前输出作为输入信息信号，利用它们选择用于本次转换的第一比较器。并且，作为例子，还可以与第一比较器独立地提供在第一时钟信号或第二时钟信号下工作的第二比较器，这些第二比较器的输出用于为本次转换选择第一比较器。

并且，作为所述过去的预定时间，可以考虑到输入模拟电压的幅度和频率以及在本次转换中要进入正常工作状态的第一比较器的数量等来合适地设置，例如过去的第一时钟信号的一个时钟周期(1周期)可以作为例子给出。然而，可以比该时间短(例如1/2时钟周期等)，或比该时间长(例如2时钟周期)。

根据本发明的第二方面，提供作为并行模数转换器电路的模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，所述多个第一比较器构成为：对每个第一比较器，可通过控制信号选择工作状态或休眠状态，其包括一个比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号，输出控制信号，该控制信号使所述多个第一比较器中的一部分第一比较器进入工作状态，并使其余第一比较器保持休眠状态。

在本发明的第二方面的模数转换器电路中，根据基于预定时间之前输入的模拟电压用第一时钟信号或第二时钟信号产生的输入信息信号，比较器控制部分输出控制信号。由此，选择在本次转换中要进入工作状态的第一比较器，并使其余第一比较器保持在休眠状态。以此方式，用来选择第一比较器的模拟电压的定时可以与由第一时钟信号或第二时钟信号确定的固定的定时对齐。因此，当预先知道输入的模拟电压的特性例如幅度和频率时，可以准确地预测模拟电压由预定时间之前的时间点到本次转换可能发生的变化范围。因此，因为在用第一比较器进行本次转换之前只需要相应于该变化范围选择不能预测比较结果的第一比较器并使它们处于正常工作状态，而使比较结果能够预测的其他第一比较器处于休眠状态，所以可以选择合适的第一比较器，并使它们在所有的时间处于工作状态。此外，由于只有适当数量的第一比较器需要处于工作状态，所以可以使处于休眠状态的剩余比较器的数量大，从而降低模数转换器电路的功耗。

顺便说明，使比较器保持休眠状态的意思是不操作比较器，并使比较器保持在小功耗状态中。因此，在休眠状态中不能用比较器执行比较参考电压和模拟电压的操作。例如，在斩波器型(chopper-type)比较器中，通常，交替出现电压提取状态和比较状态，以进行比较。在这种情况下，在电压提取状态中，逻辑器件例如反相器的输入级和输出级短路，流过直通电流，使该逻辑器件中出现本征电压(intrinsicvoltage)。此时消耗大量的功率。作为将这样的斩波器型比较器保持于休眠状态的例子，可以举出如上所述不进行电压提取并保持比较状态的情况。并且，在差分型比较器中，切断流过差分电路的恒流源的恒定电流的情况也可作为例子。

然而，在该模数转换器电路中，对在所有时间中都能够转换为正确的数字值的模拟电压波形有限制。即，根据处于工作状态的第一比较器的数量和所述预定时间的长度等，从预定时间之前到本次转换时模拟电压随时间变化的最大宽度是有限的。因此，模拟电压的幅度和频率受限制。如果模拟电压的变化在此限之内，则可以正确地转换为数字值。

另一方面，在该模数转换器电路中，当输入的模拟电压的大振幅度和/或大频率超过该限度，则不能进行正确的模数转换。然而，应当理解虽然存在这种限制，仍存在其能被使用的应用。例如，当输入的模拟信号大振幅的时期和小振幅的时期交替出现时，尽管在超过了限制范围的大幅度期间以及大幅度期间之后的小幅度期间的过渡期间中，也不能进行正确的模数转换。在经过小幅度期间的过渡期间之后可以进行正确的模数转换。如果只使用这种期间的数字值，则可以使用本发明的模数转换器电路。

顺便说明，在本专利申请中，参考电压的高级别和低级别为：当参考电压相互比较时，电位较高的称为高级别，电位较低的称作低级别。以此方式，参考电压形成从高级别到低级别的等级序列(ranking)。

另一方面，关于比较器的高级别和低级别为：对于相比较的两个比较器，当比较它们分别参照的参考电压时，参考高电位(高级别)参考电压的比较器称作高级别，参考低电位(低级别)参考电压的比较器称作低级别。以此方式，比较器也形成从高级别到低级别的等级序列。

并且，高一级的比较器指其级别位于所考虑的比较器的最高级别一侧的一个级别的比较器。同样的，低一级的比较器是指其级别位于所考虑的比较器的最低级别一侧一个级别的比较器。相邻的比较器是指比所考虑的比较器的等级高一级或低一级的比较器。

顺便说明，在本专利申请中，关于组的高级别和低级别为：当包括在组中的比较器进行比较时，包括高级别比较器的组称为高级别，包括低级别比较器的组称为低级别。因此，对于组，也形成从高级别到低级别的等级序列。

并且，高一级的组是指其等级位于所考虑的组的最高级别一侧一个级别的组。同样的，低一级的组是指其等级位于所考虑的组的最低级别一侧一个级别的组。相邻的组是指比所考虑的组的等级高一级或低一级的组。

根据本发明的第三方面，提供作为并行模数转换器电路的模数转换器电路，用来根据第一时钟信号用多个比较器将输入的模拟电压转换为数字值，所述多个比较器构成为：对每一个比较器，通过控制信号选择正常工作状态或低功耗状态，其包括一个比较器控制电路部分，用于：根据基于前一转换使用的模拟电压产生的输入信息信号输出控制信号，该控制信号使所述多个比较器中的一部分比较器进入正常工作状态，并使其余比较器处于低功耗状态。

在本发明的三方面的模数转换器电路中，根据基于在前转换使用的模拟电压产生的输入信息信号，比较器控制电路部分输出控制信号。该控制信号选择在本次转换中要进入正常工作状态的比较器，并使其余比较器处于低功耗状态。

因此，因为用来选择比较器的模拟电压的定时与在前转换的定时总是可以对齐，所以，在本次转换中只需要选择和使用与在时钟信号的一个周期的时间段中可能出现的模拟电压的变化范围相应的比较器，从而总是能够适当地选择正常工作状态或低功耗状态的比较器。此外，由于只需使适当数量的比较器处于正常工作状态，所以可以使处于低功耗状态的剩余比较器的数量大，从而降低模数转换器电路的功耗。

根据本发明的第四方面，提供作为并行模数转换器电路的模数转换器电路，用来根据时钟信号用多个比较器将输入的模拟电压转换为数字值，所述多个比较器构成为：对于每一个比较器，通过控制信号选择工作状态或休眠状态，其包括一个比较器控制电路部分，用来：根据基于在前转换使用的模拟电压产生的输入信息信号输出控制信号，该控制信号使所述多个比较器中的一部分比较器进入工作状态，并使其余比较器处于休眠状态。

在本发明的四方面的模数转换器电路中，根据基于在前转换使用的模拟电压产生的输入信息信号，比较器控制电路部分输出控制信号。该控制信号选择在本次转换中要进入工作状态的比较器，并使其余比较器处于休眠状态。因此，因为用来选择比较器的模拟电压的定时与在前转换的定时总是可以对齐，所以，在本次转换中只需要选择和使用与时钟信号的一个周期的时间段中模拟电压可能发生的变化范围相应的比较器，从而总是能够适当地选择正常工作状态或低功耗状态的比较器。此外，由于只使适当数量的比较器处于正常工作状态，所以可以使处于低功耗状态的剩余比较器的数量大，从而降低模数转换器电路的功耗。

根据本发明的第五方面，提供作为并行模数转换器电路的模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，所述多个第一比较器构成为：对于每一个比较器，通过控制信号选择正常工作状态或低功耗工作状态，其包括一个比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号输出所述控制信号，该控制信号使所述多个第一比较器中的一部分进入正常工作状态，并使其余第一比较器处于低功耗工作状态。

在本发明的第五方面的模数转换器电路中，根据基于预定时间之前输入的模拟电压用第一时钟信号或第二时钟信号产生的输入信息信号，比较器控制部分输出控制信号。由此，选择在本次转换中要进入正常工作状态的第一比较器，并使其余第一比较器处于低功耗工作状态。以此方式，用来选择第一比较器的模拟电压的定时可以与由第一时钟信号或第二时钟信号确定的固定的定时对齐。因此，根据模拟电压从预定时间之前的时间点到本次转换可能出现的变化范围，可以适当地选择要进入正常工作状态的第一比较器和处于低功耗工作状态的第一比较器。并且，因为一部分第一比较器处于低功耗工作状态，总体上模数转换器电路的功耗降低了。

并且，如上所述，当比较器临时进入休眠状态以降低功耗时，该比较器重新返回正常工作状态往往需要花费时间。因此，当一部分比较器进入休眠状态时，存在模数转换器电路的响应速度(时钟信号的频率)的上限受从休眠状态恢复到工作状态所需时间限制的风险。关于这一点，与从休眠状态变为工作状态所需时间相比，在本发明中，从低功耗工作状态变为工作状态所需时间要短。因此，有利于在更快的时钟频率下驱动模数转换器电路。

顺便说明，低功耗工作状态是指比较器的工作状态中，比较器能够进行比较操作，而在操作期间的功耗低于相对照的正常工作状态的状态。

当比较器处于低功耗工作状态时，与处于正常工作状态相比，使用范围有时会有限制。通常，除了功耗以外，比较器的响应速度依赖于所比较的两个电压(参考电压和模拟电压)的电压差，并且电压差越小速度越慢。就此而言，用在模数转换器电路中的第一比较器的性能和特性的确定要考虑到功耗、电压差和响应速度。

但是，当该比较器处于低功耗工作状态以降低其功耗时，虽然当实际所加的电压差大时在由时钟信号设定的预定的时间段内得到了正确的比较结果，但是当电压差小时，因为响应速度变慢，存在在预定的时间段内得不到正确的比较结果的风险。因此，如果用在模数转换器电路中的所有的比较器都处于低功耗工作状态，则存在不能得到正确的转换结果的情况。

就此而言，模数转换器电路的多个第一比较器中，对于输入的模拟电压和参考电压之间预计存在大的电压差的第一比较器，使之进入低功耗工作状态较好。这是由于即使这样做了，在预定的时间段内也能得到正确的比较结果。另一方面，对于预计电压差较小的第一比较器，虽然功耗变大，还是处于正常工作状态较好。这是因为，即使电压差小，在预定的时间段内也能得到正确的比较结果。如果这样做，对于模数转换器电路的所有第一比较器也可以得到正确的比较结果，从总体上降低了功耗。

并且，在该模数转换器电路中，对在任何时间都能够转换为正确的数字值的模拟电压波形有限制。即，根据处于正常工作状态的第一比较器的数量和预定时间的长度等，模拟电压从预定时间之前的时间点到本次转换可变化的最大幅度是有限的。因此，模拟电压的幅度和频率受限制。如果模拟电压的变化在此限之内，则可以正确地转换为数字值。

另一方面，在该模数转换器电路中，当输入的模拟电压的最大幅度和/或最大频率超过该限制时，则不能进行正确的模数转换。然而，应当理解虽然存在这种限制，仍存在其可使用的应用。

根据本发明的第六方面，提供作为并行模数转换器电路的模数转换器电路，用来根据时钟信号用多个比较器将输入的模拟电压转换为数字值，所述多个比较器构成为：对每一个比较器，通过控制信号选择正常工作状态或低功耗工作状态，其包括一个比较器控制电路部分，用于：根据基于在前转换使用的模拟电压产生的输入信息信号输出控制信号，该控制信号使所述多个比较器中的一部分在本次转换中进入正常工作状态，并使其余比较器处于低功耗工作状态。

在本发明的第六方面的模数转换器电路中，根据基于在前转换使用的模拟电压产生的输入信息信号，比较器控制电路部分输出控制信号。该控制信号选择在本次转换中要进入正常工作状态的比较器，并使其余比较器处于低功耗工作状态。因此，因为用来选择比较器的模拟电压的定时与在前的转换的定时总能对齐，所以，在本次转换中只需要选择和使用对应于在时钟信号的一个周期的时间段中模拟电压可能出现的变化范围的比较器。因此，总是能够适当地选择正常工作状态或低功耗工作状态的比较器。由此，从总体上降低模数转换器电路的功耗。

根据本发明的第七方面，提供包括具有多个比较器的并行模数转换部分的模数转换器电路，该模数转换器电路包括：用于提供偏流的偏流源部分，为所述多个比较器的每一个提供偏流源部分；为每一个偏流源部分提供偏流设置端，设置偏流设置端的偏压来调节偏流；以及连接相邻的偏流设置端的电阻元件。

在本发明的第七方面的模数转换器电路中，偏流源部分为构成并行模数转换部分的每一个比较器提供偏流，并且根据加到每个偏流源部分的每个偏流设置端的偏压设置每个偏流。

根据本发明的第七方面，还提供了针对权利要求1的电流源电路，用来为由多个电路单元构成的功能电路提供偏流，该电流源电路包括：用于提供偏流的偏流源部分，为所述多个电路单元的每一个提供偏流源部分；为每一个偏流源部分提供偏流设置端，设置偏流设置端的偏压来调节偏流；以及连接相邻的偏流设置端的电阻元件。

在本发明的第七方面的电流源电路中，偏流源部分为多个电路单元的每一个提供偏流，并且根据加到每个偏流源部分的每个偏流设置端的偏压设置每个偏流。

因为为每个偏流设置端设置偏压，所以由每个偏流源部分确定偏流，并且对于每个电路单元或每个比较器可以调节偏流。因此，可以提供适合于电路单元或比较器的工作状态的偏流。因为偏流设置端与电阻元件相连，为没有设置偏压并在已经设置偏压的偏流设置端之间的偏流设置端设置对应于通过电阻元件的每个偏压的合成电压(resultant voltage)的电压。取决于为偏流设置端设置的电压值的偏流可以加到夹在不同工作状态的电路单元之间的电路单元或加到夹在不同工作状态的比较器之间的比较器。

本发明的上述和更多的目的和新颖特性通过下面结合附图的详细介绍将更加清楚。但是，应当清楚地理解，附图仅仅用于说明的目的，而不是用于限制本发明。

附图说明

图1示出了实施例1、2、3的模数转换器电路的简要框图；

图2示出了实施例1的模数转换器电路的比较部分的简要示意图；

图3示出了实施例1、2的模数转换器电路中的输入电压、转换比较器的输出和输出编码之间的关系表；

图4示出了实施例1的模数转换器电路中预定时间之前的输入电压、设置比较器的输出和转换比较器的设置状态之间的关系表；

图5示出了斩波器型转换比较器的主要部分的结构的示意图；

图6示出了图5所示的斩波器型转换比较器的主要部分的操作和开关的关系表；

图7示出了反相器器件的电路结构的电路图；

图8示出了图7所示的反相器器件的输入电压和漏极电流的关系图；

图9示出了斩波器型转换比较器的结构的示意图；

图10示出了差分型设置比较器的结构的示意图；

图11示出了在设置比较器由不同于时钟信号CLK的第三时钟信号CLK3驱动的情况下时钟信号CLK和第三时钟信号CLK3的关系示意图，(a)为第三时钟信号CLK3的相位不同的情况，(b)为第三时钟信号CLK3具有两倍频率的情况；

图12示出了实施例2的模数转换器电路的比较部分的简要示意图；

图13示出了实施例2和变体1的模数转换器电路中，在前转换所用的输入电压、比较器的输出、输出编码和本次转换比较器的设置状态之间的关系表；

图14是说明当输入电压波形是大电压变化和小电压变化交替出现时实施例2的模数转换器电路的工作的示意图；

图15示出了用在实施例1的模数转换器电路中的差分型转换比较器的结构的示意图；

图16示出了实施例3的模数转换器电路的比较部分的简要示意图；

图17示出了实施例3的模数转换器电路中输入电压、比较器输出和输出编码之间的关系表；

图18示出了实施例3的模数转换器电路中，在前转换使用的输入电压、属于组的比较器的设置状态和在本次转换中输出编码的可能范围的关系表；

图19示出了实施例3的模数转换器电路中，在前转换使用的输入电压、比较器的设置状态和在本次转换中输出编码的可能范围的关系表；

图20示出了实施例4的模数转换器电路的比较部分的简要示意图；

图21示出了实施例4的模数转换器电路中预定时间之前的输入电压、设置比较器的输出和属于组的比较器的设置状态之间的关系表；

图22示出了实施例5的模数转换器电路的比较部分的简要示意图；

图23示出了实施例5、6的模数转换器电路中的输入电压、转换比较器的输出和输出编码之间的关系表；

图24示出了实施例5的模数转换器电路中预定时间之前的输入电压、设置比较器的输出和转换比较器的设置状态之间的关系表；

图25示出了用在实施例5-8中的转换比较器中的反相器部分的结构示意图；

图26示出了用在实施例5-8中的转换比较器中的反相器部分的另一个结构示意图；

图27示出了用在实施例5-8中的转换比较器中的反相器部分的另一个结构示意图；

图28示出了实施例6的模数转换器电路的比较部分的简要示意图；

图29示出了实施例6和变体3的模数转换器电路中在前转换所用的输入电压、比较器的输出、输出编码和本次转换比较器的设置状态之间的关系表；

图30示出了用在变体3、4的模数转换器电路中使用的差分型转换比较器的结构示意图；

图31示出了实施例7的模数转换器电路的比较部分的简要示意图；

图32示出了实施例7的模数转换器电路中的输入电压、比较器的输出和输出编码之间的关系表；

图33示出了实施例7的模数转换器电路中用在前转换使用的输入电压、属于组的比较器的设置状态和在本次转换中输出编码的可能范围的关系表；

图34示出了实施例7的模数转换器电路中在前转换使用的输入电压、比较器的设置状态和在本次转换中输出编码的可能范围的关系表；

图35示出了实施例8的模数转换器电路的比较部分的简要示意图；

图36示出了实施例8的模数转换器电路中预定时间之前的输入电压、设置比较器的输出和属于组的转换比较器的设置状态之间的关系表；

图37是实施例9的电路框图；

图38是实施例9的模数转换表；

图39是偏压发生器电路的电路框图；

图40是差分型比较器的电路框图；

图41是差分型比较器的工作波形图；

图42是每个比较器的偏压设置表；

图43是在输入电压CIN在V8-V9区中的情况下每个比较器的偏流；

图44示出了比较器之间偏差电压(offset voltage)相对于偏流差的关系；

图45是实施例9的变体的电路框图；以及

图46是常规模数转换器电路的电路图。

具体实施方式

(第一实施例)

参考图1-图10介绍本发明第一实施例的并行模数转换器电路100。这些图中，图1示出了模数转换器电路的简要框图，图2示出了其比较部分的简要示意图，图3示出了输入电压、转换比较器的输出和输出编码之间的关系表。并且，图4示出了预定时间之前的输入电压、设置比较器的输出和转换比较器的设置状态之间的关系表。图5示出了斩波器型转换比较器的主要部分的结构示意图，图6示出了该部分的操作和开关的关系表，图7示出了反相器器件的电路结构的电路图，图8示出了该反相器器件的输入电压和漏极电流的关系图。此外，图9示出了斩波器型转换比较器的结构的示意图，图10示出了差分型设置比较器的结构示意图。

本实施例1的模数转换器电路100是用于以预定的时间间隔将模拟电压VIN转换为对应于该值的3位数字输出DOUT，如图1所示，它具有比较部分110、数据锁存器120、编码器140和控制电路部分150。当然，输入比较部分110的，除了高电平标准电压VRH、低电平标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。比较部分110，将在后面讨论，输出转换比较器输出OUT1-OUT7。这些转换比较器输出OUT1-OUT7输入到数据锁存器120。数据锁存器120保持并根据控制电路部分150提供的第二时钟信号CLK2一起输出转换比较器输出OUT1-OUT7，编码器140连接到该数据锁存器120的输出侧。该编码器140将转换比较器输出OUT1-OUT7编码为二进制数据的数字输出DOUT，并输出。对于数据锁存器120、编码器140和控制电路部分150，可以采用已知的电路结构。

接下来，参考图2说明比较部分110。在比较部分110中，通过将8个相同的分压电阻R1-R8串联连接在高标准电压VRH和低标准电压VRL之间的方式得到7个参考电压V1-V7。并且，具有7个斩波器型转换比较器1-7，由7个差分型设置比较器P1-P7组成的输入信息产生电路部分112，以及比较器控制电路部分111。

其中，构成输入信息产生电路部分112的设置比较器P1-P7分别单独参考并一一对应于七个参考电压V1-V7。在输入时钟信号CLK的每一个周期，设置比较器P1-P7与模拟电压VIN进行比较，并将设置比较器的输出OP1-OP7更新为高电平(下文中有时简单表示为“H”)或低电平(下文中有时简单表示为“L”)并输出它们。

因为参考电压V1-V7具有V1＜V2＜…＜V6＜V7的关系，所以具有较大标号的参考电压为较高级别的参考电压。同样的，具有较大编号的设置比较器为具有较高级别的设置比较器。

比较器控制电路部分111对这些输入的设置比较器输出OP1-OP7进行预定的逻辑处理，并输出第一设置信号CONT1A-CONT7A和第二设置信号CONT1B-CONT7B。第一和第二设置信号CONT1A等用于转换比较器1-7在下一次转换中，即，在时钟信号CLK的下一个周期中，的状态设置。

因为转换比较器1-7具有随后讨论的结构，它们被第一和第二设置信号CONT1A等设置为两种状态：按正常比较器方式工作的工作状态以及暂停其操作并保持特定状态的休眠状态。更具体地，他们被设置为三种状态中的任何一种：工作状态、休眠和“H”输出状态，休眠和“L”输出状态。

具体的，转换比较器1-7分别单独参考并一一对应于七个参考电压V1-V7，并且当它们设置为工作状态时，在输入的时钟信号CLK的每一个周期，它们各将模拟电压与参考电压V1等进行比较，并更新和输出具有“H”或“L”电平的转换比较器输出OUT1-OUT7。当转换比较器设置为休眠和“H”输出状态时，它的输出固定为“H”。当转换比较器设置为休眠和“L”输出状态时，它的输出固定为“L”。

对于转换比较器1等，具有大的编号的转换比较器是更高级别的转换比较器。

接下来，参考图10介绍设置比较器P1-P7的电路结构。设置比较器P1-P7都为相同结构的差分型比较器，此外它们的输出在时钟信号CLK的每一个周期进行更新。

设置比较器P1-P7通过差分电路30比较模拟电压VIN和参考电压V1等。差分电路30由CMOS构成，并在N沟道31的栅极施加模拟电压VIN，在N沟道32的栅极施加参考电压V1-V7。N沟道31的漏极通过P沟道33，N沟道32的漏极通过P沟道34连接到电源电位VD。P沟道33、34的栅极都连接到N沟道31的漏极。并且，N沟道31、32的源极通过恒流电路35一起连接到地。在该差分电路30中，模拟电压VIN和参考电压V1等之间的差表现为N沟道32的漏极电压。

N沟道32的漏极通过开关SWF连接到保持电路41。在该保持电路41中，反相器36、37串联连接，在反相器36的输入端和反相器37的输出端之间的连接由开关SWG开关。此外，设置比较器输出OP1-OP7从反相器36的输出端分支的反相器38输出。

这里，开关SWF、SWG为由MOS晶体管等构成的模拟开关，并且当控制信号为“H”时导通，为“L”时关断，并由时钟信号CLK开关。反相器39使开关SWF和开关SWG的开关相位相反。

在具有这种结构的设置比较器P1-P7中，在时钟信号CLK为“H”的时间段中，开关SWF导通，开关SWG关断，从而参考电压V1-V7与模拟电压VIN的比较结果从反相器38输出。另一方面，在时钟信号CLK为“L”的时间段中，因为开关SWF关断，开关SWG导通，之前的输出结果被保持并继续由反相器38输出。

因此，在该模数转换器电路100中，取决于模拟电压VIN的幅度属于由高标准电压VRH、低标准电压VRL和参考电压V1-V7限定的范围中的哪一个范围，设置比较器P1-P7的设置比较器输出OP1-OP7变为“H”或“L”。因此，模拟电压VIN和设置比较器P1-P7的设置比较器输出OP1-OP7表现为图4所示的表左半部分的关系。

接下来参考图5-图9介绍转换比较器1-7的电路结构和操作。转换比较器1-7都为相同结构的斩波器型比较器，并且如上所述，当它们设置为工作状态时，它们的输出OUT1-OUT7在时钟信号CLK的每个时钟周期进行更新。首先，说明他们要设置为工作状态的情况。

下面说明斩波器型转换比较器1-7的主要部分(参考图5)的工作。转换比较器1等的主要部分具有输入模拟电压VIN的开关SWA和输入参考电压V1-V7的开关SWB。开关SWA、SWB的输出侧连接到节点N1，电容器C1的一端连接到该节点N1。电容器C1的另一端连接到由CMOS构成的反相器INV的输入端，并且比较结果比较器输出OUT1-OUT7从该反相器INV的输出端输出。开关SWC与反相器INV并联连接。

如图6所示，该转换比较器1等有两个操作状态，VIN电压提取状态和比较状态。即，在VIN电压提取状态中，开关SWA、SWC导通，开关SWB关断。在比较状态中，开关SWA和SWC关断，开关SWB导通。

所有三个开关SWA、SWB和SWC都是模拟开关，输入“H”时导通，输入“L”时关断。

如图7所示，反相器器件INV为已知的CMOS电路结构，其中P沟道MOS晶体管21和N沟道MOS晶体管22串联连接，并具有如图8所示的特性，当输入到输入端TIN的输入电压接近电源电压VD的一半(＝0.5VD)时，流过的漏极电流Id急剧增加。如上所述，在VIN电压提取状态中，开关SWB关断，但开关SWA导通(参看图5)。由此，节点N1的电位变为模拟电压VIN。并且，因为开关SWC导通，而且反相器INV的输入端TIN和输出端TOUT短路，该反相器INV的输入和输出电压都为大约电源电压VD的一半(VD/2)。结果，电容器C1的端电压被充到(VD/2-VIN)的值。

现在，在该VIN电压提取状态中，因为开关SWC导通，而且反相器INV的输入端TIN和输出端TOUT短路，MOS晶体管21和22都导通，有大的漏极电流(直通电流)流过。即，可以看到在VIN电压提取状态中，功耗较大。

另一方面，在比较状态中，开关SWC关断，反相器INV作为放大器电路工作。因为开关SWB导通，SWA关断，参考电压V1-V7加到节点N1。如上所述，此时，电容器C1的端电压已经变为(VD/2-VIN)，由此反相器INV的输入端的电压变为例如VD/2-(VIN-V1)。因此，当VIN＞Vi(其中i＝1-7)时，从转换比较器1-7的反相器INV输出的转换比较器输出OUT1-OUT7变为“H”，当VIN＜Vi时，输出为“L”。即，以模拟电压VIN为界，使用比其低的参考电压的转换比较器输出“H”，使用比其高的参考电压的转换比较器输出“L”。

并且，在该比较状态中，因为没有稳定的电流流过，所以可以看到这种状态的功耗很小。

因为象这样的斩波器型转换比较器1-7在时钟信号CLK的控制下在VIN电压提取状态和比较状态之间交替使用，当转换比较器1-7进入工作状态(此状态中它们进入VIN电压提取状态)然后进入比较状态时，在VIN电压提取状态的时间段中大功耗的出现无可避免。并且，在这个时间消耗的功率通常大于差分型设置比较器P1-P7连续工作时的功耗。

现在，如上所述，通常，输入到模数转换器电路的模拟电压VIN的幅度小于可由该电路模数转换的最大幅度并且频率也远远低于时钟信号是正常的。即，相对于在由特定时钟信号设定的时间点输入的模拟电压，到下一个周期的时钟信号设定的时间点，模拟电压可出现的变化量是有限的。因此，如果在由特定时钟信号确定的时间点输入的模拟电压已知，则能由之以一定的宽度预测在下一个周期的时钟信号确定的时间点将要输入的模拟电压。在这种情况下，没有必要使所有的转换比较器总是处于工作状态，仅使一部分转换比较器处于工作状态而使其它的转换比较器处于保持其比较状态的休眠状态是可行的，从而使所述其它转换比较器不处于大功耗的VIN提取状态。如果这样做了，可以降低模数转换器电路的功耗。

就此而言，假设输入的模拟电压VIN的特性为在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路100模数转换的最大幅度的1/8(比较器数量加1得到的数字的倒数)。在该假设下，在本实施例1的模数转换器电路100中，在比较器控制电路部分111中，逻辑处理设置比较器的输出OP1-OP7，产生第一和第二设置信号CONT1A等，并如图4中表的右半部分所示设置下一个转换中的转换比较器1-7的状态。在图4中，工作状态由○表示，休眠状态由△表示。

现在说明该表的特定设置内容。

首先，当表明存在已确定在时钟信号的一个周期之前输入的模拟电压VIN大于它们自己参考的参考电压V1-V7的设置比较器的设置比较器输出OP1-OP7输入到比较器控制电路部分111时，特别是，当在设置比较器输出OP1-OP7中存在“H”时，执行以下步骤。[1]使与作出该“H”决定的设置比较器中最高一级的设置比较器(换句话说，其参考电压的电位最高的设置比较器)参考相同的参考电压(即，公共参考电压)的特定转换比较器，以及比该特定转换比较器高一级的转换比较器，进入工作状态(如图4中○所示)。[2]使其它的转换比较器处于休眠状态。[3]比进入工作状态的转换比较器的级别更高的转换比较器设置为输出“L”(如图4中△/L所示)，级别较低的转换比较器设置为输出“H”(如图4中△/H所示)。

下面对此更具体地说明。在设置比较器输出OP1-OP7中，当有输出为高电平“H”时，即，当确定模拟电压VIN大于参考电压V1时，操作如下。例如，考虑由于输入的模拟电压VIN为V5-V6范围内的电压，设置比较器输出OP1-OP7变为(H，H，H，H，H，L，L)的情况。[1]转换比较器5与输出“H”的设置比较器P1-P5中最高一级的设置比较器参考相同的参考电压(公共参考电压V5)，并且比该转换比较器5高一级的转换比较器6进入工作状态。

这是因为，由于假设输入的模拟电压VIN的特性如上所述，可以预测在下一次转换中由转换比较器比较的模拟电压VIN将在参考电压范围V4-V5、V5-V6或V6-V7之一中。即，这是因为，由一个周期前设置比较器P1等中的比较结果，不能预测一个时钟周期之后由转换比较器1等得到的比较结果的转换比较器仅有转换比较器5、6。

推而广之，这是因为，从设置比较器P1等在时钟信号CLK的一个周期前获得的比较结果(设置比较器输出OP1等)，不能预测下一个时钟周期由转换比较器1等得到的比较结果的仅仅是与输出“H”的设置比较器中最高一级设置比较器参考相同的参考电压的特定的转换比较器，以及比其高一级的转换比较器。所以，它们进入工作状态。

[2]其它的转换比较器1-4、7进入休眠状态。[3]比处于工作状态的转换比较器5和6级别更高的转换比较器7设置为输出“L”，更低级的转换比较器1-4设置为输出“H”。

上述关系同样适用于一个时钟信号CLK周期之前输入的模拟电压VIN在V1-V2、V2-V3、…、V6-V7、V7-VRH范围内的情况。然而，当一个周期之前输入的模拟电压VIN在V7-VRH范围内时，不存在更高一级的转换比较器。

另一方面，当表示不存在已确定在一个时钟信号CLK周期之前输入的模拟电压VIN大于其参考电压的设置比较器的设置比较器输出OP1-OP7输入到比较器控制电路部分111时，具体的，当设置比较器输出OP1-OP7都为“L”时，操作如下。[4]最低一级的转换比较器1进入工作状态。这是因为，根据一个周期前由设置比较器P1等得到的比较结果(设置比较器输出OP1等)，不能预测由转换比较器1等一个周期之后将获得的比较结果(比较器输出OUT1等)的仅仅是转换比较器1。[5]其它的转换比较器2-7保持休眠状态。[6]其它的转换比较器2-7设置为输出“L”。

因此，无论一个周期之前的模拟电压VIN的值在低标准电压VRL到高标准电压VRH中的哪一个范围，可以得到图4的表的右半部分所示的设置状态的关系，并且在所有的情况下，抑制了整个模数转换器电路100的功耗。

在图9中示出了基于这种设置执行操作的转换比较器1-7的电路结构。这里，第一设置信号CONT1A-CONT7A是控制各转换比较器1-7在工作状态和休眠状态之间切换的信号，具体的，用“H”命令转换比较器1-7进入工作状态，用“L”命令转换比较器1-7进入休眠状态。第二设置信号CONT1B-CONT7B是在转换比较器1-7已处于休眠状态的情况下控制其输出是“H”还是“L”的控制信号，用“H”使转换比较器1-7输出“H”，用“L”使转换比较器1-7输出“L”。

如已经说明的，转换比较器1等具有输入模拟电压VIN的开关SWA和输入参考电压V1-V7的开关SWB。开关SWA、SWB的输出侧连接到节点N1，电容器C1的一端连接到节点N1。电容器C1的另一端连接到反相器INV的输入端。并且，开关SWC与反相器INV并联连接。此外，反相器INV的输出端通过开关SWD连接到反相器27，并且，通过反向器28，输出与反相器INV的输出同相的输出，作为比较器输出OUT1-OUT7。

另外，二输入AND(与)器件24插入到时钟信号CLK和开关SWA、SWB、SWC之间，并且用与时钟信号平取的反相器23对第一设置信号CONT1A-CONT7A反相而得到的信号输入到该AND器件24。由此，当第一设置信号CONT1A等为“H”时，开关SWA等采工作状态，在时钟信号CLK下工作。开关SWB由反相器25驱动到与开关SWA反相。另一方面，当第一设置信号CONT1A等为“L”时，与时钟信号CLK无关，开关SWA、SWC关断，开关SWB导通。即，强制固定在比较状态，并采休眠状态(参考图6)。因此，作为第一设置信号CONT1A等为“L”的结果，该转换比较操作停止，但是防止其为功耗大的VIN提取状态，从而可降低功耗。

此外，开关SWD由第一设置信号CONT1A等开关，第二设置信号CONT1B等通过开关SWE输入到反相器27的输入端。开关SWE由用反相器26反相第一设置信号CONT1A等得到的信号开关。并且，开关SWD的开关和开关SWE的开关反相。开关SWD、开关SWE也是模拟开关，当第一设置信号CONT1A等为“H”时，开关SWD导通，开关SWE关断。在这种情况下，反相器INV的输出发送到反相器27，并输出一个与之同相的输出，作为比较器输出OUT1-OUT7。另一方面，当第一设置信号CONT1A等为“L”时，开关SWD关断，开关SWE导通。因为第二设置信号CONT1B等因此而输入到反相器27，如果第二设置信号CONT1B等为“H”，作为比较器输出OUT1等输出“H”，相反，如果第二设置信号CONT1B等为“L”，作为比较器输出OUT1等输出“L”。

以此方式，利用第一设置信号CONT1A等和第二设置信号CONT1B等，转换比较器1等有三种状态可以选择：工作状态、“H”输出休眠状态和“L”输出休眠状态。

在这样设置的转换比较器1-7中，对于处于工作状态的转换比较器(例如转换比较器5、6)，作为比较模拟电压VIN和参考电压(例如参考电压V5、V6)的结果，这些转换比较器的转换比较器输出也变为“H”或“L”。

以此方式，即使在该模数转换器电路100中，根据模拟电压VIN的幅度属于由高标准电压VRH、低标准电压VRL和参考电压V1-V7划分的范围中的哪一个范围(例如V5-V6)，转换比较器1-7的输出变为“H”或“L”。因此，模拟电压VIN和转换比较器1-7的转换比较器输出OUT1-OUT7表现为图3表格所示的关系。该关系与所有转换比较器都工作时得到的结果相同。

因此，随后根据转换比较器输出OUT1-OUT7，由译码器140通过类似的处理，可产生对应于这些输出OUT1-OUT7的数字输出DOUT。在图3的表中，数字输出DOUT用十进制输出编码表示。

这样，用实施例1所述的模数转换器电路100，在转换比较器1-7中，在用作本次转换之前，相应于模拟电压的预计变化范围，选择不能预测其比较结果的转换比较器并设置为正常工作状态，使能够预测其比较结果的剩余转换比较器处于休眠状态，由此，能够在任何时间选择适当的转换比较器并使之处于工作状态。此外，由于只有适当数量的比较器需要处于工作状态，所以可以使保持休眠状态的剩余比较器的数量较大，从而使模数转换器电路的功耗更低。

并且，在模数转换器电路100中，在输入信息产生电路部分112中，用7个设置比较器在时钟信号CLK下工作，产生作为输入信息信号的输出OP1-OP7。因为，转换比较器1等的工作状态或休眠状态的选择的定时可以与由时钟信号CLK确定的固定的定时(在本实施例1中为一个周期之前)对齐。因此，总是能够选择适合的转换比较器，使它们处于工作状态或休眠状态。

并且，模数转换器电路100具有与参考同样的参考电压V1-V7的转换比较器1-7相同数量(7)的设置比较器P1-P7。因此，在确定7个转换比较器1-7中哪些要进入工作状态、哪些要进入休眠状态的选择中，可以使用由设置比较器P1-P7得到的7个比较结果(输出OP1-OP7)，作上述确定的选择就变得容易。

此外，在模数转换器电路100中，相应于设置比较器P1等的确定(输出OP1等)，转换比较器1-7中只有1或2个进入工作状态，其它的进入休眠状态。因此，可以大大降低模数转换器电路100的功耗。

此外，在模数转换器电路100中，因为差分型设置比较器被用作比较器P1-P7，他们可以使功耗比用斩波器型比较器时的功耗低。

现在，在本实施例1中，示出了一个例子，其中设置比较器P1-P7和转换比较器1-7用相同的时钟信号CLK驱动，并用在一个时钟信号CLK周期之前得到的设置比较器输出OP1等产生第一和第二设置信号CONT1A等，并用来设置下一个周期中转换比较器1-7的状态。

然而，如图2所示，作为选择，设置比较器P1-P7(输入信息产生电路部分112)也可以由不同于时钟信号CLK的第三时钟信号CLK3驱动。作为第三时钟信号CLK3，可以使用频率与时钟信号CLK的相同但相位不同，具有反相波形或1/4周期相移的波形(参看图11(a))的信号。通过使用像这样的第三时钟信号CLK3，可以根据小于时钟信号CLK的一个周期的更短的时间之前(例如，在图11(a)的情况下，T/4之前(其中T为时钟信号CLK的周期))的模拟信号获得设置转换比较器1-7的状态所需的设置比较器输出OP1等。当这样做时，在该时间内模拟电压VIN能够变化的范围小于在时钟信号VIN的一个周期的时间间隔内模拟电压可以变化的范围。即，在根据过去的模拟电压选择要进入工作状态或休眠状态的转换比较器时，因为作为基准的过去的模拟电压VIN的时间越近，模拟电压VIN在该时间之后可变化的范围越小，能够使进入工作状态的转换比较器的数量减少，而使进入休眠状态的转换比较器的数量增加，从而能够更多地抑制模数转换器电路的功耗。或者，如果相同数量的转换比较器进入工作状态，则能够对具有更大幅度和更高频率的模拟电压VIN正确地进行模数转换。

或者，作为选择，可以用频率为时钟信号CLK的整数倍的信号作为第三时钟信号CLK3。例如，下面说明采用的第三时钟信号CLK3的频率是时钟信号CLK的两倍的情况。此外，假设这种第三时钟信号CLK3的每两个周期，其上升沿的定时(rise time)与时钟信号CLK的上升沿定时有一次相同(参看图11(b))。在这种情况下，在每两个周期的第三时钟信号CLK3的上升沿定时中，如果使用的上升沿的定时与时钟信号CLK的上升沿的定时不同(图11(b)中箭头所示的定时)，可以比转换比较器1等的转换早1/2个周期(T/2)得到设置比较器P1等的比较结果(设置比较器输出OP1等)。同样，在这种情况下，能够使进入工作状态的转换比较器的数量减少，而使进入休眠状态的转换比较器的数量增加，从而进一步降低模数转换器电路的功耗。或者，如果是相同数量的转换比较器进入工作状态，则能够对具有更大幅度和更高频率的模拟电压VIN正确地进行模数转换。

(第二实施例)

接下来，参考图12-图14介绍第二实施例的并行模数转换器电路200。本实施例2的模数转换器电路200是3位模数转换器电路，与实施例1的模数转换器电路100类似。但是，通过比较图12和图2能够理解，其不同点在于比较部分210，它没有设置比较器P1-P7。因此，说明将集中在不同部分，并且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路200也是用于以由时钟信号CLK提供的预定的时间间隔将模拟电压VIN转换为3位数字输出DOUT的电路，并具有比较部分210、数据锁存器120、编码器140和控制电路部分150(参看图1)。输入比较部分210的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。

在图12所示的比较部分210中，通过将8个相同的分压电阻R1-R8串联连接在高标准电压VRH和低标准电压VRL之间的方式得到7个参考电压V1-V7。并且，具有7个斩波器型比较器1-7以及比较器控制电路部分211。

比较器1-7与实施例1中的转换比较器1-7(参看图9)具有相同的电路结构，并由从比较器控制电路部分211输出的第一和第二设置信号CONT1A等设置为三种状态中的任一种：具有正常比较器功能的工作状态、“H”输出的休眠状态和“L”输出的休眠状态。

具体的，比较器1-7分别单独参考并一一对应于七个参考电压V1-V7，并且当它们设置为工作状态时，在输入的时钟信号CLK的每一个周期，将它们与模拟电压VIN进行比较，并更新和输出具有“H”或“L”电平的比较器输出OUT1-OUT7。另一方面，当转换比较器设置为“H”输出状态的休眠状态时，它的输出固定为“H”。当转换比较器设置为“L”输出状态的休眠状态时，它的输出固定为“L”。

并且，除了输出和输入到数据锁存器120，比较器的输出OUT1-OUT7还分支并输入到比较器控制电路部分211。

比较器控制电路部分211对这些输入的比较器的输出OUT1-OUT7进行预定的逻辑处理，并输出与实施例1相同的第一设置信号CONT1A-CONT7A和第二设置信号CONT1B-CONT7B。

因为比较器1-7与实施例1中的转换比较器1-7(参看图9)具有相同的电路结构，同样的，在VIN提取状态中，开关SWC导通，功耗很大，但是在比较状态中，开关SWC关断，消耗少量的功率。并且，通过使第一设置信号CONT1A等为“L”，能够强迫其进入比较状态，并通过第二设置信号CONT1B等使此时比较器的输出OUT1-OUT7可被固定为“H”或“L”。

就此而言，用比较器1-7在上次转换(前一个周期)中得到的比较器输出OUT1-OUT7得到第一和第二设置信号CONT1A等。并将这些用于下次转换中(该周期之后的一个周期)比较器1-7的状态设置。

具体的，如图13中的表所示，比较器1-7的设置状态根据前一次转换中使用的模拟电压VIN的幅度决定。例如，当在前一次转换中使用的模拟电压VIN在参考电压V3-V4的范围内时，在该时间点比较器1-7的输出(比较结果)变为从低级比较器开始的(H，H，H，L，L，L，L)。现在，假设输入的模拟电压VIN的特性为：在一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路200模数转换的最大幅度的1/8(比较器数量加1得到的数字的倒数)。在这种情况下，在下一次转换中被比的模拟电压VIN预期落在参考电压范围V2-V3、V3-V4或V4-V5中的一个范围中。即，如果以这种模拟信号为前提，根据上次转换的比较结果，在下一次转换中不能预测比较结果的比较器仅为比较器3、4。按一般的表述，他们仅仅是输出“H”的比较器中最高级的比较器和比它高一级的比较器。

因为比较结果不能预测的比较器是有限的，在本实施例2中，比较器3、4处于工作状态(在图13中表示为○)。另一方面，比它们级别低的比较器1、2处于“H”输出状态的休眠状态(在图13中表示为△/H)，而比它们级别高的比较器5、6、7处于“L”输出状态的休眠状态(在图13中表示为△/L)。当以此方式进行时，只要在下次转换中所比较的模拟电压VIN在满足上述前提的参考电压V2-V5的范围内，将得到与所有的7个比较器1-7都处于工作状态时相同的比较器输出OUT1-OUT7。因此，在此方式中，也可以进行正确的模数转换。

此外，通过这样做，因为7个比较器中的5个比较器1、2、5-7可以处于休眠状态，所以能够降低整个模数转换器电路200的功耗。

上述关系同样也适用于前一次转换时输入的模拟电压VIN在V1-V2、V2-V3、…、V6-V7、V7-VRH任何一个范围内的情况。然而，当前一次转换时输入的模拟电压VIN在V7-VRH范围内时，不存在更高一级的比较器。

当前一次转换时输入的模拟电压VIN低于参考电压V1时，即，在VRL-V1范围内时，此时比较器1-7的输出都为输出“L”，即，(L，L，L，L，L，L，L)。在这种情况下，在这之后的转换中比较的模拟电压VIN预计在参考电压VRL-V1或V1-V2中。由此，根据前一次转换的比较结果，不能预测在这之后的转换中的比较结果的比较器只有比较器1。因此，比较器1进入工作状态。另一方面，比比较器1更高级别的比较器2-7处于“L”输出状态的休眠状态。

此外，当这样做时，在下一次转换时比较的模拟电压VIN被限制在参考电压VRL-V2的范围内，并且可以得到与全部的7个比较器1-7都处于工作状态时相同的比较器输出OUT1-OUT7。因此，以此方式，同样可以进行正确的模数转换。此外，通过以此方式工作，由于7个比较器中有6个比较器2-7采休眠状态，所以能够降低整个模数转换器电路200的功耗。

由此，可以看到无论前一次转换中的模拟电压VIN的值在低标准电压VRL到高标准电压VRH的哪一个范围中，都可以得到图13中的表所示的设置状态的关系，并且在所有的情况中，可以降低整个模数转换器电路200的功耗。此外，在本实施例2中，与实施例1相比应当理解，不需要单独形成设置比较器P1等，从而模数转换器电路变得更简单了。

并且，在本实施例2的模数转换器电路200中，用于选择比较器1-7的工作状态或休眠状态的模拟电压的定时可以在全部时间与前一次转换的定时对齐。因此，总可以选择适当的比较器处于工作状态或休眠状态，并且因为保持休眠状态的剩余比较器的数量可以较大，所以使模数转换器电路的功耗更低。

并且，在模数转换器电路200中，用前一次转换中比较器1-7的输出OUT1等作为输入信息信号，选择本次转换中要处于工作状态或要处于休眠状态的比较器1等。因此，不需要象实施例1中的设置比较器P1-P7这样用来单独产生输入信息信号的电路，从而能简化结构。

此外，在模数转换器电路200中，根据前一次转换中比较器1-7的输出OUT1等，在本次转换中比较器1-7中只有两个或一个处于工作状态，其它的处于休眠状态。因此，可以大大降低模数转换器电路的功耗。

在本实施例2的模数转换器电路200中，如上所述，当输入的模拟电压VIN的特性为在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于最大幅度的1/8(比较器数量加1得到的数字的倒数)时，在所有的情况下都能正确地模数转换。相反，当所用的模拟电压VIN在时钟信号CLK的一个周期的时间段中能够变化的范围大于最大幅度的1/8(比较器数量加1得到的数字的倒数)时，模数转换不能正确进行。然而，模数转换器电路200也可用在以下方面。

即，如图14所示，当大电压变化和小电压变化的电压波形交替出现的模拟电压VIN输入到模数转换器电路200时，发生大电压变化期间和其后的小电压变化期间和过渡期间变为不正确输出阶段，其中相对于模拟电压VIN，用虚线表示的数字输出DOUT与被模数转换的模拟电压VIN的值不匹配。然而，由于随着时间的流逝，数字输出DOUT逐渐接近应获得的正确的值，最终得到将模拟电压VIN正确地模数转换的数字输出DOUT，之后存在一个正确输出阶段，在该阶段中可以得到正确的数字输出，直到再次出现大电压变化。因此，以这种特性的模拟电压VIN为前提，如果只使用在正确输出阶段得到的数字输出DOUT，则本实施例2的模数转换器电路200可用来进行低功耗模数转换，即使模拟电压VIN出现这种大电压变化。

(第一变体)

接下来，参考图15介绍改进实施例2得到的变体1。在实施例2的模数转换器电路200中，用斩波器型比较器(参看图5、图9)作为比较器1-7。相对于此，在本变体1中，只有采用差分型比较器这一点不同。因此，说明将集中在不同部分，而相同的部分给予相同的编号，并且省略或简化其说明。

如上所述，在本变体1中比较器1-7为差分型比较器。即，每个比较器1-7通过差分电路50比较模拟电压VIN和参考电压V1等。差分电路50由CMOS(互补金属氧化物半导体)构成，在N沟道51的栅极加模拟电压VIN，在N沟道52的栅极加参考电压V1-V7中的一个。N沟道51的漏极通过P沟道53，N沟道52的漏极通过P沟道54分别连接到电源电位VD。P沟道53、54的栅极都连接到N沟道51的漏极。并且，N沟道51、52的源极通过N沟道56和恒流源55一起连接到地。在该差分电路50中，模拟电压VIN和参考电压V1等之间的差表现为N沟道52的漏极电压。N沟道52的漏极通过开关SWH连接到保持电路64。该保持电路64与反相器61、62串联连接，在反相器61的输入端和反相器62的输出端之间的连接由开关SWI开关。此外，比较器输出OP1-OP7从反相器61的输出端分支的反相器63输出。

这三个开关SWH、SWI和SWJ都是模拟开关，并且输入“H”时导通，输入“L”时关断。

这里，开关SWH由二输入AND(与)器件57的输出控制导通和关断。时钟信号CLK和由反相器65反相第一设置信号CONT1A等得到的信号输入到该AND器件57。由此，当第一设置信号CONT1A等为“H”时，开关SWH在时钟信号CLK下工作。另一方面，当第一设置信号CONT1A等为“L”时，与时钟信号CLK无关，开关SWH关断。

并且，开关SWI也由二输入AND器件59的输出控制导通和关断。由反相器58反相时钟信号CLK得到的信号和由反相器65反相第一设置信号CONT1A等得到的信号输入到该AND器件59。由此，当第一设置信号CONT1A等为“L”时，开关SWI在反相的时钟信号CLK下工作。另一方面，当第一设置信号CONT1A等为“H”时，与时钟信号CLK无关，开关SWI关断。

此外，N沟道56通过由反相器65反相第一设置信号CONT1A等得到的信号控制，并且，当第一设置信号CONT1A等为“H”时，N沟道56导通，电流流过恒流源55，当第一设置信号CONT1A等为“L”时，N沟道56关断，切断流过恒流源55的电流，不能用差分电路50进行比较，降低了功耗。

并且，开关SWJ由第一设置信号CONT1A等控制，当第一设置信号CONT1A等为“H”时开关SWJ导通，当第一设置信号CONT1A等为“L”时开关SWJ关断。

由此，当第一设置信号CONT1A等为“H”时，N沟道56导通，差分电路50工作。此外，开关SWH在时钟信号CLK下导通和关断，并且开关SWI的导通和关断与开关SWH反相。另一方面，开关SWJ关断。由此，这其中，在时钟信号CLK也为“H”时，因为开关SWH导通开关SWI关断，所以参考电压V1等和模拟电压VIN的比较结果作为比较器输出OUT1等从反相器63输出。另一方面，在时钟信号CLK为“L”的阶段，因为开关SWH关断开关SWI导通，所以保持之前的输出结果，并继续由反相器63输出。

相反，当第一设置信号CONT1A等为“L”时，因为N沟道56关断，切断流过恒流源55的电流，所以降低了差分电路50的功耗。并且，开关SWH和SWI固定为关断而开关SWJ导通。因此，因为第二设置信号CONT1B等输入到反相器61，如果第二设置信号CONT1B等为“H”，“H”作为比较器输出OUT1等输出，相反，如果第二设置信号CONT1B等为“L”，“L”作为比较器输出OUT1等输出。

因此，即使差分型比较器用作比较器1-7，通过使用第一设置信号CONT1A等和第二设置信号CONT1B等，能够选择3种状态：工作状态、“H”输出状态的休眠状态和“L”输出状态的休眠状态。

因此，即使在本变体1中以与实施例2相同的方式使用差分型比较器1-7，也能够进行模数转换。在本变体中，即使在使用比斩波型比较器功耗通常更低的差分型比较器时，也能够进一步降低模数转换器电路的功耗。

(第三实施例)

接下来，参考图16-图19介绍第三实施例的并行模数转换器电路300。本实施例3的模数转换器电路300与没有使用设置比较器的实施例2相同，不同点在于是4位模数转换器电路并使用了15个比较器1-15，以及将两个比较器一组，如比较器2和3、4和5等，一组一组地用第一和第二设置信号CONTG1A等进行比较器的状态设置。因此，说明将集中在不同部分，而相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路300也是用于以由时钟信号CLK提供的预定的时间间隔将模拟电压VIN转换为数字输出DOUT的电路，并具有比较部分310、数据锁存器320、编码器340和控制电路部分150(参看图1)。输入到比较部分210的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。

在图16所示的比较部分310中，通过将16个相同的分压电阻R1-R16串联连接在高标准电压VRH和低标准电压VRL之间的方式得到15个参考电压V1-V15。并且，具有15个斩波器型比较器1-15以及比较器控制电路部分311。

比较器1-15与实施例1中的转换比较器1-7(参看图9)和实施例2中的比较器1-7具有相同的电路结构，并由从比较器控制电路部分311输出的第一和第二设置信号CONTG1A等设为三种状态中的任一种：具有正常比较器功能的工作状态、“H”输出状态的休眠状态和“L”输出状态的休眠状态。

具体的，比较器1-15分别单独参考并一一对应于15个参考电压V1-V15，并且当它们设置为工作状态时，在输入的时钟信号CLK的每一个周期，它们将模拟电压VIN与参考电压V1等进行比较，并更新和输出具有“H”或“L”电平的比较器输出OUT1-OUT15。另一方面，当比较器设置为“H”输出状态的休眠状态时，它的输出固定为“H”。当比较器设置为“L”输出状态的休眠状态时，它的输出固定为“L”。

并且，除了输入到数据锁存器320以外，比较器输出OUT1-OUT15还分支并输入到比较器控制电路部分311。

在图16中，未示出时钟信号CLK和比较器之间的连线，但是如在实施例1(参看图2)和实施例2(参看图12)中一样，时钟信号CLK输入到每一个比较器1-15。

比较器控制电路部分311对这些输入的比较器输出OUT1-OUT15进行预定的逻辑处理，并输出与实施例1、2相同的第一设置信号CONTG1A-CONTG8A和第二设置信号CONTG1B-CONTG8B。但是，与实施例1、2不同的是，除了第一设置信号CONTG1A和第二设置信号CONTG1B以外，这些第一和第二设置信号CONTG2A等每个设置一个包括两个比较器的组G2-G8的状态。例如，第一和第二设置信号CONTG8A、CONTG8B输入到属于组G8的两个比较器14和15，并同时设置这两个比较器的状态。另一方面，第一设置信号CONTG1A和第二设置信号CONTG1B输入到比较器1，并设置比较器1的状态。因此，组G1只包括一个比较器1。以此方式，比较器1-15分为八组G1-G8，每组包括一个或两个比较器。

现在，因为比较器1-15与实施例1中的转换比较器1-7(参看图9)具有相同的电路结构，以相同的方式，在VIN提取状态中，开关SWC导通，功耗很大，但是在比较状态中，开关SWC关断，消耗少量的功率。并且，通过使第一设置信号CONTG1A等为“L”，能够迫使比较器1等进入作为比较状态的休眠状态，并通过第二设置信号CONTG1B等使此时比较器输出OUT1-OUT15固定为“H”或“L”。

就此而言，用比较器1-15在上次转换(前一个周期)中得到的比较器输出OUT1-OUT15得到第一和第二设置信号CONTG1A等。并将这些用于下次(该周期之后的一个周期)转换中比较器1-15的状态设置。

具体的，如图17和图18中的表所示，比较器1-15的设置状态根据前一次转换中模拟电压VIN的幅度决定。例如，当在前一次转换中模拟电压在参考电压V6-V7范围内时，在该时间点比较器1-15的输出(比较结果)成为从低级比较器开始的(H，H，H，H，H，H，L，L，L，L，L，L，L，L，L)，即，用输出编码表示的‘6’(参看图17)。

现在，假设输入的模拟电压VIN的特性为在一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路300转换的最大幅度的1/8(组数的倒数)。在这种情况下，在下一次转换中比较的模拟电压VIN在参考电压范围V4-V5、V5-V6、V6-V7、V7-V8或V8-V9之一中(可能的输出编码为‘4’-‘8’)。即，如果以这种模拟信号为前提，不能根据一周期前的比较结果预测一个周期之后的比较结果的比较器仅为比较器5、6、7、8。

因为以这种方式限制了比较结果不能预测的比较器，在本实施例3中，在一个周期前输出“H”的比较器1-6中最高级别的比较器6所属的组G4，以及比该组G4高一级和低一级的组G3、G5，进入工作状态(在图18和图19中表示为○)。另一方面，比组G3-G5级别低的组G1、G2的比较器1、2、3进入“H”输出状态的休眠状态(在图18、图19中表示为△/H)，而比它们级别高的组G6、G7、G8的比较器10、11、12、13、14、15进入“L”输出状态的休眠状态(在图18、图19中表示为△/L)。当以此方式进行时，只要在下次转换中要比较的模拟电压VIN在满足上述前提的参考电压V4-V9的范围内，将得到与所有的15个比较器1-15都处于工作状态时相同的比较器输出OUT1-OUT15。因此，在此方式中，可以进行正确的模数转换。

此外，通过这样做，因为15个比较器中9个比较器1-3、10-15可以处于休眠状态，所以能够降低整个模数转换器电路300的功耗。

上述关系同样也适用于前一次转换时输入的模拟电压VIN在V1-V2、V2-V3、…、V14-V15、V15-VRH任一范围内的情况。然而，也有不存在更高一级或更低一级的组的时候。

当前一次转换时输入的模拟电压VIN低于参考电压V1时，即，在VRL-V1范围内时，此时比较器1-15的输出都变为输出“L”，即，(L，L，L，L，L，L，L，L，L，L，L，L，L，L，L)。在这种情况下，在下一次转换中比较的模拟电压VIN预计在参考电压范围VRL-V1、V1-V2或V2-V3之一中。因此，通过与一个周期前的比较结果相比较，不能预测比较结果的只有比较器1、2。因此，比较器1、2所属组G1、G2以及属于这些组的比较器1、2、3的进入工作状态。另一方面，比这些组更高级别的组G3-G8以及属于这些组的比较器4-15进入休眠和“L”输出状态。

当这样做时，只要在下一次转换时比较的模拟电压VIN在参考电压VRL-V3的范围内，就如同全部的15个比较器1-15都处于工作状态时一样，可以进行正确的模数转换。此外，通过以此方式工作，由于15个比较器中比较器4-15可进入休眠状态，所以能够降低整个模数转换器电路300的功耗。

由此，可以看到，无论前一次转换使用的模拟电压VIN的值在低标准电压VRL到高标准电压VRH的哪一个范围中，都可以得到图18和图19中的表所示的设置状态的关系，并且在所有的情况中，可以降低整个模数转换器电路300的功耗。

此外，在本实施例3中，与实施例2相比应当理解，因为只对组G1-G8中的每一个进行比较器的状态设置，所以与为每一个比较器进行状态设置相比，更简单的比较器控制电路部分311就足够了。

因此，对于实施例3中的模数转换器电路300，比较器1-15按组(分组)G1-G8或者进入工作状态，或者进入休眠状态。由此，用于使比较器1等进入工作状态和休眠状态的比较器控制电路部分311的结构变得更为简单。

并且，在该模数转换器电路300中，在前一次转换中得到的比较器1-15的输出OUT1等用来选择用于本次转换的比较器1等。此外，比较器1等分为n＝8组(分组)G1-G8，并且只有属于三个或两个组(分组)的比较器在本次转换中进入工作状态，而属于其它组(分组)的比较器处于休眠状态。因此，大大降低了模数转换器电路300的功耗。

(第二变体)

在上述实施例3中，用斩波器型比较器(参看图9)作为比较器1-15，但是可以如同上述变体1一样，可以采用差分型比较器(参看图10)来代替斩波器型比较器。当这样做时，即使在使用通常比斩波型比较器功耗更低的差分型比较器时，也能够进一步降低模数转换器电路的功耗。

(第四实施例)

接下来，参考图20-图21介绍第四实施例的并行模数转换器电路400。本实施例4的模数转换器电路400如实施例1那样的7个设置比较器，但是不同点在于它是4位模数转换器电路并用了15个转换比较器。并且，虽然不同于实施例3，仍使用了设置比较器，但是与实施例3相同，就象在转换比较器2和3、4和5等中一样，两个或一个转换比较器作为一组，用第一和第二设置信号CONTG1A等进行转换比较器1-15的状态设置。因此，说明将集中在与实施例1和3不同的部分，并且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路400也是用于将模拟电压VIN以由时钟信号CLK提供的预定的时间间隔转换为数字输出DOUT的电路，并具有比较部分410、数据锁存器320、编码器340和控制电路部分150(参看图1)。输入比较部分410的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。

在图20所示的比较部分410中，通过将16个相同的分压电阻R1-R16串联连接在高标准电压VRH和低标准电压VRL之间的方式得到15个参考电压V1-V15。并且，具有15个斩波器型比较器1-15，由7个差分型设置比较器P2-P14构成的输入信息产生电路部分412，以及比较器控制电路部分411。

其中，构成输入信息产生电路部分412的设置比较器P2、P4…P14具有与实施例1(参看图10)中的设置比较器P1-P7相同的电路结构，并且在15个参考电压V1-V15中分别参考间隔的参考电压V2、V4…V14。这些设置比较器P2等在输入的时钟信号CLK的每一个周期进行与模拟电压VIN的比较，并更新和输出具有“H”或“L”电平的设置比较器输出OP2、OP4…OP14。

比较器控制电路部分411对这些输入的设置比较器输出OP2-OP14进行预定的逻辑处理，并输出第一设置信号CONTG1A-CONTG8A和第二设置信号CONTG1B-CONTG8B。第一和第二设置信号CONTG1A等用作下一次转换中，即，在时钟信号CLK的下一个周期中转换比较器1-15的状态设置。

转换比较器1-15与实施例1中的转换比较器1-7(参看图9)具有相同的电路结构，并由从比较器控制电路部分411输出的第一和第二设置信号CONTG1A等设置为三种状态中的任一种：具有正常比较器功能的工作状态、“H”输出状态的休眠状态和“L”输出状态的休眠状态。

在该模数转换器电路400中，根据模拟电压VIN的幅度属于由高标准电压VRH、低标准电压VRL和七个参考电压V2、V4…V14所划分的范围中的哪一个，设置比较器P2等的输出OP2等变为“H”或“L”。因此，模拟电压VIN和设置比较器P2-P14的设置比较器输出OP2-OP14表现为图21所示的表左半部分的关系。这些设置比较器输出OP2等输入到比较器控制电路部分411。

比较器控制电路部分411对这些输入的设置比较器输出OP2-OP14进行预定的逻辑处理，并输出与实施例3中相类似的第一设置信号CONTG1A-CONTG8A和第二设置信号CONTG1B-CONTG8B。如实施例3一样，转换比较器1-15分为8组G1-G8。组G1只包括比较器1，而其它组G2-G8都包括两个转换比较器。因此，通过第一和第二设置信号CONTG1A等，一次设置15个转换比较器1-15中包括在每个组中的一个或两个的状态。转换比较器1-15和设置比较器P2等具有如下关系。即，除最低级别的组G1以外，在组G2-G8中，设置比较器P2等也参考属于每一个组G2等的转换比较器中最低级别的转换比较器(在组中的最低级别的第一比较器)2、4、…、14所参考的参考电压(分组参考电压)V2、V4、…、V14。以此方式，在7个设置比较器P2等和8个组G1，G2等之间形成对应关系。

现在，与实施例1中的转换比较器1-7类似，转换比较器1-15在开关SWC导通的VIN提取状态中功耗很大，但是在比较状态中，开关SWC关断，消耗少量的功率。并且，通过使第一设置信号CONTG1A等为“L”，能够强迫使比较器1等进入作为比较状态的休眠状态，另外，通过第二设置信号CONTG1B等，能使此时的比较器输出OUT1-OUT15固定为“H”或“L”。

就此而言，用设置比较器P2等在预定时间之前(例如，一个时钟信号周期之前)得到的设置比较器输出OP2-OP14得到第一和第二设置信号CONTG1A等。并将这些用于一个周期之后转换比较器1-15的状态设置。以此方式，对每个组G1-G8，根据预定时间之前输入并由设置比较器P2等比较的模拟电压VIN的幅度来决定比较器1-15的设置状态。

例如，假设输入的模拟电压VIN的特性为在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路400转换的最大幅度的1/8(组数的倒数)。在这种情况下，可以进行如图21中的表所示的设置。

例如，当在一个周期之前输入的模拟电压VIN在参考电压V6-V8的范围内时，在该时间点设置比较器P2等的输出(比较结果)OP2等变为从低级比较器开始的(H，H，H，L，L，L，L)，如图21中的表的左侧所示。现在，因为模拟电压VIN具有上述特性，在由转换比较器1等比较模拟电压VIN的时间点，预计可得到的该模拟信号的值将限制在参考电压V4-V10的范围内。即，转换比较器4-9的比较结果不能预测。

因为比较结果不能预测的转换比较器象这样是有限的，所以操作如下。即，对于与输出“H”的设置比较器P2等中的最高级别的比较器P6参考同一个参考电压的转换比较器6所属的指定的组G4(指定的分组)，以及比组G4高一级和低一级的组G3、G5，属于它们的转换比较器4-11都进入工作状态(在图21中表示为○)。这样，因为它们的比较结果不能预测，所以它们在工作状态中进行比较。另一方面，对于剩余的组G1、G2、G6、G7，属于它们的转换比较器1-3、10-15的比较结果可以预先预测。因此，对于属于低级别组G1、G2的比较器1-3，它们进入“H”输出状态的休眠状态(在图21中表示为△/H)，而对于属于高级别组G6、G7、G8的比较器10-15，它们进入“L”输出状态的休眠状态(在图21中表示为△/L)。

当以此方式进行时，只要在下一个周期中所比较的模拟电压VIN在预期参考电压范围V4-V10内，将得到与所有的15个比较器1-15都处于工作状态时相同的比较器输出OUT1-OUT15。因此，在此方式中，可以进行正确的模数转换。

此外，通过这样做，因为15个转换比较器1-5中的9个比较器1-3、10-15可以处于休眠状态，所以能够降低整个模数转换器电路400的功耗。

上述关系同样也适用于在预定时间之前输入的模拟电压VIN无论在V2-V4、…、V14-VRH中哪个范围内的情况。然而，也有不存在比指定组更高一级或更低一级的组的时候。

当在预定时间之前输入的模拟电压VIN低于参考电压V2时，即，在VRL-V2范围内时，此时设置比较器P2等的输出都变为输出“L”，即，(L，L，L，L，L，L，L)。在这种情况下，在随后由转换比较器进行比较的时间点处模拟电压VIN预计在参考电压范围VRL-V4中。因此，对于比较器1-3，不能预测比较结果。因此，这些比较器所属的组G1、G2进入工作状态，对模拟电压进行实际比较。另一方面，比这些组更高级别的组以及属于这些组的比较器4-15进入“L”输出状态的休眠状态。

当这样做时，只要所比较的模拟电压VIN在预计的参考电压范围VRL-V4内，就如同全部的15个比较器1-15都处于工作状态时一样，可以进行正确的模数转换。此外，通过以此方式工作，由于15个比较器中12个比较器4-15处于休眠状态，所以能够降低整个模数转换器电路400的功耗。

由此，可以看到无论当设置比较器P2等(在预定时间之前)比较时模拟电压VIN的值在低标准电压VRL到高标准电压VRH之间的哪一个范围中，都可以得到图21中的表所示的设置状态的关系，并且在所有的情况中，都可以降低整个模数转换器电路400的功耗。

此外，在本实施例4中，与实施例1相比可以知道，因为对组G1-G8中的每一个进行比较器的状态设置，所以与对每一个比较器进行状态设置相比，更简单的比较器控制电路部分311就足够了。此外，因为与所用的设置比较器的数量(7)与转换比较器的数量相同的实施例1不同，所用设置比较器的数量小于转换比较器的数量，所以比较部分410的结构也变得简单了。

这样，实施例4中的模数转换器电路400具有分为n＝8组(分组)的m＝15个转换比较器和7个设置比较器P2等。并且设置比较器P2等与组中的最低级别的转换比较器2、4、…、14参考相同的参考电压V2、V4、…、V14。由此，实现了设置比较器P2等与组G1等的对应关系。因此，能够根据设置比较器P2等的比较结果容易地和适当地按组选择要进入工作状态或休眠状态的转换比较器。并且，因为按组选择转换比较器1等的状态，比较器控制电路部分411的结构变得简单了。

并且，只有属于某些组，具体地说三个或两个组，的转换比较器，在本次转换中处于工作状态，而属于其它组的转换比较器处于休眠状态。因此，可以大大降低模数转换器电路400的功耗。

在本实施例4中，类似于实施例1的说明，设置比较器P2等(输入信息产生电路部分412)或者可以由不同于时钟信号CLK的第三时钟信号CLK3驱动。作为第三时钟信号CLK3，例如可以是与时钟信号CLK频率相同但具有反相的波形或移位1/4周期的波形(参考图11)的信号等。

(第五实施例)

接下来，参考图22-图27介绍第五实施例的并行模数转换器电路500。在上述实施例1中，转换比较器设置为具有正常比较器功能的工作状态或具有低功耗但不能进行比较操作的休眠状态。相对于此，实施例5的不同点在于转换比较器设置为具有正常比较器功能的工作状态或具有低功耗并且还能进行比较操作的低功耗工作状态。因此，说明将集中在不同部分，并且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路500也是用于将模拟电压VIN以由时钟信号CLK提供的预定的时间间隔转换为数字输出DOUT的电路，并具有比较部分510、数据锁存器120、编码器140和控制电路部分150(参看图1)。输入比较部分510的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还输入来自控制电路部分150的时钟信号CLK。

图22所示的比较部分510类似于实施例1中的转换比较器110具有用电阻R1-R8分割高标准电压VRH和低标准电压VRL之间的差得到的7个参考电压V1-V7。并且，类似于实施例1，具有由七个差分型比较器P1-P7组成的输入信息产生电路部分112。并且该比较部分510具有比较器控制电路部分511和由来自比较器控制电路部分511的设置信号CONT71-77控制的转换比较器71-77。

与实施例1一样，构成输入信息产生电路部分112的设置比较器P1-P7在时钟信号CLK的每一个周期分别用参考电压V1-V7与模拟电压VIN进行比较，并输出设置比较器输出OP1-OP7。比较器控制电路部分511对输入的设置比较器输出OP1-OP7进行预定的逻辑处理，输出设置信号CONT71-CONT77。这些设置信号CONT71等用于转换比较器71-77在下一次转换，即，在时钟信号CLK的下一个周期中的状态设置。

因为转换比较器71-77具有随后讨论的结构，它们被这些设置信号CONT71等设置为两种状态：按正常比较器方式进行比较操作的正常工作状态以及能够进行比较操作同时比正常工作状态的功耗低的低功耗工作状态。

具体的，转换比较器71-77分别单独参考并一一对应于七个参考电压V1-V7，并且不论它们设置为工作状态或低功耗工作状态，在输入时钟信号CLK的每一个周期，它们分别将模拟电压与参考电压V1等进行比较，并更新和输出具有“H”或“L”电平的转换比较器输出OUT1-OUT7。

设置比较器P1-P7的电路结构与实施例1中的相同(参看图10)。相应地，在模数转换器电路500中，根据模拟电压VIN的幅度，设置比较器P1-P7的输出OP1-OP7变为“H”或“L”。具体的，模拟电压VIN和设置比较器P1-P7的转换比较器输出OP1-OP7具有图24中的表的左半部分所示的关系。

接下来，参考图25介绍转换比较器71-77的电路结构和操作。转换比较器71-77都为相同结构的斩波器型比较器。因此，在实施例1中所说明的斩波器型比较器的主要部分的结构和操作也适用于实施例5。但是，在实施例5中的转换比较器71等中，在图5所示的转换比较器的主要部分的结构中，反相器INVA的结构与图7中所示的反相器INV的结构有微小的不同。

在图25中示出了用在本实施例5的转换比较器71等中的反相器INVA的结构。与图7中所示的反相器INV相比较容易了解，在本实施例5中所用的反相器INVA中并联形成基本反相器部分INV0和反相器部分INV1。

其中，基本反相器部分INV0具有已知的CMOS反相器电路结构，其中P沟道MOS(金属氧化物半导体)晶体管121和N沟道MOS晶体管122串联连接(参看图5)，其输入端IN通过节点N2连接到电容器C1，并且比较器输出OUT1-OUT7从其输出端输出。

另一方面，反相器部分INV1也具有已知的CMOS反相器电路结构，其中P沟道MOS晶体管123和N沟道MOS晶体管124串联连接，但是晶体管123、124的栅极通过模拟开关SWL连接到输入端IN。并且，晶体管123的漏极和晶体管124的漏极通过模拟开关SWM连接到比较器输出OUT1-OUT7。开关SWL由设置信号CONT71等开关，具体的，当设置信号CONT71等为高电平时，将晶体管123、124的栅极连接到输入端IN。相反，当为低电平时，将晶体管123、124的栅极连接到地。而且，开关SWM也由设置信号CONT71等开关，具体的，当设置信号CONT71等为高电平时导通。

因为本实施例5的反相器INVA具有这种结构，当设置信号CONT71等为低电平时，从节点N2或电容器C1(参看图5)看过去，就好像只有基本反相器部分INV0存在一样。另一方面，当设置信号CONT71等为高电平时，从节点N2或电容器C1(参看图5)看过去，就好像基本反相器部分INV0和反相器部分INV1并联连接一样。

因此，当使用该反向器INVA时，当转换比较器71等使比较器进入VIN提取状态并通过设置信号CONT71等使反向器INVA出现本征电压(例如VD/2)时，能够将流过反相器INVA的直通电流控制为两级：大电流和小电流。即，当设置信号CONT71等为低电平时，如果转换比较器71等进入VIN提取状态，即，如果反相器INVA的输入和输出短路，则直通电流只流过基本反相器部分INV0(晶体管121、122)。另一方面，当设置信号CONT71等为高电平时，如果转换比较器71等进入VIN提取状态，则直通电流不仅流过基本反相器部分INV0还流过反相器部分INV1(晶体管123、124)。因此，如果将设置信号CONT71等为高电平视为正常状态，与此相比，在低电平的情况下直通电流较小，从而可使其处于低功耗状态，其中转换比较器71等的功耗降低。

现在，一般而言，在使用斩波型比较器的模数转换器电路中，如果选择构成反相器的P沟道和N沟道晶体管的特性，以使在VIN提取状态期间流过反相器的直通电流较小，则在比较状态期间从高电平到低电平或从低电平到高电平的转换要花费更长的转换时间。即，在比较器中比较操作的速度要降低，并由此使模数转换器电路的转换时间延长。然而，通常，模拟电压VIN和参考电压之间的电压差越大，比较器的比较操作的速度越快。因此，即使在比较器中采用小直通电流的反相器，如果在模拟电压VIN和参考电压之间的电压差大，则可以获得足够的比较操作速度和正确的比较结果。

在本实施例5中，对于转换比较器71等，设置信号CONT71等为高电平的情况称作正常工作状态。在该正常工作状态中，即使在模拟电压VIN和参考电压之间的电压差小，也可以获得足够的比较操作速度。当所有的转换比较器71-77都处于该正常工作状态时，对于所有的转换比较器71等，无论模拟电压VIN和参考电压之间的电压差多大，因为获得了足够的比较操作速度，所以能够进行正确的模数转换。然而，因为流过各转换比较器71等的反相器INVA的直通电流较大，所以模数转换器电路500的功耗较大。

另一方面，对于转换比较器71等，设置信号CONT71等为低电平的情况称作低功耗工作状态。在该低功耗工作状态中，直通电流较小，功耗也变小。然而，当模拟电压VIN和参考电压之间的电压差很小时，不能得到足够的比较操作速度。因此，当所有的转换比较器71-77都处于该低功耗工作状态时，因为在某些转换比较器中没有得到足够的比较操作速度，存在不能正确进行模数转换的情况。即，需要适当地选择要进入低功耗工作状态的转换比较器71等。当转换比较器71等临时处于如实施例1等所示的休眠状态时，因为电容器C1(节点N2)的另一端的电位变得不确定，所以有时要花费时间从休眠状态变为工作状态。对于此，在本实施例5中，因为节点N2的电位没有变为不确定，所以从低功耗工作状态变为正常工作状态所花费的时间较短。因此，模数转换器电路500可以有利地用更快的时钟频率驱动。

现在，如在实施例1中所说明的，通常，输入到模数转换器电路的模拟电压VIN的幅度小于可由该电路模数转换的最大幅度并且频率也足足低于时钟信号。即，相对于在由特定时钟信号设定的时间点输入的模拟电压，模拟电压到下一个周期的时钟信号设定的时间点为止能发生的变化量是有限的。因此，如果在由特定时钟信号确定的时间点输入的模拟电压已知，则由之能够以一定的宽度预测由下一个周期的时钟信号确定的时间点将输入的模拟电压。

就此而言，在实施例5中，在转换比较器71-77中，根据预测的模拟电压，模拟电压和参考电压之间的电压差预计较小的转换比较器进入正常工作状态。另一方面，剩余的转换比较器进入低功耗工作状态。

在实施例5中，与实施例1中相同，假设输入的模拟电压VIN的特性为在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路500转换的最大幅度的1/8(比较器数量加1得到的数字的倒数)。

并且，假设当模拟电压和参考电压之间的电压差等于或大于最大幅度的1/8时，转换比较器71等即使处于低功耗工作状态也能进行正确的比较操作。

在这些假定下，在实施例5的模数转换器电路500中，在比较器控制电路部分511中，对设置比较器输出OP1-OP7进行预定的逻辑处理，并由此产生设置信号CONT71等，从而如图24的表的右半部分所示设置下一次转换中转换比较器71-77的状态。在图24中，工作状态由○表示，低功耗工作状态由△表示。

现在说明该表的具体设置内容。

首先，当表明存在已确定在时钟信号的一个周期之前输入的模拟电压VIN大于它们自己参考的参考电压V1-V7的设置比较器的设置比较器输出OP1-OP7输入到比较器控制电路部分511时，具体的，当在设置比较器输出OP1-OP7中存在“H”时，执行以下操作。[1]与作出“H”决定的设置比较器中最高一级的设置比较器(换句话说，其参考电压的电位最高的设置比较器)参考相同的参考电压(即，公共参考电压)的特定转换比较器、比该特定转换比较器高一级的转换比较器、比该特定转换比较器高两级的转换比较器以及比该特定转换比较器低一级的转换比较器进入正常工作状态。[2]其它的转换比较器进入低功耗工作状态。

下面具体说明。当在设置比较器输出OP1-OP7中存在高电平“H”输出时，即，当确定模拟电压VIN大于参考电压V1时，操作如下。例如，考虑因为输入的模拟电压VIN为V4-V5范围内的电压而使设置比较器输出OP1-OP7为(H，H，H，H，L，L，L)的情况。[1]与设置比较器P1-P4中最高一级的设置比较器参考相同的参考电压V4(公共参考电压V4)的特定转换比较器74、比该转换比较器74高一级的转换比较器75、比该转换比较器74高两级的转换比较器76以及比该转换比较器74低一级的转换比较器73进入正常工作状态。

如上所述，输入的模拟电压VIN的特性假设为这样：在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路500转换的最大幅度的1/8。因此，在下一次转换中要由转换比较器比较的模拟电压VIN预计在参考电压范围V3-V4、V4-V5或V5-V6之一中。另一方面，假设当模拟电压和参考电压之间的电压差等于或大于最大幅度的1/8时，转换比较器71等即使处于低功耗工作状态也能进行正确的比较操作。考虑这一点，可以看到无论模拟电压VIN位于预计范围(V3-V6)中的哪一个，参考电压为V1、V2和V7的转换比较器71、72、77即使处于低功耗工作状态也能进行正确的比较操作。相反，对于转换比较器73-76，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。推而广之，根据在时钟信号CLK的一个周期前由设置比较器P1等得到的比较结果(设置比较器输出OP1等)，必须使与输出“H”的设置比较器中最高一级设置比较器参考相同的参考电压的特定转换比较器、比其高一级和两级的转换比较器以及比该特定转换比较器低一级的转换比较器处于进入工作状态。

[2]另一方面，其它的转换比较器71、72、77进入低功耗工作状态。

上述关系同样适用于一个时钟信号CLK周期之前输入的模拟电压VIN在V1-V2、V2-V3、…、V6-V7、V7-VRH无论哪一个范围内的情况。然而，当一个周期之前输入的模拟电压VIN在V6-V7范围内时，因为没有高两级的转换比较器，所以只有三个转换比较器75、76、77进入正常工作状态。并且，当模拟电压VIN在V7-VRH范围内时，因为不存在高一级和两级的转换比较器，所以只有两个转换比较器76、77进入正常工作状态。此外，当模拟电压VIN在V1-V2范围内时，因为不存在低一级的转换比较器，所以只有三个转换比较器71、72、73进入正常工作状态。

另一方面，当表明不存在已判定在一个时钟信号CLK周期之前输入的模拟电压VIN大于参考电压的设置比较器的设置比较器输出OP1-OP7输入到比较器控制电路部分511时，具体的，当设置比较器输出OP1-OP7都为“L”时，操作如下。[3]最低一级和比它高一级(倒数第二个)的转换比较器71、72进入正常工作状态。这是因为，考虑到预测的模拟电压VIN的范围(VRL-V2)，尽管参考电压为V3-V7的转换比较器73-77即使进入低功耗工作状态也能进行正确的比较操作，对于转换比较器71、72，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。[4]其它的转换比较器73-77进入低功耗工作状态。

因此，可以看到，无论一个周期之前的模拟电压VIN的值在低标准电压VRL到高标准电压VRH之间的哪一个范围中，都可以得到图24的右半部分所示的设置状态的关系，并且在所有的情况下，抑制了整个模数转换器电路500的功耗。

并且，无论如此设置为转换比较器71-77是设置为正常工作状态还是设置为低功耗工作状态，它们都能进行正确的比较操作，输出合适的转换比较器输出OUT1-OUT7，并且模拟电压VIN和转换比较器71-77的转换比较器输出OUT1-OUT7表现为图23中的表所示的关系。该关系与所有的转换比较器都进入正常工作状态时，即，用普通的3位比较器所得到的结果相同。

因此，随后通过根据转换比较器输出OUT1-OUT7用译码器140进行类似的处理，产生对应于这些输出的数字输出DOUT。在图23的表中，数字输出DOUT用十进制输出编码表示。

这样，使用本实施例5的模数转换器电路500，用于选择转换比较器的定时可以与由时钟信号CLK确定的固定定时(在实施例5中为一个周期之前)对齐。因此，可以根据模拟电压从预定的时间之前的时间点到本次转换能产生的变化范围适当地选择要进入正常工作状态的转换比较器和要进入低功耗工作状态的转换比较器。并且，因为一部分转换比较器处于低功耗工作状态，所以使整个模数转换器电路的功耗降低。

并且，与实施例1中从休眠状态到工作状态的变化相比，从低功耗工作状态到正常工作状态的变化所用的时间要短。因此，可有利地用更快的时钟频率驱动模数转换器电路。

并且，在模数转换器电路500中，在输入信息产生电路部分512中，用7个设置比较器在时钟信号CLK下工作，产生作为输入信息信号的输出OP1-OP7。由此，选择转换比较器71等的定时可以容易地与由时钟信号CLK确定的固定的定时(在本实施例1中为一个周期之前)对齐。因此，能够在所有的时间适当地选择转换比较器并使之进入正常工作状态或低功耗工作状态。

并且，模数转换器电路500具有相同数量(7个)的设置比较器P1-P7，设置比较器与转换比较器1-7参考同样的参考电压V1-V7。因此，在选择确定7个转换比较器71-77中哪一个要进入工作状态、哪一个要进入低功耗工作状态时，因为可以使用由设置比较器P1-P7得到的7个比较结果(输出OP1-OP7)，所以选择的确定变得容易。

此外，在模数转换器电路500中，相应于设置比较器P1等的确定(输出OP1等)，转换比较器71-77中只有2到4个进入正常工作状态，其它的进入低功耗工作状态。因此，可以大大降低模数转换器电路500的功耗。

此外，在模数转换器电路500中，因为差分型设置比较器被用作设置比较器P1-P7，他们可以使功耗比用斩波器型比较器时的功耗低。

现在，在本实施例5中，示出了一个例子，其中设置比较器P1-P7和转换比较器71-77用相同的时钟信号CLK驱动，利用在一个时钟信号CLK周期之前得到的设置比较器输出OP1等，产生设置信号CONT71等并将其用来设置下一个周期中转换比较器71-77的状态。

然而，类似于实施例1中的说明，作为选择，它们可以由不同于时钟信号CLK的第三时钟信号CLK3驱动(参看图22)。作为第三时钟信号CLK3，可以使用不同相位的信号：具有与时钟信号CLK反相的波形，或具有相移1/4周期的波形(参看图11(a))。或者，作为第三时钟信号CLK3，可以使用频率是时钟信号CLK的整数倍的信号。通过使用像这样的第三时钟信号CLK3，因为作为基准的过去的模拟电压VIN越近，在随后的这段时间模拟电压VIN能变化的范围越小，因此能够使进入正常工作状态的转换比较器的数量减少，而使进入低功耗工作状态的转换比较器的数量增加，从而能够进一步降低模数转换器电路的功耗。或者，如果是相同数量的转换比较器进入正常工作状态，则能够对具有更大幅度和更高频率的模拟电压VIN进行正确的模数转换。

并且，在本实施例5中，虽然示出了具有基本反相器部分INV0和反相器部分INV1(参看图25)的反相器INVA作为例子，也可以采用其它结构作为反相器。

例如，图26中所示的反相器INVB，除了基本反相器部分INV0以外，还具有与P沟道MOS晶体管121并联的类似的P沟道MOS晶体管123，并且其漏极端通过模拟开关SWN连接到基本反相器部分INV0的输出OUT1等。开关SWN由高电平的设置信号CONT71等导通。

在该反相器INVB中，由于它具有这种结构，所以当设置信号CONT71等为低电平时，从节点N2或电容器C1(参看图5)看过去，就好像只有基本反相器部分INV0存在。另一方面，当设置信号CONT71等为高电平时，从节点N2或电容器C1(参看图5)看过去，就好像基本反相器部分INV0的晶体管121与晶体管123并联连接。

由此，通过使用该反向器INVB，当通过设置信号CONT71等使反向器INVB出现本征电压时，能够将流过反相器INVB的直通电流控制为两级：大电流和小电流。即，当设置信号CONT71等为低电平时，如果反向器INVB的输入和输出短路，则直通电流只流过基本反相器部分INV0。另一方面，当设置信号CONT71等为高电平时，因为直通电流不仅仅流过基本反相器部分INV0，所以较大的直通电流不仅流过晶体管121而且流过晶体管123。因此，如果设置信号CONT71等为高电平被视为正常状态，与此相比，在低电平的情况下直通电流较小，并使其处于低功耗状态，其中转换比较器71等的功耗降低。

与此相反，还可以采用如图27所示的反相器INVC，其中除了基本反相器部分INV0以外，还提供与晶体管122并联的类似的N沟道MOS晶体管124，并且其漏极端通过模拟开关SWP连接到输出OUT1等。利用该反相器INVC，与当设置信号CONT71等为高电平时相比，当其为低电平时直通电流变小，转换比较器71等中的功耗降低。

(第六实施例)

接下来，参考图28、图29介绍第六实施例的并行模数转换器电路600。本实施例6的模数转换器电路600与实施例5的模数转换器电路500一样，是3位模数转换器电路。但是，通过比较图28和图22能够理解，其不同点在于比较部分610，它没有设置比较器P1-P7。因此，说明将集中在不同部分，并且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路600也是用于以由时钟信号CLK提供的预定的时间间隔将模拟电压VIN转换为3位数字输出DOUT的电路，并具有比较部分610、数据锁存器120、编码器140和控制电路部分150(参看图1)。输入到比较部分610的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还输入来自控制电路部分150的时钟信号CLK。

在图28所示的比较部分610中，以与实施例5相同的方式得到7个参考电压V1-V7。并且，具有7个斩波器型比较器71-77以及比较器控制电路部分611。

比较器71-77与实施例5中的转换比较器71-77(参看图5和图25)具有相同的电路结构，并且分别单独参考并一一对应于七个参考电压V1-V7。转换比较器71-77被比较器控制电路部分611输出的设置信号CONT71等设置为两种状态：按正常比较器方式进行比较操作的正常工作状态以及进行比较操作同时比正常工作状态的功耗低的低功耗工作状态。

并且，除了输出和输入到数据锁存器120外，比较器输出OUT1-OUT7还分支并输入到比较器控制电路部分611。

比较器控制电路部分611对这些输入的比较器输出OUT1-OUT7进行预定的逻辑处理，并输出与实施例5类似的设置信号CONT71-CONT77。

因为比较器71-77与实施例5中的转换比较器71-77(参看图5和图25)具有相同的电路结构，在设置信号CONT71等为高电平的正常工作状态中，开关SWL连接到节点N2，开关SWM导通，在VIN提取状态中，有大的直通电流流过，消耗功率较大。另一方面，在设置信号CONT71等为低电平的低功耗工作状态中，在VIN提取状态中流过的直通电流较小，也可以降低功耗。

然而，如实施例5中所说明的，当比较器71等进入正常工作状态时，即使模拟电压VIN和参考电压之间的电压差很小，也能获得足够的比较操作速度。另一方面，当比较器71等进入低功耗工作状态时，虽然直通电流较小，功耗也变低，但是当模拟电压VIN和参考电压之间的电压差很小时，不能获得足够的比较操作速度。

就此而言，通过用比较器71-77在上次转换(前一个周期)中得到的比较器输出OUT1-OUT7得到设置信号CONT71等。并将这些用于下次转换(该周期之后的一个周期)中比较器71-77的状态设置。具体的，如图29中的表所示，比较器71-77的设置状态根据前一次转换中模拟电压VIN的幅度决定。

例如，当在前一次转换中使用的模拟电压在参考电压V4-V5的范围内时，在该时间点比较器71-77的输出(比较结果)从低级比较器开始为(H，H，H，H，L，L，L)。

现在，假设输入的模拟电压VIN的特性为：在一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路600转换的最大幅度的1/8(比较器数量加1得到的数量的倒数)。在这种情况下，在下一次转换中要比较的模拟电压VIN预计在参考电压V3-V6的范围内。

此外，假设当模拟电压和参考电压之间的电压差等于或大于最大幅度的1/8时，比较器71等即使处于低功耗工作状态也能进行正确的比较操作。考虑到这一点，可以看到一个周期后无论模拟电压VIN值位于预测范围(V3-V6)中的哪一个，参考电压为V1、V2和V7的转换比较器71、72、77即使处于低功耗工作状态也能进行正确的比较操作。另一方面，对于转换比较器73-76，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。综上所述，根据在时钟信号CLK的前一个周期由比较器71等得到的比较结果(比较器输出OUT1等)，必须使输出“H”的比较器71-74中最高级别的特定转换比较器74、比其高一级和两级的转换比较器75、76以及比该特定比较器低一级的转换比较器73进入正常工作状态。另一方面，其它的转换比较器71、72、77进入低功耗工作状态。

当以此方式进行时，只要在下一次转换中所比较的模拟电压VIN在预期的参考电压范围V3-V6内，将得到与所有的7个比较器71-77都处于工作状态时相同的比较器输出OUT1-OUT15。

此外，通过这样做，因为7个比较器中的3个比较器71、72、77可以处于低功耗工作状态，所以能够降低整个模数转换器电路600的功耗。

上述关系同样也适用于在前一个时钟信号CLK周期输入的模拟电压VIN在无论哪一个参考电压范围V1-V2、V2-V3、…、V6-V7、V7-VRH内的情况。然而，当前一个周期输入的模拟电压VIN在V6-V7范围内时，只有三个比较器75、76、77处于正常工作状态。当模拟电压VIN在V7-VRH范围内时，只有两个比较器76、77处于正常工作状态。此外，当模拟电压VIN在V1-V2范围内时，只有三个比较器71、72、73处于正常工作状态。

另一方面，当表示不存在已确定在一个时钟信号CLK周期之前输入的模拟电压VIN大于其参考电压的比较器的输出OUT1-OUT7输入到比较器控制电路部分611时，具体的，当比较器输出OUT1-OUT7都为“L”时，操作如下。即，最低一级和比它高一级的比较器71、72进入正常工作状态，其它比较器73-77进入低功耗工作状态。

因此，可以看到，无论前一个周期的模拟电压VIN的值在低标准电压VRL到高标准电压VRH的哪一个范围，都可以得到图29的表所示的设置状态的关系，并且在所有的情况下，降低了整个模数转换器电路600的功耗。此外，在实施例6中，与实施例5相比可以知道，不需要单独形成设置比较器P1等，从而模数转换器电路变得更简单了。

在实施例6的模数转换器电路600中，用于选择比较器71-77的正常工作状态或低功耗工作状态的模拟电压的定时可以在全部时间与前一次转换的定时对齐。因此，总是可以选择适当的比较器进入正常工作状态或休眠状态，并且因为进入低功耗工作状态的剩余比较器的数量可以较大，所以使模数转换器电路的功耗更低。

并且，在模数转换器电路600中，用前一次转换中比较器71等的输出OUT1等选择确定本次转换中要处于正常工作状态或要处于低功耗工作状态的比较器。因此，不需要用来产生实施例5中的输入信息信号的电路，从而能简化结构。

在模数转换器电路600中，根据前一次转换中比较器71-77的输出OUT1等，在本次转换中，比较器71-77中只有4个到2个处于正常工作状态，其它的处于低功耗工作状态。因此，可以大大降低模数转换器电路600的功耗。

(第三变体)

接下来，参考图30介绍改进实施例6得到的变体3。在实施例6的模数转换器电路600中，用斩波器型比较器(参看图5、图25)作为比较器71-77。在这方面，在本变体3中只有采用差分型比较器这一点不同。因此，说明将集中在不同部分，而且相同的部分给予相同的编号，并且省略或简化其说明。

如上所述，在本变体3中比较器71-77为差分型比较器(参看图30)。即，比较器71-77分别通过差分电路160比较模拟电压VIN和参考电压V1等。差分电路160由CMOS构成，在N沟道151的栅极加模拟电压VIN，在N沟道152的栅极加参考电压V1-V7中的一个。N沟道151的漏极通过P沟道153，N沟道152的漏极通过P沟道154分别连接到电源电位VD。P沟道153、154的栅极都连接到N沟道151的漏极。并且，N沟道151、152的源极通过N沟道156和恒流电路155一起连接到地。在该差分电路160中，模拟电压VIN和参考电压V1等之间的差表现为N沟道152的漏极电压。N沟道152的漏极通过开关SWQ连接到保持电路162。在该保持电路162中，反相器158、159串联连接，在反相器158的输入端和反相器159的输出端之间的连接由开关SWR来开关。此外，比较器输出OUT1-OUT7从反相器158的输出端分支的反相器161输出。

开关SWQ、SWR都是模拟开关，输入“H”时导通，输入“L”时关断。并且，因为开关SWQ由时钟信号CLK控制，而开关SWR由经过反相器163的时钟信号CLK控制，所以当时钟信号CLK为“H”时，开关SWQ和SWR互相反相地导通和关断。

当时钟信号CLK为“H”时，因为开关SWQ导通，开关SWR关断，所以参考电压V1等和模拟电压VIN比较的结果作为比较器输出OUT1等通过反相器161从差分电路160输出。另一方面，在时钟信号CLK为“L”的时间段中，因为开关SWQ关断，开关SWR导通，此前的输出结果被保持并继续从反相器161输出。

这里，作为恒流电路155，差分电路160具有两个恒流源155A、155B。其中，恒流源155A插在N沟道151、152的源极和地电位之间。另一方面，恒流源155B通过由设置信号CONT71等开关的开关，具体为N沟道157，连接到N沟道151、152的源极。由此，在差分电路160中，当设置信号CONT71等为“H”时，因为恒定电流Ia、Ib分别流过两个恒流源155A、155B，总的恒定电流为Ia+Ib(第一恒定电流)。另一方面，当设置信号CONT71等为“L”时，只有恒定电流Ia(第二恒定电流)流过恒流源155A。因此，在这种情况下，降低了流过差分电路160的恒定电流，并使功耗变低。但是，当流过差分电路160的恒定电流变小时，因为N沟道152的漏极电压的变化变慢，所以得到反映模拟电压VIN的变化的正确的比较结果的时间(比较操作所需的时间)变长。另一方面，模拟电压VIN和参考电压V1等之间的电压差越大，该比较操作所需的时间越短。

因此，即使采用本变体3中的差分型比较器1-7，仍然可以按与实施例6相同的方式进行模数转换。在本变体中，即使在使用一般比斩波型比较器功耗更低的差分型比较器时，也能够进一步降低模数转换器电路的功耗。

(第七实施例)

接下来，参考图31-图34介绍第七实施例的并行模数转换器电路700。本实施例7的模数转换器电路700与没有使用设置比较器的实施例6相同，不同点在于是4位模数转换器电路并使用了15个比较器71-85，并将两个比较器作为一组，如比较器72和73、74和75等，按组用设置信号CONTG71等进行比较器的状态设置。因此，说明将集中在不同部分，而且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路700也是用于以由时钟信号CLK提供的预定的时间间隔将模拟电压VIN转换为数字输出DOUT的电路，具有比较部分710、数据锁存器320、编码器340和控制电路部分150(参看图1)。输入比较部分710的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。

在图31所示的比较部分710中，通过将16个相同的分压电阻R1-R16串联连接在高标准电压VRH和低标准电压VRL之间的方式得到15个参考电压V1-V15。并且，具有15个斩波器型比较器71-85以及比较器控制电路部分711。

比较器71-85与实施例5中的转换比较器71-77(参看图5、图25)和实施例6中的比较器71-77具有相同的电路结构，并分别单独参考并一一对应于15个参考电压V1-V15。比较器71-85由从比较器控制电路部分711输出的设置信号CONTG71等设为正常工作状态或低功耗工作状态。

并且，除了输入到数据锁存器320以外，比较器输出OUT1-OUT15还分支并输入到比较器控制电路部分711。

在图31中，未示出时钟信号CLK和比较器之间的连线，但是如在实施例5(参看图22)和实施例6(参看图28)中一样，时钟信号CLK输入到每一个比较器71-85。

比较器控制电路部分711对这些输入的比较器输出OUT1-OUT15进行预定的逻辑处理，并输出与实施例5、6类似的设置信号CONTG71-CONTG78。但是，与实施例5、6不同的是，除了设置信号CONTG71以外，这些设置信号CONTG71等每个设置一个包括两个比较器的组G72-G78的状态。例如，设置信号CONTG78输入到属于组G78的两个比较器84和85，并同时设置这两个比较器84、85的状态。另一方面，设置信号CONTG71输入到包括在组G71中的一个比较器71，并设置该比较器71的状态。以此方式，比较器71-85分为八组G71-G78。

现在，因为比较器71-85与实施例5中的转换比较器71-77(参看图5、图25)具有相同的电路结构，在设置信号CONTG71等为高电平的正常工作状态中，开关SWL连接到节点N2，开关SWC导通，在VIN提取状态中，有大的直通电流流过，消耗功率较大。另一方面，在设置信号CONTG71等为低电平的低功耗工作状态中，在VIN提取状态中流过的直通电流较小，也可以降低功耗。

然而，如实施例5中所说明的，当比较器71等处于正常工作状态时，即使模拟输入电压VIN和参考电压之间的电压差很小，也能获得足够的比较操作速度。另一方面，当比较器71等处于低功耗工作状态时，虽然直通电流较小，功耗也变低，但是当模拟电压VIN和参考电压之间的电压差很小时，不能获得足够的比较操作速度。

就此而言，利用比较器71-85在上次转换(前一个周期)中得到的比较器输出OUT1-OUT15得到设置信号CONT71等。并将这些用于下次转换(该周期之后的一个周期)中比较器71-85的状态设置。

具体的，如图32和图33中的表所示，比较器71-85的设置状态根据用在前一次转换中的模拟电压VIN的幅度决定。例如，当在前一次转换中使用的模拟电压在参考电压V6-V7的范围内时，在该时间点比较器71-85的输出(比较结果)从低级比较器开始为(H，H，H，H，H，H，L，L，L，L，L，L，L，L，L)，用输出编码表示时为‘6’(参看图32)。

现在，假设输入的模拟电压VIN的特性为：在一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路700转换的最大幅度的1/8(组数的倒数)。在这种情况下，在下一次转换中要比较的模拟电压VIN预计在参考电压V4-V9的范围内(可能的输出编码为‘4’-‘8’)。

此外，假设当模拟电压和参考电压之间的电压差等于或大于最大幅度的1/8时，比较器71等即使处于低功耗工作状态也能进行正确的比较操作。考虑到这一点，可以看到，后一个周期的模拟电压VIN值无论位于哪一个范围(V5-V10)中，参考电压为V1、V2和V11-V14的比较器71、72和81-85即使处于低功耗工作状态也能进行正确的比较操作。另一方面，对于比较器73-80，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。现在，如上所述，在实施例7中，比较器71-85分为8组，并按组G71等设置为正常工作状态或低功耗工作状态。因此，当需要使属于某组的任何一个比较器进入正常工作状态时，则必须使该比较器所属的组进入正常工作状态。当以这种方式考虑时，可以看到需要使属于组G72-G76的比较器72-81进入正常工作状态。另一方面，可以看到，比较器71和82-85可以进入低功耗工作状态。

综上所述，根据在时钟信号CLK的一个周期前由比较器71等得到的比较结果(比较器输出OUT1等)，使属于输出“H”的比较器71-76中最高级别的比较器76所属的特定组G74、比其高一级和两级的组G75、G76以及比该特定组G74低一级和两级的组G73、G72的比较器72-81进入正常工作状态。另一方面，可以看到属于其它组G71、G77、G78的比较器71、82-85可进入低功耗工作状态。

上述关系同样也适用于在一个周期之前输入的模拟电压VIN在无论哪一个参考电压范围V1-VRH内的情况。然而，也可能有不存在比特定组高两级、高一级和两级、低一级和两级或低两级的组的时候。

当一个周期前输入的模拟电压VIN在VRL-V1范围内时，在这个时间点比较器71等的输出都为“L”。在这种情况下，在该周期之后一个周期由比较器71等比较的模拟电压VIN预计在参考电压VRL-V3的范围内。

此外，考虑到模拟电压和参考电压之间的电压差，可以看到，无论模拟电压VIN的值位于哪一范围(VRL-V3)中，参考电压为V5-V15的比较器75-85即使处于低功耗工作状态也能进行正确的比较操作。另一方面，对于比较器71-74，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。同样，考虑到按组对较器71等进行状态设置，可以看到必须使组G71-G73(比较器71-75)进入正常工作状态。另一方面，可以看到组G74-G78(比较器76-85)可进入低功耗工作状态。

因此，可以看到，无论前一次转换的模拟电压VIN的值在低标准电压VRL到高标准电压VRH哪一个范围中，都可以得到图32-图34的表示的设置状态的关系，并且在所有的情况下，降低了整个模数转换器电路700的功耗。

此外，与实施例6相比可以知道，在实施例7中，因为比较器的设置状态按组G71-G78进行，所以与状态设置按每个比较器进行相比，更简单的比较器控制电路部分711就足够了。

这样，在实施例7的模数转换器电路700中，比较器71-85按组(分组)G71-G78进入正常工作状态或者低功耗工作状态。由此，用于使比较器71等进入正常工作状态和低功耗工作状态的比较器控制电路部分711变得简单。

并且，在该模数转换器电路700中，在前一次转换中得到的比较器71-85的输出OUT1等用来选择用于本次转换的比较器71等。此外，比较器71等分为n＝8组(分组)，并且只有属于5个到3个组(分组)的比较器在本次转换中进入正常工作状态，而属于其它组(分组)的比较器进入低功耗工作状态。因此，大大降低了模数转换器电路700的功耗。

(第四变体)

在上述实施例7中，用斩波器型比较器作为比较器71-85(参看图5、图25)，但是如在上述变体3中所介绍的，可以采用差分型比较器(参看图30)来代替斩波器型比较器。当这样做时，即使在使用一般比斩波型比较器功耗更低的差分型比较器时，也能够进一步降低模数转换器电路的功耗。

(第八实施例)

接下来，参考图35、图36介绍第八实施例的并行模数转换器电路800。本实施例8的模数转换器电路800如实施例5那样用了7个设置比较器，但是不同点在于它是4位模数转换器电路并用了15个转换比较器。并且，虽然不同于实施例5，仍使用了设置比较器，但类似于实施例7，就如转换比较器72和73、74和75等一样，两个转换比较器作为一组，用设置信号CONTG71等进行转换比较器71-85的状态设置。因此，说明将集中在与实施例5和7不同的部分，并且相同的部分给予相同的编号，并且省略或简化其说明。

模数转换器电路800也是用于将模拟电压VIN以由时钟信号CLK提供的预定的时间间隔转换为数字输出DOUT的电路，并具有比较部分810、数据锁存器320、编码器340和控制电路部分150(参看图1)。输入比较部分810的，除了高标准电压VRH、低标准电压VRL以及模拟电压VIN以外，还有来自控制电路部分150的时钟信号CLK。

在图35所示的比较部分810中，通过将16个相同的分压电阻R1-R16串联连接在高标准电压VRH和低标准电压VRL之间的方式得到15个参考电压V1-V15。并且，具有15个斩波器型转换比较器7-85，由7个差分型设置比较器P2-P14构成的输入信息产生电路部分412，以及比较器控制电路部分811。

其中，构成输入信息产生电路部分412的设置比较器P2、P4…P14具有与实施例5(参看图10)中的设置比较器P1-P7相同的电路结构，并且在15个参考电压V1-V15中分别参考间隔的参考电压V2、V4…V14。这些设置比较器P2等在输入的时钟信号CLK的每一个周期分别与模拟电压VIN进行比较，并更新和输出具有“H”或“L”电平的设置比较器输出OP2、OP4…OP14。

比较器控制电路部分811对这些输入的比较器输出OP2-OP14进行预定的逻辑处理，并输出设置信号CONTG71-CONTG78。设置信号CONTG71等用作下一次转换中，即，在时钟信号CLK的下一个周期中转换比较器71-85的状态设置。

转换比较器71-85与实施例5中的转换比较器71-77(参看图5、图25)具有相同的电路结构，并由从比较器控制电路部分811输出的设置信号CONTG71等设置为两种状态中的任一种：作为正常比较器执行比较操作的正常工作状态和能以比正常工作状态低的功耗执行比较操作的低功耗工作状态。

在该模数转换器电路800中，根据模拟电压VIN的幅度属于由高标准电压VRH、低标准电压VRL和七个参考电压V2、V4…V14划分的范围中的哪一个，设置比较器P2等的输出OP2等变为“H”或“L”。因此，模拟电压VIN和设置比较器P2-P14的转换比较器输出OP2-OP14表现为图36的表的左半部分所示的关系。这些设置比较器输出OP2等输入到比较器控制电路部分811。

在比较器控制电路部分811中对这些输入的设置比较器输出OP2-OP14进行预定的逻辑处理，并输出与实施例7中相类似的设置信号CONTG71-CONTG78。如实施例7一样，转换比较器71-85分为8组G71-G78。组G71只包括比较器71，而其它组G72-G78都包括两个转换比较器。因此，通过设置信号CONTG71等，一次设置15个转换比较器71-85中包括在每个组中的一个或两个的状态。转换比较器71-85和设置比较器P2等具有如下关系。即，除最低级别的组G71以外，在组G72-G78中，设置比较器P2等也参考属于每一个组G2等的转换比较器中最低级别的转换比较器(组中的最低级别的第一比较器)72、74、…、84所参考的参考电压(分组参考电压)V2、V4、…、V14。以此方式，在7个设置比较器P2等和8个组G1，G2等之间形成对应关系。

现在，因为转换比较器71-85与实施例5中的转换比较器71-77具有相同的电路结构(参看图25)，当设置信号CONTG71等为“H”时，它们表现为正常工作状态。另一方面，当设置信号CONTG71等为“L”时，它们表现为低功耗工作状态。

就此而言，用设置比较器P2等在预定时间之前(例如，一个时钟信号周期之前)得到的设置比较器输出OP2-OP14得到设置信号CONTG71等。并将这些用于随后1个周期转换比较器71-85的状态设置。以此方式，对每个组G71-G78，根据在预定时间之前输入并由设置比较器P2等比较的模拟电压VIN的幅度决定转换比较器71-85的设置状态。

例如，假设输入的模拟电压VIN的特性为：在时钟信号CLK的一个周期的时间段中模拟电压VIN能够变化的范围不大于可由模数转换器电路800转换的最大幅度的1/8(组数的倒数)。

例如，当在一个周期之前输入的模拟电压VIN在参考电压V6-V8的范围内时，在该时间点设置比较器P2等的输出(比较结果)OP2等从低级比较器开始为(H，H，H，L，L，L，L)，如图21中的表的左半部分所示。现在，因为因为模拟电压VIN具有上述特性，在由转换比较器71等比较模拟电压VIN的时间点，预计可得到的该模拟信号的值将限制在参考电压V4-V10的范围内。

此外，假设当模拟电压和参考电压之间的电压差等于或大于最大幅度的1/8(组数的倒数)时，即使当比较器71等处于低功耗工作状态也能进行正确的比较操作。考虑到这一点，可以看到无论模拟电压VIN值位于哪一个范围(V4-V10)中，参考电压为V1、V2和V12-V15的转换比较器71、72和82-85即使处于低功耗工作状态也能进行正确的比较操作。另一方面，对于转换比较器73-81，如果它们不处于正常工作状态，则存在不能正确进行比较操作的可能性。现在，如上所述，在实施例8中，转换比较器71-85分为8组，并按组G71等设置为正常工作状态或低功耗工作状态。因此，当需要使属于某组的任何一个转换比较器进入正常工作状态时，必须使该转换比较器所属的组进入正常工作状态。当以这种方式考虑时，可以看到，需要使组G72-G76(比较器72-81)进入正常工作状态。另一方面，可以看到，组G71、G77、G78(比较器71和82-85)可进入低功耗工作状态。

综上所述，根据预定时间之前由设置比较器P2等得到的比较结果(设置比较器输出OP2等)，使属于与输出“H”的设置比较器P2、P4、P6中最高级别的设置比较器P6参考相同的参考电压的转换比较器76所属的特定组G74、比其高一级和两级的组G75、G76以及比该特定组G74低一级和两级的组G73、G72的比较器72-81进入正常工作状态。另一方面，可以看到，属于其它组G71、G77、G78的转换比较器71、82-85可进入低功耗工作状态。

上述关系同样也适用于在预定时间之前输入的模拟电压VIN无论在哪一个参考电压范围V2-VRH内的情况。然而，也有不存在比特定组高两级、高一级和两级、低一级和两级或低两级的组的时候。

当预定时间之前输入的模拟电压VIN在VRL-V2范围内时，在这个时间点设置比较器71等的输出都为“L”，即，为(L，L，L，L，L，L，L)。在这种情况下，之后由比较器71等比较的模拟电压VIN预计在参考电压VRL-V4的范围内。

同样，考虑模拟电压和参考电压之间的电压差，可以看到，无论模拟电压VIN的值位于哪一个范围(VRL-V4)中，参考电压为V6-V15的转换比较器76-85即使处于低功耗工作状态也能进行正确的比较操作。另一方面，如果转换比较器71-75不处于正常工作状态，则存在不能正确进行比较操作的可能性。在这种情况下，可以看到，即使考虑按组进行状态设置也是相同的结果，从而必须使组G71-G73(转换比较器71-75)进入正常工作状态。另一方面，可以看到组G74-G78(转换比较器76-85)可进入低功耗工作状态。

因此，可以看到，无论前一次转换时模拟电压VIN的值在低标准电压VRL到高标准电压VRH的哪一个范围中，都可以得到图36所示的设置状态的关系，并且在所有的情况下，可以降低整个模数转换器电路800的功耗。

此外，与实施例5相比可以知道，在实施例8中，因为按组G71-G78进行转换比较器的状态设置，所以与按每个比较器进行状态设置相比，更简单的比较器控制电路部分711就足够了。此外，与所用的设置比较器的数量(7个)与转换比较器的数量相同的实施例5不同，因为所用设置比较器的数量小于转换比较器的数量，所以比较部分810的结构也变得简单了。

这样，本实施例8中的模数转换器电路800具有分为n＝8组(分组)的m＝15个转换比较器和7个设置比较器。并且设置比较器与组中的最低级别的转换比较器72、74、…、84参考相同的参考电压V2、V4、…、V14。由此，实现了设置比较器P2等与组G71等的对应关系。因此，能够根据设置比较器P2等的比较结果容易地和适当地按组选择要进入正常工作状态或低功耗工作状态的转换比较器。并且，因为按组选择转换比较器的状态，比较器控制电路部分811的结构变得简单了。

并且，只有属于某些组的转换比较器，具体的5个到3个组，在本次转换中进入正常工作状态，而属于其它组的转换比较器进入低功耗工作状态。因此，可以大大降低模数转换器电路800的功耗。

在本实施例8中，类似于实施例5的说明，设置比较器P2等(输入信息产生电路部分412)可以由不同于时钟信号CLK的第三时钟信号CLK3驱动。作为第三时钟信号CLK3作为例子，可以是与时钟信号CLK频率相同但具有反相的波形或移相1/4周期的波形(参考图11)的信号等。

在上面，根据实施例1-8和变体1-4介绍了本发明，但是本发明并不限于这些实施例，并且不用说，其实施可以在不偏离其范围的情况下进行适当的改变。

例如，在模数转换器电路100等中，如果输入的模拟电压VIN的幅度变大、频率变高，并且在时钟信号的一个周期或预定的时间内模拟电压VIN能够变化的范围太大，则不能精确地进行模数转换。这可以通过增加进入工作状态的比较器的数量来解决，但是降低模数转换器电路的功耗的效果下降了。另一方面，即使在所有的时间段内不能精确地转换模拟信号，如实施例2中的说明，通过考虑输入的模拟信号的特性和本发明的模数转换器电路的特性，也可以只利用在所需的时间段中的模数转换结果，同时得到功耗降低的好处。

在上述实施例1等中，对于处于休眠状态的比较器，构成的比较器电路用第一设置信号CONT1A等和第二设置信号CONT1B等强制输出“H”或“L”(参看图9、图10)。但是，如图1中的虚线所示，作为选择，比较器或者可以构成为：将比较部分110输出的关于处于工作状态的比较器和处于休眠状态的比较器的信息作为设置信号CONT，并输入到编码器140，在编码器140中忽略处于休眠状态的比较器的输出并由编码器140本身等补充需要的数据，以便输出数字输出DOUT。但是，当它们如实施例1那样被强制输出“H”或“L”时，优点是数据锁存器120及其后的电路结构可以采用与目前相同的电路结构。

并且，在上述实施例1等中，使斩波型比较器中开关SWA、SWC的关断和开关SWB的导通，即该比较器的进入比较状态(参看图6)并保持该状态，对应于休眠状态。但是，除此之外，作为选择，可使开关SWC保持关断，从而直通电流不能流过反相器INV，并且开关SWA、SWB可以保持当前的状态。因为模拟开关SWA、SWB开/关切换时也会有微小的功耗，所以如果这样做可以进一步降低功耗。

图37是本发明的实施例的模数转换器电路的电路框图。这是并行模数转换器电路，其中并行排列15个比较器CP1-CP15作为模数转换的比较器。这里所述的比较器CP1-CP15为差分型比较器。

输入电压VIN输入的输入端(VIN)连接到每个比较器CP1-CP15的输入端的(Vin)端子。通过将输入的从低电压值VRL到高电压值VRH的电压范围分为16个相等的部分得到的参考电压V1-V15输入到另一个输入端——参考电压端(Ref)。各比较器CP1-CP15的输出信号连接到输出端(OUT1)-(OUT15)。参考电压V1-V15由输入电压范围VRH，VRL之间的分压电阻RF1-RF16产生。

各比较器CP1-CP15将输入电压VIN与各参考电压V1-V15进行比较，并输出比较结果作为输出信号OUT1-OUT15。这样，输入电压VIN位于通过划分为从VRL-V1到V15-VRH的16个相等的部分所得到的电压范围中的哪一个范围如图38所示标出。因为各电压范围根据输出编码0-15识别，所以通过编码输出编码0-15可以输出作为模数转换结果的4位数字信号。

此外，各比较器CP1-CP15包括偏流源电路B1-B15，以便为比较器提供偏流。各偏流源电路B1-B15包括偏流设置端子(Vb)，偏流设置端子(Vb)连接到在每个开关部分SW-A、SW-B上独立提供的作为偏压线NB1-NB15的开关电路的一侧。此外，在偏压线NB1-NB15中，它们的相邻线路通过电阻元件R1-R14互相连接，从而所有的偏压线NB1-NB15串联连接。构成开关部分SW-A、SW-B的各开关电路的另一端连接在一起并分别连接到偏压端子(VA)、(VB)。

在图37中，还并行地提供另一对比较器CP21-CP35和偏流源电路B21-B35。比较器CP21-CP35为与比较器CP1-CP15类似的差分型比较器，并且与比较器CP1-CP15类似，输入电压VIN和参考电压V1-V15分别输入到输入端子(Vin)和参考电压端子(Ref)。它们的输出信号输入到偏压控制电路BC，并根据将稍后说明的转换表输出用于执行开关部分SW-A、SW-B的各开关电路的开/关控制的控制信号CTA、CTB。与偏流源电路B1-B15类似，偏流源电路B21-B35为各比较器CP21-CP35提供偏流。在偏流源电路B21-B35中，在它们的偏流设置端子(Vb)建立公共偏压V0，从而为比较器提供相同的偏流。比较器CP21-CP35作为模数转换的比较器CP1-CP15的偏流的建立的监视器。因此，通常，要加到比较器CP21-CP35的偏流限于允许执行监视操作所需的最小电流。

图39是要加到偏压端子(VA)、(VB)的偏压VA、VB产生电路的电路图。偏压VA、VB的产生电路具有相同的电路结构。电流源IA、IB连接到NMOS(N沟道金属氧化物半导体)晶体管MA、MB的漏极端子(NA)、(NB)，其中晶体管MA、MB的漏极和栅极端子互相连接，它们的源极端子连接到地电压。漏极/栅极端子(NA)、(NB)根据电流源IA、IB提供的电流值IA、IB偏置到预定的电压。该预定的电压由输出偏压VA、VB的缓冲电路BA、BB接收。在图39中，缓冲电路BA、BB构成为电压跟随电路，并且偏压VA、VB等于漏极/栅极端子(NA)、(NB)上的预定电压。

下面分别参考图40和图41介绍用在图37的模数转换器电路中的差分型比较器CPx和偏流源电路Bx的具体电路结构及其电路操作。

比较器CPx包括差分放大器部分10和用于与时钟信号CLK1、CLK2同步地输出其输出信号的同步器部分20。差分放大器部分10由用于差分比较的NMOS晶体管M1、M2和PMOS(P沟道金属氧化物半导体)晶体管M3、M4构成，其中M1、M2为用于在输入端子(Vin)和参考电压端子(Ref)之间进行差分比较的差分对晶体管，M3、M4构成电流反射镜电路，连接到NMOS晶体管M1、M2的漏极端子作为有源负载。

来自差分放大器部分10的比较结果信号DO从晶体管M2和晶体管M4之间的连接点DO输出，并输入到同步器部分20。在同步器部分20中，通过开关电路SW1输入的比较结果信号DO由锁存部分锁存，锁存部分具有通过闭合开关电路SW2构成的两级结构反相器门。开关电路SW1、SW2由互补的时钟信号CLK1、CLK2控制，时钟信号CLK1使开关电路SW1导通，从而引入比较结果信号DO。然后，时钟信号CLK2使开关电路SW2导通，从而锁存该比较结果信号DO。输出信号从锁存部分通过一个反相器门由输出端子(OUTx)输出。

偏流源电路Bx具有NMOS晶体管M5，连接在NMOS晶体管M1、M2之间的连接点和地电压之间。晶体管M5的栅极端子连接到偏流设置端子(Vb)。通过根据来自偏流设置端子(Vb)的预定电压值的偏压使NMOS晶体管M5导通，预定偏流加到差分放大器部分10。如果偏压VA、VB加到NMOS晶体管M5的栅极端子，NMOS晶体管M5和偏压VA、VB产生电路中的NMOS晶体管MA、MB构成了电流反射镜电路，从而，取决于各电流源IA、IB提供的电流值的偏流从NMOS晶体管M5加到差分放大器部分10。

下面基于图41的工作波形介绍比较器CPx的电路操作。比较结果信号DO的逻辑电平根据要建立在参考电压端子(Ref)上的参考电压Vx和要输入到输入端子(Vin)的输入电压VIN之间的关系反相。即，如果输入电压VIN低于参考电压Vx，输出低电平电压，如果输入电压VIN高于参考电压Vx，输出高电平电压。比较结果信号DO由同步器部分20用互补的时钟信号CLK1、CLK2引入并锁存。

如果假设开关电路SW1、SW2由时钟信号CLK1、CLK2的高电平信号导通，因为时钟信号CLK1的高电平跳变(high-level transition)而由同步器部分20引入的比较结果信号DO通过两级结构反相器门从输出端(OUTx)作为同相信号输出。随后，因为时钟信号CLK1、CLK2的逻辑电平反相而使时钟信号CLK2的逻辑电平变为高电平，所以引入的比较结果信号DO由锁存部分锁存。因此，在从时钟信号CLK1的高电平跳变到时钟信号CLK2的高电平期间的阶段，相同的比较结果信号DO输出到输出端(OUTx)。从输出端(OUTx)输出的信号在时钟信号CLK1的每个高电平跳变时更新。因此，模数转换操作与时钟信号CLK1、CLK2同步进行。

接下来，介绍加到各比较器CP1-CP15的偏流的设置。偏流的提供通过设置偏流源电路B1-B15上的偏压来进行。这里，当开关部分SW-A、SW-B中的各开关电路由从偏压控制电路BC输出的控制信号CTA、CTB导通时，进行偏压的设置。图42示出了表示该控制的表。

如果在图42中所示的偏流的控制下，在时钟信号等的每个预定周期进行模数转换操作，这是在相邻模数转换操作之间允许的输入电压VIN电压变化范围等于输出编码0-15的一个输出编码的量(参看图38)的假定下进行的。即，这是在下述假定下进行的：在某些时间点的模数转换操作中输入电压VIN的电压值与在一个周期之前的模数转换操作中执行模数转换操作时的输入电压VIN相比，产生的电压变化对应于一个比较器的量。不用说，因为输入电压VIN是连续变化的模拟信号，所以，通过适当调节要作为输出编码建立的电压宽度或模数转换操作的周期等，该假定可以变为适当的条件。

如果假设输入电压VIN在模数转换操作时处于电压值V8-V9的电压范围中，可以认为，在下一个转换操作时可以变为输入电压VIN的电压值处于扩展了一个输出编码的量的电压值范围V7-V10中。

然后，通过将为电压电平V7-V10提供的比较器CP7-CP10中的比较器CP8-CP9的偏压设置为偏压VB，可以为比较器CP8、CP9提供足够的偏流。

与此相反，对于为在下一个转换操作时不会变为输入电压VIN电压电平VRL到V5和V12到VRH提供的比较器CP1-CP5和CP12-CP15，可以限制偏流。其原因是在下一个转换操作时，比较器CP1-CP5和CP12-CP15的输出信号OUT1-OUT5和OUT12-OUT15可能不反相，从而不需要确保快速电路操作。通过将比较器CP1-CP5和CP12-CP15的偏压设为低于偏压VB的偏压VA，比较器CP1-CP5和CP12-CP15的偏流变为有限的电流值。从而可减少比较器CP1-CP5和CP12-CP15的电流消耗。

这里，没有直接从外部为比较器CP6、CP7和CP10、CP11建立偏压。引到各偏流源电路B1-B15的偏流设置端子(Vb)的偏压线NB1-NB15通过电阻元件RB1-RB15串联连接。因此，要为比较器CP6、CP7和CP10、CP11建立的偏压变为通过电阻元件RB5-RB7和RB9-RB11对偏压VA、VB分压得到的电压值。该电路在提供中等偏流的状态下工作。

作为上述偏流设置的结果，进一步受限的电流值加到在模数转换操作期间处于输入电压VIN的电压变化范围内的比较器CP7-CP10中的比较器CP7、CP10。但是，输入电压VIN位于电压变化范围V7-V10中哪一个电压范围可由位于四个比较器CP7-CP10内侧的两个比较器CP8、CP9确定。因此，足够的偏流只需加到比较器CP7-CP10中的比较器CP8、CP9上。

该设置是这样进行的：提供具有与比较器CP1-CP15相同结构，并用于输出相同比较结果的比较器CP21-CP35，然后输入输出信号OUT21-OUT35到偏压控制电路BC。即，根据某些时间点的模数转换结果，可以建立在下一个模数转换操作中各比较器CP1-CP15的偏流的供应。该设置只需要在每个时钟信号CLK1、CLK2的一个周期中进行，并且其操作性能可以比用于模数转换操作的比较器CP1-CP15低。因此，可以限制供给比较器CP21-CP35的偏流，从而比较器CP21-CP35可以完成低电流消耗的操作。

在图43中示出了上述各比较器CP1-CP15的偏流。在图43中，假设来自偏压VA、VB的偏流分别为20μA、50μA。该图中横坐标轴表示比较器CP1-CP15，纵坐标表示偏流。

50μA的偏流加到建立了偏压VB的比较器CP8、CP9。另一方面，20μA的偏流加到建立了偏压VA的比较器CP1-CP5和CP12-CP15。因为在没有直接建立偏压的比较器CP6、CP7和CP10、CP11上建立了通过对偏压VA、VB平均分压得到的电压，所以偏流也是均分。因此，30μA的偏流加到比较器CP6、CP11上，40μA的偏流加到比较器CP7、CP10上。

这里需要注意的是，存在由提供给比较器的偏流的差别导致的偏差电压。通常已知，如果加到两个比较器的偏流不同，这些比较器之间就会出现图44所示的偏差电压。该图显示出偏差电压相应于偏流差而增加。如果偏差电压增加到输出编码的量以上，则不能输出正确的输出编码，而产生误码。

根据图37的实施例，通过将从低电压值VRL到高电压值VRH的输入电压范围等分为16部分得到的电压为一个输出编码的电压范围。例如，如果VRH＝2V，VRL＝0.5V，则输出编码的电压范围为(2-0.5)÷16≈94mV。不产生误码的偏差电压必须小于94mV。由图8可见，相邻比较器之间的偏流差必须小于大约15μA。

因此，在作为夹在偏流设为20μA和50μA的比较器CP1-CP5、CP12-CP15和CP8、CP9之间的比较器，每侧有两个比较器作为比较器对CP6、CP7和CP10、CP11的实施例中(参看图42)，相邻的比较器之间的偏流差为10μA。由图44可以看出，偏差电压为62.5mV，小于产生误码的偏差电压94mV，但是没有随着模数转换操作产生误码。

如果没有直接从外部建立偏压的比较器的量从两个进一步增加，偏流的差将进一步降低，从而改善偏差电压。

对应于一个输出编码的量的电压范围可以通过相应于低电压值VRL、高电压值VRH以及输出编码的数量进行调整来适当设置，从而防止误码的出现。在模数转换操作期间为在输入电压VIN的电压变化数量范围内的比较器确保足够的偏流，从而维持转换速度，并且限制在输入电压VIN的电压变化范围之外的比较器的偏流。通过进行低偏流操作的比较器CP21-CP35，可执行低电流消耗的操作。同时，可以抑制在比较器之间出现的偏差电压，从而防止模数转换操作中出现误码。

虽然在上述介绍中，以输入电压VIN在模数转换操作时在电压值V8到V9之间的情况作为例子进行了介绍，不用说，对于其它电压值的情况下也可以进行相同的设置。

图45示出了本发明的实施例的模数转换器电路的修改例。该结构通过去掉图37中的比较器CP21-CP35和偏流源电路B21-B35来实现。比较器CP1-CP15的输出信号OUT1-OUT15代替比较器CP21-CP35的输出信号OUT21-OUT35输入到偏压控制电路BC。因为在图37中，对于比较器CP1-CP15和比较器CP21-CP35，相同的输入信号(输入电压VIN和参考电压V1-V15)输入到位于相同的电压变化量中的比较器，并且转换速度确保足够的偏流，所以得到相同的输出信号，从而能够实现该修改。此外，还提供用针对第三偏压VC的控制信号CTC控制的开关部分SW-C。

因为提供了开关部分SW-C以及开关部分SW-A、SW-B，并且在由控制信号CTC选择的偏压线NB1-NB15上建立偏压VC，所以可以建立三种偏压VA-VC。通过在一个偏压线和从两端的偏压线NB1、NB15起到预定位置的中间偏压线上建立相应的偏压VA-VC，也可向没有直接建立偏压VA-VC的偏压线上提供四种或更多种偏流。

此外，因为没有提供比较器CP21-CP35和偏流源电路B21-B35，能够进行更低功耗的操作。该改进能够非常方便地减小电路规模。

如上面详细说明的，电阻元件RB1-RB15串联连接在电流源电路的偏流设置端子(Vb)和本实施例的模数转换器电路之间。因此，在没有建立预定的偏压VA、VB的偏流设置端子(Vb)上建立通过用电阻元件RB1-RB15对各预定的偏压VA、VB分压得到的电压。夹在由不同条件激活的比较器CP1-CP15之间的比较器CP1-CP15可以被供以在由预定的偏压VA、VB提供的偏流之间的中间偏流。

比较器CP8、CP9是对在下一次模数转换操作时电压变化的、并且包括输入电压VIN的电压值的电压区执行比较操作的第一比较器，可以通过作为第一设置电压的偏压VB保持正常比较条件，从而确保快速比较操作。因为作为对在预定电压区之外的电压值进行比较操作的第二比较器的比较器CP1-CP5和CP12-CP15不保持正常比较操作条件，所以偏流可由作为第二设置电压的偏压VA降低，从而实现功率节省条件。

虽然对模数转换操作期间在输入电压VIN的电压变化范围内的比较器确保足够的偏流以保持转换速度，但在输入电压VIN的电压变化范围之外的比较器的偏流受到限制。这使得低电流消耗操作与进行低偏流操作的比较器CP21-CP35能够一起进行。同时，可以抑制在比较器之间出现的偏差电压，从而防止模数转换操作中的误码。

这里，通过根据低电压值VRL、高电压值VRH和输出编码的数量进行的调节，相对应于一个输出编码的量设置电压范围，从而防止在模数转换操作中误码的出现。

如果预定的偏压VA、VB建立在包括其两端的三个或更多的偏流设置端子(Vb)上，则可以为每个比较器CP1-CP15提供三种或更多种偏流。此外，如果在包括其两端和中间位置的偏流设置端子(Vb)的四个或更多个偏流设置端子(Vb)上建立预定的偏压VA-VC，则可以为每个比较器CP1-CP15提供四种或更多种偏流。

此外，偏压VA-VC的设置可以通过根据控制信号CTA-CTC控制开关部分来实现。

此外，在相邻比较器CP1-CP15之间的偏差电压可以设置得比模数转换器电路中的电压分辨率更小，从而在模数转换操作中不会产生转换误差。

同时，本发明并不限于上述实施例，不用说，可以在不脱离本发明的要点的范围内对本发明进行改进和修改。

例如，虽然在本实施例中，模数转换器电路作为功能电路的例子进行了介绍，但是本发明并不限于本例子。例如，根据本发明，能够确保有效电路操作的偏流只加到在下一个操作中预计被激活的电路单元上，而限制加到预计不会被激活的电路单元上的偏流以进行低电流消耗操作，因此本发明可应用于下一个操作条件根据当前操作条件来确定的功能电路上。不直接涉及电路操作的电路单元可以在低电流消耗条件下激活，同时保持其电路操作性能。

虽然介绍了偏流由两种或三种偏压VA-VC建立的例子，但是允许通过提供更多的开关部分建立四种或更多种偏压。

虽然介绍了在由偏压VA、VB建立的比较器之间存在两个比较器的例子，但是允许适当地建立比较器的数量，并根据伴随偏流差的偏差电压以及根据对应于低电压值VRL、高电压值VRH和输出编码的数量的一个输出编码的量对应的电压范围调节偏流差。因此，可以调节比较器之间的偏差电压。

本发明能够提供模数转换器电路，包括具有多个比较器的并行模数转换部分，具体的，电流源电路和能够降低用于比较条件不变的比较器的偏流同时确保比较条件变化的比较器的必要的偏流的模数转换器电路，从而保持模数转换操作的电路性能。

Claims (54)

1.一种模数转换器电路，

为并行模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，

所述多个第一比较器构成为：对每一个比较器，可通过控制信号选择正常工作状态或低功耗状态，

包括比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号输出控制信号，该控制信号使所述多个第一比较器中的一部分第一比较器进入正常工作状态，并使其余第一比较器保持在低功耗状态。

2.一种模数转换器电路，

为并行模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，

所述多个第一比较器构成为：对每一个比较器，可通过控制信号选择工作状态或休眠状态，

包括比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号输出控制信号，该控制信号使所述多个第一比较器中的一部分第一比较器进入工作状态，并使其余第一比较器保持在休眠状态。

3.根据权利要求2的模数转换器电路，

其中比较器控制电路部分使用第二时钟信号，第二时钟信号虽然与第一时钟信号同步，但与第一时钟信号具有不同的相位，或频率是第一时钟信号的整数倍。

4.根据权利要求2的模数转换器电路，

包括输入信息产生电路部分，具有q个在第一时钟信号或第二时钟信号下工作的第二比较器，并且每个第二比较器参考q个(q＞3的自然数)参考电压中的一个，并分别将在预定时间之前输入的模拟电压与参考电压进行比较，输出比较结果作为输入信息信号。

5.根据权利要求4的模数转换器电路，

具有q个第一比较器，每个第一比较器分别参考q个参考电压中的一个，并分别将当前的模拟电压与参考电压进行比较。

6.根据权利要求4的模数转换器电路，

具有q个第一比较器，每个第一比较器分别参考q个参考电压中的一个，并分别将当前的模拟电压与参考电压进行比较，

其中，比较器控制电路部分：

当输入表示存在至少一个已判定在预定时间之前输入的模拟电压大于其参考电压的第二比较器的输入信息信号时，

使与作出上述判定的第二比较器中最高级别的比较器参考相同参考电压的特定第一比较器以及在预定的情况下与该特定第一比较器相邻的至少一个第一比较器进入工作状态，

并保持剩余的第一比较器处于休眠状态，

并且当输入表示不存在已判定在预定时间之前输入的模拟电压大于其参考电压的第二比较器的输入信息信号时，

使最低级别的第一比较器进入工作状态，

并保持剩余的第一比较器处于休眠状态。

7.根据权利要求6的模数转换器电路，

其中所述预定的情况是指至少存在一个比所述特定第一比较器高一级的第一比较器。

8.根据权利要求4的模数转换器电路，

其中输入信息产生电路部分：

使用第二时钟信号，

根据比第一时钟信号的一个周期短的时间之前输入的模拟电压产生输入信息信号。

9.根据权利要求2的模数转换器电路，具有

第一比较器，

它们是m个第一比较器，各参考m个(m是自然数，m＞7)参考电压中的一个，

它们分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个第一比较器(其中int(a)是对实数a取整的函数)，以及

n-1个第二比较器，

每个第二比较器参考m个参考电压中，属于n-1个组中除了最低级别组之外的第一比较器中的组内最低级第一比较器所参考的n-1个组参考电压中的一个，所述组内最低级第一比较器分别位于各自的组中的最低级位置；

并且第二比较器在第一时钟信号或第二时钟信号下工作，以该时钟信号确定的定时分别比较输入的模拟电压和所述组参考电压，并用比较结果作为输入信息信号，

其中比较器控制电路部分根据n-1个第二比较器的作为输入信息信号的比较结果使第一比较器按组进入工作状态或休眠状态。

10.根据权利要求2的模数转换器电路，具有

第一比较器，

它们是m个第一比较器，各参考m个(m是自然数，m＞7)参考电压中的一个，

它们分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个第一比较器(其中int(a)是对实数a取整的函数)，以及

n-1个第二比较器，

每个第二比较器参考m个参考电平中，属于n-1个组中除了最低级别组之外的第一比较器中的组内最低级第一比较器所参考的n-1个组参考电压中的一个，所述组内最低级别第一比较器分别位于各自的组中的最低级位置，

并且第二比较器在第一时钟信号或第二时钟信号下工作，以该时钟信号确定的定时分别比较输入的模拟电压和所述组参考电压，并用比较结果作为输入信息信号，

其中，比较器控制电路部分：

当比较结果表明存在至少一个第二比较器已判定模拟电压大于其组参考电压时，

使属于上述组中的下述组的第一比较器进入工作状态：

参考与在作出上述判定的第二比较器中最高级别的第二比较器所参考的组参考电压相同的参考电压的第一比较器所属的特定组，以及

当存在比该特定组高一级的组时，该高一级的组，以及

当存在比该特定组低一级的组时，该低一级的组，

并使属于剩余组的第一比较器保持于休眠状态，

并且当不存在表示第二比较器已判定模拟电压大于其组参考电压的比较结果时，

使属于最低级别的组和比最低级的组高一级的组的第一比较器进入工作状态，

并使属于剩余组的第一比较器保持休眠状态。

11.根据权利要求4的模数转换器电路，

其中第二比较器都为差分型比较器，在第一时钟信号或第二时钟信号下输出比较结果。

12.根据权利要求2的模数转换器电路，

其中所述多个第一比较器都为斩波器型比较器，

并且休眠状态包括这样一种状态：其中，在包含在该斩波器型比较器中的开关中，用来通过短路逻辑器件的输入端和输入端而使逻辑器件出现本征电压的短路开关元件断开。

13.根据权利要求2的模数转换器电路，

其中所述多个第一比较器都为差分型比较器，

并且休眠状态包括切断流过包含在该差分型比较器中的恒流源的电流的状态。

14.一种模数转换器电路，

为并行模数转换器电路，用来根据时钟信号用多个比较器将输入的模拟电压转换为数字值，

所述多个比较器构成为：对每一个比较器，可通过控制信号选择正常工作状态或低功耗状态，

包括比较器控制电路部分，用来：根据基于前一次转换所用的模拟电压产生的输入信息信号输出控制信号，该控制信号在本次转换中使所述多个比较器中的一部分进入正常工作状态，并使其余比较器保持于低功耗状态。

15.一种模数转换器电路，

为并行模数转换器电路，用来根据时钟信号用多个比较器将输入的模拟电压转换为数字值，

所述多个比较器构成为：对每一个比较器，可通过控制信号选择工作状态或休眠状态，

包括比较器控制电路部分，用来：根据基于前一次转换所用的模拟电压产生的输入信息信号输出控制信号，该控制信号在本次转换中使所述多个比较器中的一部分进入工作状态，并使其余比较器保持于休眠状态。

16.根据权利要求15的模数转换器电路，

也把在前一次转换中所述多个比较器的输出作为输入信息信号。

17.根据权利要求15的模数转换器电路，

具有p个比较器，分别参考p个参考电压中的一个(p为自然数，p＞3)，

其中比较器控制电路部分：

当存在至少一个比较器在前一次转换中已判定输入的模拟电压大于其参考电压时，

使作出上述判定的比较器中最高级别的特定比较器以及在预定的情况下与该特定比较器相邻的至少一个比较器进入工作状态，

并使剩余比较器保持于休眠状态，

并且当不存在在前一次转换时已判定输入的模拟电压大于其参考电压的比较器时，

使最低级别的比较器进入工作状态，

并使剩余的比较器保持于休眠状态。

18.根据权利要求17的模数转换器电路，

其中所述预定的情况是指至少存在一个比最高级别的该特定比较器级别高的比较器。

19.根据权利要求15的模数转换器电路，

具有m个比较器，每个比较器参考m个(m是自然数，m＞7)参考电压中的一个，

其中当比较器分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个比较器(其中int(a)是对实数a取整的函数)时，

比较器控制电路部分使比较器按组进入工作状态或休眠状态。

20.根据权利要求15的模数转换器电路，

具有m个比较器，每个比较器参考m个(m是自然数，m＞7)参考电压中的一个，

其中当分比较器为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个比较器(其中int(a)是对实数a取整的函数)时，

比较器控制电路部分：

当存在至少一个比较器在前一次转换中判定输入的模拟电压大于其参考电压时，

使属于作出上述判定的比较器中最高级别的比较器所属的特定的组以及与该特定组相邻的至少一个组的比较器进入工作状态，

并使属于其余组的比较器保持于休眠状态，

并且当不存在在前一次转换中判定输入的模拟电压大于其参考电压的比较器时，

使属于最低级的组或最低级的组和比最低级的组高一级的组的比较器进入工作状态，

并使属于其余组的比较器保持于休眠状态，

21.根据权利要求15的模数转换器电路，

其中所述多个比较器都为斩波器型比较器，

并且休眠状态包括：在包含在该斩波器型比较器中的开关中，使用来通过短路逻辑器件的输入端和输入端而使该逻辑器件出现本征电压的短路开关元件成为断开状态。

22.根据权利要求15的模数转换器电路，

其中所述多个比较器都为差分型比较器，

并且休眠状态包括切断流过包含在该差分型比较器中的恒流源的电流的状态。

23.一种模数转换器电路，

为并行模数转换器电路，用来根据第一时钟信号用多个第一比较器将输入的模拟电压转换为数字值，

所述多个第一比较器构成为：对每一个第一比较器通过控制信号选择正常工作状态或低功耗工作状态，

包括比较器控制电路部分，用来：根据基于预定时间之前输入的模拟电压用第一时钟信号或不同于第一时钟信号的第二时钟信号产生的输入信息信号输出控制信号，该控制信号使多个第一比较器中的一部分进入正常工作状态，并使其余第一比较器保持于低功耗工作状态。

24.根据权利要求23的模数转换器电路，

其中比较器控制电路部分使用第二时钟信号，第二时钟信号虽然与第一时钟信号同步，但与第一时钟信号具有不同的相位，或频率是第一时钟信号的整数倍。

25.根据权利要求23的模数转换器电路，

包括输入信息产生电路部分，具有q个在第一时钟信号或第二时钟信号下工作的第二比较器，并且每个第二比较器参考q个(q＞3的自然数)参考电压中的一个，并分别将在预定时间之前输入的模拟电压与参考电压进行比较，输出比较结果作为输入信息信号。

26.根据权利要求25的模数转换器电路，

具有q个第一比较器，每个第一比较器分别参考q个参考电压中的一个，并分别将当前的模拟电压与参考电压进行比较。

27.根据权利要求25的模数转换器电路，

具有q个第一比较器，每个第一比较器分别参考q个参考电压中的一个，并分别将当前的模拟电压与参考电压进行比较。

其中比较器控制电路部分：

当输入表示存在至少一个第二比较器已判定在预定时间之前输入的模拟电压大于其参考电压的输入信息信号时，

在所述q个第一比较器中，

使下述第一比较器进入正常工作状态；

与作出上述判定的第二比较器中最高级别的比较器参考相同参考电压的特定的第一比较器，以及

当存在比该特定的第一比较器高一级的第一比较器时，该高一级的第一比较器，以及

当存在比该特定的第一比较器高两级的第一比较器时，该高两级的第一比较器，以及

当存在比该特定的第一比较器低一级的第一比较器时，该低一级的第一比较器，

并使剩余第一比较器进入低功耗工作状态，

当输入表示不存在已判定在预定时间之前输入的模拟电压大于其参考电压的第二比较器的输入信息信号时，

使最低级别的第一比较器和比最低级别高一级的第一比较器进入正常工作状态，

并使其余的第一比较器进入低功耗工作状态。

28.根据权利要求25的模数转换器电路，

其中输入信息产生电路部分，

使用第二时钟信号，

根据比第一时钟信号的一个周期短的时间之前输入的模拟电压产生输入信息信号。

29.根据权利要求23的模数转换器电路，具有

第一比较器，

它们是m个第一比较器，每个第一比较器参考m个(m是自然数，m＞7)参考电压中的一个，

它们分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个第一比较器(其中int(a)是对实数a取整的函数)，以及

n-1个第二比较器，

每个第二比较器参考m个参考电压中，属于n-1个组中除了最低级别组之外的第一比较器中的组内最低级第一比较器所参考的n-1个组参考电平中的一个，所述组内最低级第一比较器分别位于各自的组中的最低级位置，

并且第二比较器在第一时钟信号或第二时钟信号下工作，以该时钟信号确定的定时分别比较输入的模拟电压和所述组参考电压，并用比较结果作为输入信息信号，

其中比较器控制电路部分根据n-1个第二比较器的作为输入信息信号的比较结果使第一比较器按组进入正常工作状态或低功耗工作状态。

30.根据权利要求23的模数转换器电路，具有

第一比较器，

它们是m个第一比较器，各参考m个(m是自然数，m＞7)参考电压中的一个，

它们分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个第一比较器(其中int(a)是对实数a取整的函数)，以及

n-1个第二比较器，

每个第二比较器参考m个参考电压中，属于n-1个组中除了最低级别组之外的第一比较器中的组内最低级第一比较器所参考的n-1个组参考电压中的一个，所述组内最低级第一比较器分别位于各自的缚中的最低级位置，

并且第二比较器在第一时钟信号或第二时钟信号下工作，以该时钟信号确定的定时分别比较输入的模拟电压和所述组参考电压，并用比较结果作为输入信息信号，

其中，比较器控制电路部分：

当比较结果表明存在至少一个第二比较器已判定模拟电压大于其组参考电压时，

使属于上述组中的下述组的第一比较器进入正常工作状态：

参考与在作出上述判定的第二比较器中最高级别的第二比较器所参考的组参考电压相同的参考电压的第一比较器所属的特定组，以及

当存在比该特定组高一级的组时，该高一级的组，以及

当存在比该特定组高两级的组时，该高两级的组，以及

当存在比该特定组低一级的组时，该低一级的组，以及

当存在比该特定组低两级的组时，该低两级的组，以及

并使属于其余组的第一比较器保持于低功耗工作状态，

当比较结果表明不存在已判定模拟电压大于其组参考电压的第二比较器时，

使属于最低级的组以及比最低级的组高一级和两级的组的第一比较器进入正常于工作状态，

并使属于其余组的第一比较器保持于低功耗工作状态。

31.根据权利要求25的模数转换器电路，

其中第二比较器都为差分型比较器，在第一时钟信号和第二时钟信号下输出比较结果。

32.根据权利要求23的模数转换器电路，

其中所述多个第一比较器都为斩波器型比较器，

该斩波器型比较器包括逻辑器件，该逻辑器件构成为能够选择以下状态中的至少一种，

正常状态，其中当通过短路其输入端和输出端而出现本征电压时，流过较大的直通电流，以及

低功耗状态，其中当使本征电压出现时流过的直通电流比正常状态时小，从而使功耗小于正常状态，

并且低功耗工作状态包括为该斩波器型比较器的该逻辑器件选择的低功耗状态。

33.根据权利要求23的模数转换器电路，

其中所述多个第一比较器都为差分型比较器，

并且该差分型比较器构成为能够选择以下状态中的至少一种，

正常状态，其中第一恒流流过包含在该比较器中的差分电路，以及

低功耗状态，其中小于第一恒流的第二恒流流过差分电路，从而功耗小于正常状态，

并且低功耗工作状态包括为该差分型比较器选择的低功耗状态。

34.一种模数转换器电路，

为并行模数转换器电路，用来根据时钟信号用多个比较器将输入的模拟电压转换为数字值，

所述多个比较器构成为：对每一个比较器通过控制信号选择正常工作状态或低功耗工作状态，

包括比较器控制电路部分，用来根据基于前一次转换时所用的模拟电压产生的输入信息信号输出控制信号，该控制信号在本次转换时使所述多个比较器中的一部分进入正常工作状态，并使其余比较器保持于低功耗工作状态。

35.根据权利要求34的模数转换器电路，

也把在前一次转换中所述多个比较器的输出作为输入信息信号。

36.根据权利要求34的模数转换器电路，

具有p个比较器，分别参考p个参考电压中的一个(p为自然数，p＞3)，

其中比较器控制电路部分：

当存在至少一个比较器在前一次转换中已判定输入的模拟电压大于其参考电压时，

使下述比较器进入正常工作状态：

作出上述判定的比较器中最高级别的特定比较器，以及

当存在比该特定比较器高一级的比较器时，该高一级的比较器，以及

当存在比该特定比较器高两级的比较器时，该高两级的比较器，以及

当存在比该特定比较器低一级的比较器时，该低一级的比较器，以及

并使其余比较器进入低功耗工作状态，

当不存在在前一次转换时判定输入的模拟电压大于其参考电压的比较器时，

使最低级别的比较器和比最低级高一级的比较器进入正常工作状态，

并使其余的比较器进入低功耗工作状态。

37.根据权利要求34的模数转换器电路，

具有m个比较器，每个比较器参考m个(m是自然数，m＞7)参考电压中的一个，

其中当比较器分为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个比较器(其中int(a)是对实数a取整的函数)时，

比较器控制电路部分使比较器按组进入正常工作状态或低功耗工作状态。

38.根据权利要求34的模数转换器电路，

具有m个比较器，每个比较器参考m个(m是自然数，m＞7)参考电压中的一个，

其中当分比较器为n组(n是自然数，n＞3，m≥2n)，每组包括从低级到高级或从高级到低级排列的int(m/n)或int(m/n)+1个比较器(其中int(a)是对实数a取整的函数)时，

比较器控制电路部分：

当存在至少一个比较器在前一次转换中判定输入的模拟电压大于其参考电压时，

使属于下述组的比较器进入正常工作状态：

作出上述判定的比较器中最高级别的比较器所属的特定组，以及

当存在比该特定组高一级的组时，该高一级的组，以及

当存在比该特定组高两级的组时，该高两级的组，以及

当存在比该特定组低一级的组时，该低一级的组，以及

当存在比该特定组低两级的组时，该低两级的组，以及

并使属于其余组的比较器进入低功耗工作状态，

当不存在在前一次转换中判定输入的模拟电压大于其参考电压的比较器时，

使属于最低级的组和比最低级的组高一级的组或最低级的组和比最低级的组高一级和两级的组的比较器进入正常工作状态，

并使属于其余组的比较器进入低功耗工作状态，

39.根据权利要求34的模数转换器电路，

其中所述多个比较器都为斩波器型比较器，

该斩波器型比较器包括一逻辑器件，该逻辑器件构成为能够选择以下状态中的至少一种：

正常状态，其中当通过短路其输入端和输出端而出现本征电压时，流过较大的直通电流，以及

低功耗状态，其中当出现本征电压时流过的直通电流比正常状态时小，从而功耗小于正常状态，

并且所述低功耗工作状态包括为该斩波器型比较器的该逻辑器件选择的低功耗状态。

40.根据权利要求34的模数转换器电路，

其中所述多个比较器都为差分型比较器，

并且该差分型比较器构成为能够选择以下状态中的一种：

正常状态，其中第一恒流流过包含在该比较器中的差分电路，以及

低功耗状态，其中小于第一恒流的第二恒流流过该差分电路，从而功耗小于正常状态，

所述低功耗工作状态包括为该差分型比较器选择的低功耗状态。

41.一种模数转换器电路，包括具有多个比较器的并行模数转换部分，该模数转换器电路包括：

用于提供偏流的偏流源部分，为所述多个比较器的每一个提供偏流源部分；

为每一个偏流源部分提供的偏流设置端子，设置偏流设置端子上的偏压来调节偏流；以及

连接相邻的偏流设置端子的电阻元件。

42.根据权利要求41的模数转换器电路，其中，在通过电阻元件串联连接的三个或更多个偏流设置端子中，为离两端预定距离内的偏流设置端子，至少包括两端的两个偏流设置端子，设置预定的偏压。

43.根据权利要求41的模数转换器电路，其中，在通过电阻元件串联连接的四个或更多个偏流设置端子中，为离两端预定距离内的偏流设置端子，至少包括两端的两个偏流设置端子，以及在中间位置的一个偏流设置端子，设置预定的偏压。

44.根据权利要求41的模数转换器电路，还包括开关部分，用于针对各偏流设置端子控制偏压的设置/不设置。

45.根据权利要求41的模数转换器电路，其中提供两种或更多种类型的电压值不同的偏压，并且为每种类型的偏压提供开关部分。

46.根据权利要求41的模数转换器电路，其中在分别设置了两种电压值不同的偏压的两个偏流设置端子和在中间位置的所述偏流设置端子通过电阻元件串联连接的情况下，由所述两种偏压以及由电阻元件对在中间位置的偏流设置端子分压得到的等分电压建立的相邻比较器偏流差引起的偏差电压比模数转换器电路的固有电压分辨率小。

47.根据权利要求41的模数转换器电路，其中在分别设置了两种电压值不同的偏压的两个偏流设置端子和中间位置的偏流设置端子通过电阻元件串联连接的情况下，由两种电压值不同的偏压建立的比较器之间的偏流差比模数转换器电路的固有电压分辨率大。

48.根据权利要求41的模数转换器电路，其中，所述多个比较器至少分为第一比较器、与第一比较器相邻的预定数量的中间比较器和第二比较器，

为进行与包括输入电压的电压值的预定电压区中的参考电压有关的比较操作的第一比较器的偏流设置端子设置第一设置电压，以及

为第二比较器的偏流设置端子设置第二设置电压。

49.根据权利要求41的模数转换器电路，其中所述预定数量的中间比较器的数量为：由通过串联连接第一和第二比较器的偏流设置端子的电阻元件在第一设置电压和第二设置电压之间分压得到的分压电压而导致的建立在中间比较器的偏流设置端子之间的偏流差引起的偏差电压比模数转换器电路的固有电压分辨率小。

50.为由多个电路单元构成的功能电路提供偏流的电流源电路，该电流源电路包括：

提供偏流的偏流源部分，为所述多个电路单元中的每一个提供偏流源部分；

为每一个偏流源部分提供的偏流设置端子，设置偏流设置端子上的偏压来调节偏流；以及

连接相邻的偏流设置端子的电阻元件。

51.根据权利要求50的电流源电路，其中，在通过电阻元件串联连接的三个或更多个偏流设置端子中，为位于距两端预定距离内的偏流设置端子，至少包括两端的两个偏流设置端子，设置预定的偏压。

52.根据权利要求50的电流源电路，其中，在通过电阻元件串联连接的四个或更多个偏流设置端中，为位于距两端预定距离内的偏流设置端子，至少包括两端的两个偏流设置端子，和中间位置的一个偏流设置端子，设置预定的偏压。

53.根据权利要求50的电流源电路，还包括开关部分，用于对各偏流设置端子控制偏压的设置/不设置。

54.根据权利要求50的电流源电路，其中，提供两种或更多种类型的电压值不同的偏压，并且为每种类型的偏压提供开关部分。

Images