CN1458743A - 闩锁电路 - Google Patents

闩锁电路 Download PDF

Info

Publication number
CN1458743A
CN1458743A CN03131281.0A CN03131281A CN1458743A CN 1458743 A CN1458743 A CN 1458743A CN 03131281 A CN03131281 A CN 03131281A CN 1458743 A CN1458743 A CN 1458743A
Authority
CN
China
Prior art keywords
latch circuit
circuit
depletion type
channel
mis transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03131281.0A
Other languages
English (en)
Other versions
CN100356687C (zh
Inventor
宫城雅记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1458743A publication Critical patent/CN1458743A/zh
Application granted granted Critical
Publication of CN100356687C publication Critical patent/CN100356687C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

一种闩锁电路，配置成即使在电源工作时上电复位电路不工作，一个耗尽型MIS晶体管也会作为拉低元件连接到RS闩锁电路的输出端子，从而可靠地将RS闩锁电路激活到复位状态，由此防止电路或半导体集成电路设备的非预期操作。此外，耗尽型MIS晶体管的沟道杂质只引入了一部分，因此有可能以低电流消耗和低成本实现在安全性方面非常好的、易于操作的半导体集成电路设备。

Description

闩锁电路
发明领域
本发明涉及一种闩锁电路，其中一个耗尽型MIS晶体管连接到其输出节点或输入节点，从而当电源工作时，即使既没有输入置位信号也没有输入复位信号，也能够保证输出信号固定在置位状态或复位状态，本发明还涉及一种安装该闩锁电路的半导体集成电路设备。
相关技术描述
迄今为止，当使用RS闩锁电路时，用于保持信号检测状态的闩锁电路通常具有如图9所示的电路配置。以下参考图9描述传统的闩锁电路。
首先，信号检测电路2检测发送到半导体集成电路设备的特定指令，或者检测出现在特定端子的电压或电源电压的异常、或其温度的异常。检测输出信号SSETX连接到RS闩锁电路1的端子SX，该闩锁电路在电平为“L”时激活，而且是由一个2-输入NAND和一个3-输入NAND组成的。一旦检测到发送至半导体集成电路设备的特定指令或者检测到电压或温度异常，作为RS闩锁电路1输出信号的3-输入NAND的输出信号SCE的电平就变成“L”。同时，输入到RS闩锁电路1复位输入端子的信号RRSTX1和SRSTX2电平为“H”。RS闩锁电路的输出信号是其它电路或系统的使能信号。例如，一旦识别出发送到非易失性存储设备的写指令或写使能指令，就根据该使能信号使用于产生写启动信号的电路状态成为使能状态，或者一旦检测到特定端子的短路、异常发热等，就根据该使能信号终止这些电路或系统。
当电源工作时，根据作为上电复位电路3输出信号的信号SRSTX1，RS闩锁电路1复位，由此在电源开始工作以后，马上使产生发送到非易失性存储设备的写启动信号的写启动信号发生电路的状态成为禁用状态，或者在闩锁电路配置成具有一个信号检测电路以检测特定端子的短路、异常发热等的情况下，保证受控电路的状态为工作状态以防止电路或系统在电源开始工作以后还继续保持在停止状态。
但是一般而言，当电源工作时，在有些情况下上电复位电路不能可靠地产生复位信号。
在这种情况下会遇到一个问题：当电源工作时，非易失性存储设备中的数据被错误地改写成非预期的数据，或者在电源开始工作以后，电源必须在工作状态为其激活的电路马上就停止了。
发明概述
根据前面所述，为了解决上面提到的与现有技术相关的问题而进行了本发明，因此本发明的一个目的是提供一种在安全性和可靠性方面都非常好的闩锁电路，通过使用该电路，不论电源电压以何种方式激活，都不会运行任何不期望的电路，及提供一种安装该闩锁电路的半导体集成电路设备。
为了解决上面提到的问题，根据本发明的一方面，提供了一种闩锁电路，包括：至少一个数据置位输入节点；至少一个数据复位输入节点；及至少一个数据输出节点，其中一个耗尽型MIS晶体管的漏极连接到一个数据输出节点，而该耗尽型MIS晶体管的栅极和源极连接在一起以便有相同的电位。
根据本发明，即使当电源工作时没有上电复位信号输入到闩锁电路，出现在输出节点的电位也必然被连接到该输出节点的耗尽型MIS晶体管变成特定的电位。从而防止该闩锁电路的非预期操作。
此外，根据本发明的另一方面，提供了一种闩锁电路，包括：至少一个数据置位输入节点；至少一个数据复位输入节点；及至少一个数据输出节点，其中一个耗尽型MIS晶体管的漏极连接到数据置位输入节点和数据复位输入节点中的至少一个，而该耗尽型MIS晶体管的栅极和源极连接在一起以便有相同的电位。
根据本发明，即使当电源工作时没有上电复位信号输入到闩锁电路，该闩锁电路也必然被连接到置位输入节点或复位输入节点的耗尽型MIS晶体管变成特定的流向。从而防止该闩锁电路的非预期操作。
此外，根据本发明的另一方面，提供了一种闩锁电路，其中具有在耗尽型MIS晶体管的沟道区域中提供引入耗尽型的沟道杂质的区域面积小于作为栅极和激活区域之间相交部分的物理沟道区域面积。
根据本发明的另一方面，由于具有引入耗尽型杂质的区域的处理尺寸极限是根据光阻材料的分辨率来确定的，因此可以将该区域做得比根据蚀刻过程中处理尺寸精度确定的激活区域的处理尺寸极限更小。因此，有可能形成具有同样更小沟道宽度的MIS晶体管，有可能在具有相同电流驱动能力的情况下，与图10所示的传统耗尽型MIS晶体管相比，缩短MIS晶体管的沟道长度，还有可能获得具有更小面积的必要特性。在图10中，标号5指示源极区域，标号6指示漏极区域，而标号7指示栅极区域。此外，标号8指示现有技术中具有引入耗尽型沟道杂质的区域。
此外，根据本发明的另一方面，提供了一种闩锁电路，其中具有在耗尽型MIS晶体管的沟道区域中提供引入耗尽型的沟道杂质的区域面积小于作为栅极和激活区域之间相交部分的物理沟道区域面积，而且提供增强型的沟道杂质引入到不具有提供引入耗尽型的沟道杂质的部分的一部分中。
在上述闩锁电路中，提供增强型的沟道杂质引入到不具有在耗尽型MIS晶体管的沟道区域中提供引入耗尽型的沟道杂质的部分的一部分中。因此，由于在该部分中抑制了漏电流，因此有可能获得更加精确的沟道电流特性以防止由于漏电流导致的误动作等，其中通过该部分避免了电流的流动。
此外，根据本发明的另一方面，提供了一种包括闩锁电路的半导体集成电路设备，其中该闩锁电路具有：至少一个数据置位输入节点；至少一个数据复位输入节点；及至少一个数据输出节点；其中一个耗尽型MIS晶体管的漏极连接到至少一个数据输出节点；而该耗尽型MIS晶体管的栅极和源极连接在一起以便有相同的电位，该电位作为耗尽型MIS晶体管的衬底电位；具有在耗尽型MIS晶体管的沟道区域中提供引入耗尽型的沟道杂质的区域面积小于作为栅极和激活区域之间相交部分的物理沟道区域面积，而且在该半导体集成设备中，发送到非易失性存储设备的写指令识别电路的输出信号连接到该闩锁电路的数据置位输入端子，而用于产生发送到非易失性存储设备的写启动信号的写启动信号发生电路连接到该闩锁电路的数据输出节点。
在该半导体集成电路中，当电源工作时，该闩锁电路必然被激活到复位状态，这使得有可能防止错误地将非预期的数据写入非易失性存储设备。
此外，根据本发明的另一方面，提供了一种包括闩锁电路的半导体集成电路设备，其中闩锁电路具有：至少一个数据置位输入节点；至少一个数据复位输入节点；及至少一个数据输出节点；其中一个耗尽型MIS晶体管的漏极连接到任意一个数据输出节点；而该耗尽型MIS晶体管的栅极和源极连接在一起以便有相同的电位；具有在耗尽型MIS晶体管的沟道区域中提供引入耗尽型的沟道杂质的区域面积小于作为栅极和激活区域之间相交部分的物理沟道区域面积，而且在该半导体集成电路中，涉及一种测试模式的指令识别电路的输出信号连接到该闩锁电路的数据置位输入端子，而在该测试模式期间工作的电路连接到该闩锁电路的数据输出节点。
在该半导体集成设备中，由于该闩锁电路必然被激活到复位状态，因此该闩锁电路不会错误地进入一种没有向一般用户发布的测试模式，从而防止闩锁电路的非预期操作。
附图简述
在附图中：
图1是一个方框图，局部为电路图，示出了根据本发明第一种实施方案的闩锁电路配置；
图2是一个方框图，局部为电路图，示出了根据本发明第二种实施方案的闩锁电路配置；
图3是显示根据本发明第三种实施方案的耗尽型MIS晶体管结构的平面示意图；
图4是显示根据本发明第四种实施方案的耗尽型MIS晶体管结构的平面示意图；
图5是显示根据本发明第五种实施方案的耗尽型MIS晶体管结构的平面示意图；
图6是显示根据本发明第六种实施方案的耗尽型MIS晶体管结构的平面示意图；
图7是一个方框图，局部为电路图，示出了根据本发明第七种实施方案安装了闩锁电路的半导体集成电路设备的配置；
图8是一个方框图，局部为电路图，示出了根据本发明第八种实施方案安装了闩锁电路的半导体集成电路设备的配置；
图9是一个方框图，局部为电路图，示出了一种传统闩锁电路的配置；及
图10是显示一种传统耗尽型MIS晶体管结构的平面示意图。
优选实施方案详述
以下将参考附图，详细描述根据本发明的闩锁电路的第一至第八种
实施方案。
图1是一个方框图，局部为电路图，示出了根据本发明第一种实施方案的闩锁电路配置。
RS闩锁电路101是由一个2-输入NAND和一个3-输入NAND组成的，具有一个置位输入端子和两个复位输入端子。
作为信号检测电路102输出信号的信号SSETX输入到置位输入端子，信号SSETX的电平达到“L”，从而RS闩锁电路101保持检测状态。信号检测电路102检测特定的指令，例如电压、电流和温度，以改变输出信号。
当RS闩锁电路101变成检测状态的时候，输出信号SCE的电平达到“L”，从而使受控电路104在运行中改变，其中该受控电路的运行是根据输出信号SCE来控制的。
由于上电复位电路103只在电源工作时才输出电平为“L”的脉冲信号，因此当电源工作时图1所示的闩锁电路变成复位状态。
此外，即使在电源激活性能不稳定或上电清除电路不输出复位信号的情况下，RS闩锁电路101的输出端子Q也会被N-沟道耗尽型MIS晶体管105拉低。因此，即使在既没有置位信号也没有复位信号输入到RS闩锁电路101的不稳定状态中，RS闩锁电路101也必然能够变到复位侧而被激活。
此外，栅极连接到与源极相同电位的N-沟道耗尽型MIS晶体管用作拉低电阻。因此，因为无论电源电压是多少，输出端子Q通常都以固定的电流值被拉低，所以即使在RS闩锁电路101输出电平为“H”的信号的情况下，无论电源电压是多少，也都只产生恒定的消耗电流。
输出端子Q被一个小到可以在电源工作时使RS闩锁电路101变到复位侧的电流拉低，由此有可能构造具有较小电流消耗的安全电路。
还可以通过将一个作为提升电阻的P-沟道耗尽型MIS晶体管连接到RS闩锁电路101的输出端子QX来实现相同的功能，其中该晶体管的栅极连接到与源极相同的电位。
图2是一个方框图，局部为电路图，示出了根据本发明第二种实施方案的闩锁电路配置。
其基本配置及操作与第一种实施方案的相同。此外，即使在电源激活性能不稳定或上电清除电路不输出复位信号的情况下，RS闩锁电路201的复位输入端子也会被N-沟道耗尽型MIS晶体管205拉低。因此，即使在既没有置位信号也没有复位信号输入到RS闩锁电路201的不稳定状态中，RS闩锁电路201也必然能够变到复位侧而被激活。
此外，栅极连接到与源极相同电位的N-沟道耗尽型MIS晶体管用作拉低电阻。因此，因为无论电源电压是多少，复位输入端子通常都以固定的电流值被拉低，所以即使在上电清除电路输出电平为“H”的信号的稳定情况下，无论电源电压是多少，也都只产生恒定的消耗电流。
复位输入端子被一个小到可以在电源工作时使RS闩锁电路201变到复位侧的电流拉低，从而有可能构造具有较小电流消耗的安全电路。此外，N-沟道耗尽型MIS晶体管还可以连接到另一个复位输入SRSTX2。这另一个复位输入SRSTX2适于不是在启动电源时而是作为正常电路工作时复位RS闩锁电路201的信号线。
图3是用在根据本发明第一和第二种实施方案闩锁电路中的耗尽型MIS晶体管结构平面示意图的第一种实例。例如，在图3所示MIS晶体管为N-沟道的情况下，栅极303布置在由P型衬底上薄氧化膜构成的激活区域上，而将高N型杂质引入源极区域301和漏极区域302以形成具有引入沟道杂质的区域304，并在一部分沟道区域中赋予沟道表面耗尽型。
此时，耗尽型沟道杂质是以比物理沟道宽度窄的宽度引入的，从而使得可以构成具有同样更小沟道宽度的晶体管。也就是说，即使物理沟道宽度为10μm，具有引入耗尽型沟道杂质的区域也是以1μm宽度的细长条形状构成的，从而使得可以获得具有同样1μm沟道宽度的耗尽型MIS晶体管。
一般而言，物理沟道宽度的处理极限是根据在蚀刻过程中当将场效氧化膜涂抹到激活区域或将用来抑制衬底极性反转的沟道截断环的杂质涂抹在场氧化膜下面时的处理尺寸，鸟嘴式线脚，确定的。此外，该处理极限比具有仅由光阻材料的处理尺寸精度确定的引入沟道杂质的区域的处理极限要大。因此，在耗尽型MIS晶体管用作需要电流集中流动的拉低晶体管或提升晶体管的情况下，为了获得相同的电流特性，当根据具有引入沟道杂质的区域确定沟道宽度时，沟道长度可以做得更短，从而减小晶体管的尺寸。
有可能利用P沟道耗尽型MIS晶体管来构造相同的形式。
图4是用在根据本发明第一和第二种实施方案闩锁电路中的耗尽型MIS晶体管结构平面示意图的第二种实例。例如，在图4所示MIS晶体管为N-沟道的情况下，栅极403布置在由P型衬底上薄氧化膜构成的激活区域上，而将高N型杂质引入源极区域401和漏极区域402以形成具有引入沟道杂质的区域404，并在一部分沟道区域中赋予沟道表面耗尽型。
不象第三种实施方案中示出的实例，具有引入耗尽型沟道杂质的区域404呈弯曲状。因此，即使其物理沟道的长度与第三种实施方案的相同，也还是有可能获得具有同样比第三种实施方案长的沟道长度的晶体管特性。
从而有可能在具有比第三种实施方案小的面积的情况下获得与第三种实施方案相同的特性。
图5是用在根据本发明第一和第二种实施方案闩锁电路中的耗尽型MIS晶体管结构平面示意图的第三种实例。例如，在图5所示MIS晶体管为N-沟道的情况下，栅极503布置在由P型衬底上薄氧化膜构成的激活区域上，而将高N型杂质引入源极区域501和漏极区域502以形成具有引入沟道杂质的区域504，并在一部分沟道区域中赋予沟道表面耗尽型。
除第三种实施方案的结构之外，在一部分不具有引入耗尽型沟道杂质的区域上还形成增强型沟道杂质区域505。
一般而言，在N-沟道MIS晶体管的情况下，如果完全没有引入沟道杂质，则有关区域(初始区域)的反转电压变成接近于0V。这样，即使栅极电压为0V，也还是有可能在高温等情况下导致漏电流流经源极和漏极之间的部分。
将增强型沟道杂质引入第三种实施方案的初始区域以便提高反转电压，这使得可以抑制漏电流以获得更精确的拉低电流，从而有可能防止由于过量漏电流导致的闩锁电路误动作。
图6是用在根据本发明第一和第二种实施方案闩锁电路中的耗尽型MIS晶体管结构平面示意图的第四种实例。例如，在图6所示MIS晶体管为N-沟道的情况下，栅极603布置在由P型衬底上薄氧化膜构成的激活区域上，而将高N型杂质引入源极区域601和漏极区域602以形成具有引入沟道杂质的区域604，并在一部分沟道区域中赋予沟道表面耗尽型。
不象第五种实施方案中示出的实例，具有引入耗尽型沟道杂质的区域604呈弯曲状，类似地，具有引入增强型沟道杂质的区域605也呈弯曲状。因此，即使其物理沟道的长度与第五种实施方案的相同，也还是有可能获得具有同样比第五种实施方案长的沟道长度的晶体管特性。
从而有可能在具有比第五种实施方案小的面积的情况下获得与第五种实施方案相同的特性。
图7是一个方框图，局部为电路图，示出了根据本发明第七种实施方案安装在半导体集成电路设备中的闩锁电路部分的配置。
RS闩锁电路701的输出端子Q是在N-沟道耗尽型MIS晶体管705中被拉低处理的，而如第三至第六种实施方案中所述的具有引入沟道杂质的区域是在N-沟道耗尽型MIS晶体管705的一个沟道区域中形成的。
用于检测发送到非易失性存储设备的写指令或写使能指令的写指令识别电路702连接到RS闩锁电路701的一个置位输入端子。半导体集成电路设备一旦从微控制器等接收到写或写使能指令代码，写指令识别电路702就输出电平为“L”的信号以置位RS闩锁电路701，从而使写启动信号发生电路704的状态成为使能状态。
利用本配置，即使当电源工作时由于电源的不相称激活而导致上电复位电路703不能输出复位输出信号时，由于RS闩锁电路701的输出端子Q被N-沟道耗尽型MIS晶体管705拉低，因此RS闩锁电路701也必然能够在电源激活后马上变成复位状态。因此，有可能防止错误地将非预期数据写入非易失性存储设备。
此外，由于有可能很容易地引起N-沟道耗尽型MIS晶体管705的拉低电流的集中流动，因此可以低成本实现具有低电流消耗和高安全性的安装非易失性存储设备的半导体集成电路设备。
图8是一个方框图，局部为电路图，示出了根据本发明第八种实施方案安装在半导体集成电路设备中的闩锁电路部分的配置。
RS闩锁电路801的输出端子Q是在N-沟道耗尽型MIS晶体管805中被拉低处理的，而如第三至第六种实施方案中所述的具有引入沟道杂质的区域是在N-沟道耗尽型MIS晶体管805的一个沟道区域中形成的。
测试模式指令识别电路802连接到RS闩锁电路801的一个置位输入端子。测试模式指令识别电路802只有在半导体集成电路设备被测试时才识别指令，而在正常情况下不识别除根据特定过程所发出指令以外的测试模式指令。
测试模式指令识别电路802一旦接收到测试模式指令，RS闩锁电路801就变成置位状态，而测试模式电路804变成使能状态。
利用本配置，即使当电源工作时由于电源的不相称激活而导致上电复位电路803不能输出任何复位输出信号时，由于RS闩锁电路801的输出端子Q被N-沟道耗尽型MIS晶体管805拉低，因此RS闩锁电路801也必然能够在电源激活后马上变成复位状态。因此，有可能防止测试模式电路错误地变成使能状态，从而防止半导体集成电路设备的非预期操作。
此外，由于有可能很容易地引起N-沟道耗尽型MIS晶体管805的拉低电流的集中流动，因此可以低成本实现具有低电流消耗和高安全性的半导体集成电路设备。
如上所述，根据本发明，有可能获得在安全性和可靠性方面都非常好的闩锁电路，而且通过使用该闩锁电路，由于不管电源电压是如何被激活的，闩锁电路都能够在电源开始工作后安全地复位，因此不会运行非预期的电路，还可以获得安装了同一闩锁电路的半导体集成电路。
尽管已经参考优选实施方案具体显示并描述了本发明，但是对本领域技术人员而言，应当理解可以在不背离本发明范围和真正主旨的前提下进行各种不同的变化和修改。因此，本发明的范围仅仅是由附加权利要求确定的。

Claims (2)

1、一种闩锁电路，包括：一个数据置位输入节点；一个数据复位输入节点；一个数据输出节点；及
具有漏极、栅极和源极的耗尽型MIS晶体管；其中漏极连接到数据输出节点、数据置位输入节点和数据复位输入节点中的至少一个，栅极和源极连接为具有相同的电位。
2、根据权利要求1的闩锁电路，其中耗尽型MIS晶体管包括一个区域面积并在沟道区域中具有提供引入耗尽型的沟道杂质，该面积小于作为栅极和激活区域之间相交部分的物理沟道区域面积。
CNB031312810A 2002-05-14 2003-05-14 闩锁电路 Expired - Lifetime CN100356687C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP138505/2002 2002-05-14
JP138505/02 2002-05-14
JP2002138505A JP2003332892A (ja) 2002-05-14 2002-05-14 ラッチ回路及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN1458743A true CN1458743A (zh) 2003-11-26
CN100356687C CN100356687C (zh) 2007-12-19

Family

ID=29416865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031312810A Expired - Lifetime CN100356687C (zh) 2002-05-14 2003-05-14 闩锁电路

Country Status (3)

Country Link
US (1) US6882203B2 (zh)
JP (1) JP2003332892A (zh)
CN (1) CN100356687C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505146B (zh) * 2008-02-05 2013-11-06 精工电子有限公司 下拉电路及半导体装置
CN110060720A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 动态随机存储器的晶体管闩锁预防系统

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998884B2 (en) * 2003-12-31 2006-02-14 Atmel Corporation Circuit for auto-clamping input pins to a definite voltage during power-up or reset
KR100650816B1 (ko) * 2004-02-19 2006-11-27 주식회사 하이닉스반도체 내부 회로 보호 장치
KR100702310B1 (ko) * 2005-07-21 2007-03-30 주식회사 하이닉스반도체 비휘발성 래치 회로 및 이를 포함하는 시스템 온 칩
JP4562674B2 (ja) * 2006-03-23 2010-10-13 川崎マイクロエレクトロニクス株式会社 Ｅｓｄ保護回路
JP5050512B2 (ja) * 2006-12-05 2012-10-17 ソニー株式会社 固体撮像装置の製造方法および半導体装置の製造方法
US7564279B2 (en) * 2007-10-18 2009-07-21 Micron Technology, Inc. Power on reset circuitry in electronic systems
US7919999B2 (en) * 2007-10-18 2011-04-05 Micron Technology, Inc. Band-gap reference voltage detection circuit
US8415993B1 (en) 2011-10-26 2013-04-09 Sand 9, Inc. Power-on reset circuit and method
US11386848B2 (en) 2018-12-05 2022-07-12 Sharp Kabushiki Kaisha Shift register, display device, and method for controlling shift register

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484088A (en) * 1983-02-04 1984-11-20 General Electric Company CMOS Four-transistor reset/set latch
JPS63755A (ja) * 1986-06-20 1988-01-05 Fujitsu Ltd 半導体記憶装置
KR0177774B1 (ko) * 1995-08-23 1999-04-15 김광호 반도체 메모리 장치의 초기화 회로
US5831460A (en) * 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
US6204703B1 (en) * 1998-12-21 2001-03-20 Samsung Electronics Co., Ltd. Power on reset circuit with power noise immunity
JP3577240B2 (ja) * 1999-05-28 2004-10-13 三菱電機株式会社 レーダ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505146B (zh) * 2008-02-05 2013-11-06 精工电子有限公司 下拉电路及半导体装置
CN110060720A (zh) * 2019-04-08 2019-07-26 苏州汇峰微电子有限公司 动态随机存储器的晶体管闩锁预防系统

Also Published As

Publication number Publication date
CN100356687C (zh) 2007-12-19
US6882203B2 (en) 2005-04-19
US20030214337A1 (en) 2003-11-20
JP2003332892A (ja) 2003-11-21

Similar Documents

Publication Publication Date Title
CN100340063C (zh) 半导体集成电路
CN1458743A (zh) 闩锁电路
CN1109405C (zh) 具有低击穿电压的输出缓冲电路
CN1149737C (zh) 半导体集成电路
CN104036740A (zh) 栅极驱动电路的控制电路、工作方法和显示装置
CN101034884A (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN1825765A (zh) 接高及接低电路、系统及相关的半导体装置
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
CN1213369C (zh) 复位装置,半导体ic装置,和半导体存储器装置
CN1574091A (zh) 多级内存元件与其程序设计及读取方法
CN101075613A (zh) 具有焊盘开关的半导体器件
JP6165993B2 (ja) バックライト駆動回路及び液晶ディスプレイ装置
KR970063247A (ko) 반도체 집적회로장치
CN1090407C (zh) 模式设定电路
CN1097343C (zh) 接口电路和设定其确定电平的方法
US8018268B1 (en) Over-voltage tolerant input circuit
CN109085412B (zh) 一种反向电流检测电路
US20150185745A1 (en) Semiconductor apparatus
CN110120196A (zh) 电平转换控制电路与阵列基板驱动电路
JP2004310760A (ja) 第一のノード電圧と第二のノード電圧をシーケンスする為のシステム
CN2559166Y (zh) 直流马达转速控制电路
CN110635797A (zh) 驱动电路
JP2002008858A (ja) 有機ｅｌ駆動回路
US7688020B2 (en) Step motor driving circuits
KR20160005551A (ko) 발광소자 어레이 칩들의 불량을 판별하는 화상형성장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160311

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071219