CN1421925A - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN1421925A
CN1421925A CN02122066A CN02122066A CN1421925A CN 1421925 A CN1421925 A CN 1421925A CN 02122066 A CN02122066 A CN 02122066A CN 02122066 A CN02122066 A CN 02122066A CN 1421925 A CN1421925 A CN 1421925A
Authority
CN
China
Prior art keywords
circuit
semiconductor element
wiring portion
semiconductor
semiconductor subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02122066A
Other languages
English (en)
Other versions
CN1280866C (zh
Inventor
木村润一
田中和敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1421925A publication Critical patent/CN1421925A/zh
Application granted granted Critical
Publication of CN1280866C publication Critical patent/CN1280866C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

在半导体元件11的一个面11a上设置布线部12。布线部12至少具有将半导体元件11的端子间进行连接的接口电路13和将半导体元件11的端子18和半导体组件的输入输出端19进行连接的接口电路中的一个电路。

Description

半导体组件
发明领域
本发明涉及半导体组件，特别是涉及内部含有接口电路的半导体组件。
发明背景
如图8所示，以往的电子装置，具有电路基板1及安装在其上的半导体元件2、构成接口电路的片状元件3、空芯线圈4等电路元件、以及通过接口电路与半导体元件2连接的外围电路(图中未示出)。电路基板1需要有组件半导体元件2、接口电路以及安装上述外围电路用的较大的面积。
发明内容
本发明的目的是提供省去电路基板的用以组装接口电路的面积的半导体组件。
为了达到这种目的，本发明的半导体组件具有多个端子的半导体元件，设置在半导体元件一个面上的、尺寸与半导体元件的面实质上相同的布线部，布线部具有与外部电路连接用的输入输出端，布线部还至少具有连接半导体元件的端子间的电路和连接半导体元件的端子与输入输出端之间的电路中的一个。
由于在布线部上形成接口电路，所以省去了电路基板上用于安装接口电路的面积，电子装置可做得小型化。通过变更布线部内的接口电路，能与各种各样的外围电路作出对应。
附图简介
图1表示本发明实施例1的半导体组件的方块图。
图2表示本发明半导体组件的布线部的布线图形一例。
图3(a)表示电布线图形制作的电容器的激光修整状态。
图3(b)表示由布线图形制作的电感器的激光修整状态。
图4表示本发明半导体组件的布线部的剖视图。
图5表示本发明半导体组件的布线部的局部放大剖视图。
图6表示本发明实施例2的半导体组件的方块图。
图7表示本发明实施例3的半导体组件的方块图。
图8表示以往的电子装置的剖视图。
较佳实施例的详细描述
下面，参照附图对本发明的实施例进行说明。
实施例1
图1为本发明的实施例1的半导体组件的方块图。半导体元件11在一个面11a上具有引出端16、17、18、21、22、23。在半导体元件11a上设置了尺寸与半导体元件基本相同的布线部12。布线部12具有与外围电路(图中未示出)连接用的输入输出端19、20、24、25。电路13、14、15设置在布线部12上。电路13将半导体元件的端子16和17连接，电路14将半导体元件11的端子18与输入输出端子19连接，电路15将半导体器件11的端子21与输入输入端20连接。半导体元件11的端子22和23分别与输入输出端24和25直接连接。输入输出端19、20、24、25作为焊柱。
本发明的半导体组件安装在电子装置的电路基板上的步骤，包括
(1)在电路基板上涂敷焊锡；
(2)将半导体组件安装在电路基板的规定位置上；
(3)用反射炉进行加热，使焊锡熔化后与电路基板结合。
由于布线部12具有电路13、14和15作为半导体元件的端子间的接口电路以及作为与外围电路连接的接口电路，所以省去了电路基板的安装接口电路用的面积，电子装置可做成小型化。本发明的半导体组件是将半导体元件与布线部整体形成的，所以使用方便。另外，即使是相同的半导体元件，也能借助于变更电路14和电路15，与各种各样的外围电路相对应。
图2为布线部12的布线图形一例。分别连接在半导体元件11的端子26和27上的导体28a和28b构成电容器。虚线表示布线部12多层成形时在其它层上形成的导体。片状元件29安装在布线部12上。电感器30也设置在布线部12上。半导体元件11的端子间距较窄，通常为0.15mm以下，所以不能直接焊在电路基板上。另一侧的输出端31和32的间距24为0.2mm以上，可通过加热炉使得锡熔化以实现焊接。为此，半导体元件11的端子可通过输入输出端31和32焊接在电路基板上。
这样，本发明的半导体组件由于在布线图形上构成电容器和电感器等，所以可实现薄型电子装置。布线部12上的导体可利用凹版复制、厚膜印刷、腐蚀或蒸发方法等适合批量生产的印刷方法实现廉价制作。将导体做成多层时的导体之间的绝缘层使用半固化浸胶物等基板材料或聚酰亚胺等薄膜，可与导体一样采用凹版复制和厚膜印刷等方法来形成。
图3(a)给出了形成在布线图形上的电容器的电容量调节例。通过用激光修整与图形37相对的图形38的一个部分39来调节图形37和图38之间的电容量。图3(b)给出了形成在布线图形上的电感器42的电感调节例。通过用激光修整布线图形的一个部分43来调节电感。由于具有这种调节功能，所以可消除半导体器11的特性偏差。
图4为本发明半导体组件的剖视图。在半导体元件11的一个面上的布线部12上装有片状元件30和半导体放大器45，埋在绝缘体47内。半导体放大器45的顶面45a，因散热关系，暴露在布线部12的外面。在安装该半导体组件的电路基板上的与顶面45a相接的位置上，可通过设置铜箔来增加散热效果。布线部由多层构成，在半导体元件11和布线部12之间设置接地层46以减少布线部12内的电路与半导体元件11内的电路之间的相互干扰。
图5为本发明半导体组件的局部放大剖视图。布线层为51、52二层结构，形成在半导体元件11上的焊盘50与第1层的导体53直接连接。并且，第1层的导体53与离开焊盘50位置上的第2层的导体54直接连接。在导体54上设置了作为半导体组件输入输出端的连接柱55。连接柱55和电路基板57通过锡焊方法固定。第1层的导体53、第2层的导体54以及导体之间的连接可用凹版复制法等使导体浆料压接加热来形成。布线层51、52分别由线膨胀系数不同的材料形成。并且，从半导体元件11向着电路基板57顺序增大线膨胀系数。
如果受到热循环，则根据半导体元件11和电路基板57的线膨胀系数之差有应力施加在连接部上。该应力施加到所有连接部件，特别是在弱的部分会发生应力集中现象。导体53、54一般采用镍等强度大的材料，同时导体53和焊盘50之间及导体53和导体54之间的连接为导体之间的直接连接，结合牢固，因此在焊锡结合部应力较集中。布线层51和52中通过线膨胀系数的变化由布线部52来吸收因热循环等引起的半导体元件11和电路基板57的伸缩差异，缓和对于连接柱55的应力。因此可以防止半导体元件11和电路基板57之间的焊接部的焊锡裂开。在布线部的最外层最好是使用线膨胀系数与电路基板57大致相等的材料。
布线层51、52的导体53、54为凹版成形，所以在精度上可重现出原版的布线图形的形状和宽度等。因此，精度比腐蚀技术要高，在构成电容器和电感器时可减少电容量和电感量的偏差。特别是用于高频电路时，可使半导体组件具有稳定的特性。连接柱56在使用纯铜的针形柱时，使用细长的铜质针形作为连接柱。用该柱可将平面铜布线与平面铜布线连接。利用这种连接可在通常的大气状态下实现导体之间的连接，提供导电性能非常优越的价格低廉的半导体组件。
过去的半导体组件是采用修整法等将半导体元件从硅片上修整下来，然后再与印刷电路板进行接合。本发明的半导体组件，是在将半导体元件从硅片上修整之前形成布线层51、52的电路。如图2和图4所示，在用片状元件构成电路时，从硅片上修整半导体元件之前组装片状元件。由于是在从硅片上修整之前完成半导体组件的，所以生产效率高。
焊盘50和导体53之间的接合部做得比焊盘50要小。这样，即使布线层51的印刷有偏差，焊盘50中的连接柱56a的连接面积也不会发生变化，所以连接部的阻值较稳定。导体53、54设置在半导体元件的轮廓的内侧，其距离至少要与印刷时的偏位尺寸和修整偏位尺寸相一致。
实施例2
图6为本发明实施例2的半导体组件的方块图。半导体元件60形成片状调谐器，在半导体元件60的一个面60a上设置了布线部61。输入输出部62与半导体元件60内的高频放大电路63的输入端连接。高频放大电路63的输出与谐频器65一侧的输入连接，振荡器64的输出与混频器65的另一侧的输入连接。
混频器65的输出与布线部61的带通滤波器66连接。带通滤波器66的输出与半导体元件11内的混频器67一侧的输入连接，振荡器68的输出与混频器67的另一侧的输入连接。混频器67的输出与输入输出端69连接。
PLL电路与振荡器连成环路，同时其控制信号与输入输出端71、72连接，以便与设置在印制电路板(图中未示出)上的外围电路进行信号的收发。在输入输出端71、72与PLL电路70之间，可在布线部61内构成滤波器等。带通滤波器可用作中频滤波器。
在本实施例中，是在布线部61内形成带通滤波器66的，因此，只有变更带通滤波器66，就可方便地变更为其它的中频调谐器。
如果用布线图形中的电感器和电容器来构成带通滤波器66，通过激光修整等将其进行调节，便可得到选择性良好的滤波器。带通滤波器也可用声滤波器。这时，由于有良好的频率选择性和衰减特性，所以可获得良好的高频特性。
实施例3
图7为本发明实施例3的半导体组件的方块图。在半导体元件80的一个面80a上设置了尺寸与面80a基本相等的布线部81。由设置在布线部81上的连接柱形成的输入输出端82，通过布线部81内的低通滤波器83与半导体元件80内的电子电路84的输入连接。低通滤波器83排除噪音。如果由布线图形中的电感器和电容器来构成低通滤波器，通过激光修整调节其容量，便可将滤波器的通过频率设定在最佳频率。
分配器85将电子电路84的输出通过片状电阻、布线图形中的电容器88和电感器90分别与输入输出端87、89、91连接。用激光修整调节电感器90和电容器88能变更分配比率。

Claims (12)

1.一种半导体组件，其特征在于，包括
具有多个端子的半导体元件，
设置在半导体元件一个面上的、尺寸与半导体元件的面实质上相同的布线部，布线部具有与外部电路连接用的输入输出端，布线部还至少具有连接半导体元件的端子间的电路和连接半导体元件的端子与输入输出端之间的电路中的一个。
2.如权利要求1所述的半导体组件，其特征在于，
布线部内的电路包括由布线图形形成的电感器或电容器。
3.如权利要求2所述的半导体组件，其特征在于，
电感器或电容器能通过激光修整来进行调整。
4.如权利要求1所述的半导体组件，其特征在于，
布线部内的电路具有片状元件。
5.如权利要求1所述的半导体组件，其特征在于，
布线部内的电路由凹版复制来形成。
6.如权利要求1所述的半导体组件，其特征在于，
配置部具有多层导体和绝缘物，绝缘物具有直接形成在导体上的连接柱，通过将连接柱压接在邻接层的导体上来进行层之间的连接。
7.如权利要求1所述的半导体组件，其特征在于，
布线部的绝缘物的线膨胀系数比半导体元件的线膨胀系数大，比装有该半导体组件的电路基板的线膨胀系数小。
8.如权利要求1所述的半导体组件，其特征在于，
布线部具有多层导体和绝缘物，层离开半导体元件越远，绝缘物的线膨胀系数就愈大。
9.如权利要求1所述的半导体组件，其特征在于，
在半导体元件和在布线部上形成的电路之间，插入接地层。
10.如权利要求1所述的半导体组件，其特征在于，
半导体元件具有调谐电路，布线部具有连接在半导体元件之间的滤波电路。
11.如权利要求1所述的半导体组件，其特征在于，
布线部具有连接在半导体元件和输入输出端之间的滤波电路。
12.如权利要求1所述的半导体组件，其特征在于，
布线部具有连接在半导体元件的端子与输入输出端之间的分配电路，半导体元件的输出通过分配电路输出到外部。
CNB021220662A 2001-11-26 2002-05-31 半导体组件 Expired - Fee Related CN1280866C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001358788 2001-11-26
JP2001358788A JP2003158214A (ja) 2001-11-26 2001-11-26 半導体モジュール

Publications (2)

Publication Number Publication Date
CN1421925A true CN1421925A (zh) 2003-06-04
CN1280866C CN1280866C (zh) 2006-10-18

Family

ID=19169907

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021220662A Expired - Fee Related CN1280866C (zh) 2001-11-26 2002-05-31 半导体组件

Country Status (4)

Country Link
US (1) US6870260B2 (zh)
EP (1) EP1315207A3 (zh)
JP (1) JP2003158214A (zh)
CN (1) CN1280866C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
US7679162B2 (en) * 2005-12-19 2010-03-16 Silicon Laboratories Inc. Integrated current sensor package
US7397234B2 (en) * 2005-12-19 2008-07-08 Silicon Laboratories Inc. Current sensor with reset circuit
US7362086B2 (en) * 2005-12-19 2008-04-22 Silicon Laboratories Inc. Integrated current sensor
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
US7990132B2 (en) * 2006-06-30 2011-08-02 Silicon Laboratories Inc. Current sensor including an integrated circuit die including a first and second coil
US7821251B2 (en) * 2006-12-12 2010-10-26 Silicon Laboratories Inc. Current sensor
US7728578B2 (en) * 2008-05-15 2010-06-01 Silicon Laboratories Inc. Method and apparatus for high current measurement

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
US5455064A (en) * 1993-11-12 1995-10-03 Fujitsu Limited Process for fabricating a substrate with thin film capacitor and insulating plug
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JP3642110B2 (ja) * 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
JPH1032224A (ja) * 1996-07-15 1998-02-03 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JP2914345B2 (ja) * 1997-04-11 1999-06-28 日本電気株式会社 フリップチップ型半導体装置
US6272020B1 (en) * 1997-10-16 2001-08-07 Hitachi, Ltd. Structure for mounting a semiconductor device and a capacitor device on a substrate
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
JPH11191513A (ja) * 1997-12-26 1999-07-13 Matsushita Electric Ind Co Ltd 回路基板、および回路基板におけるインダクタンスまたはキャパシタンスの調整方法
JP3287310B2 (ja) * 1998-06-30 2002-06-04 カシオ計算機株式会社 半導体装置及びその製造方法
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
JP3465617B2 (ja) * 1999-02-15 2003-11-10 カシオ計算機株式会社 半導体装置
JP2000349205A (ja) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 積層型キャリア基板およびそれを用いたパッケージ集積回路
US6420937B1 (en) * 2000-08-29 2002-07-16 Matsushita Electric Industrial Co., Ltd. Voltage controlled oscillator with power amplifier

Also Published As

Publication number Publication date
JP2003158214A (ja) 2003-05-30
EP1315207A3 (en) 2006-09-20
CN1280866C (zh) 2006-10-18
US20030098505A1 (en) 2003-05-29
EP1315207A2 (en) 2003-05-28
US6870260B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
US8110915B2 (en) Open cavity leadless surface mountable package for high power RF applications
US4904967A (en) LC composite component
US6509531B2 (en) Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
US4806941A (en) Microwave component
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
CN1476636A (zh) 模块部件
EP0622848B1 (en) Chip-type circuit component and method of manufacturing the same
CN115551239B (zh) 一种厚薄膜电路基板接地方法及厚薄膜电路
CN1280866C (zh) 半导体组件
WO1998018302A1 (en) Means and method for mounting electronics
JP2001223329A (ja) 薄膜回路を備えるモジュール、薄膜回路を備えるモジュールの製造方法および薄膜回路
US20080257584A1 (en) Multilayer wiring board
US11470726B2 (en) Connecting electronic components to mounting substrates
US6381120B2 (en) Mounting arrangement for multilayer electronic part
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
EP0543979B1 (en) A device comprising laminated conductive patterns and easily selectable dielectrics
JP3763736B2 (ja) 高周波バイパスコンデンサを有する端子締結構造
JPH05327169A (ja) 金属ベース多層回路基板
JP7095739B2 (ja) 電気素子の製造方法
US6763580B2 (en) Method and apparatus for securing an electrically conductive interconnect through a metallic substrate
US7014784B2 (en) Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics
JP3490185B2 (ja) 多層配線構造
CN115881715A (zh) 一种基于厚薄膜电路基板的lange电桥及其制备方法
JP2556044Y2 (ja) 電子素子搭載基板
JPH0778728A (ja) 複合部品およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061018

Termination date: 20100531