CN1421909A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1421909A
CN1421909A CN02152674A CN02152674A CN1421909A CN 1421909 A CN1421909 A CN 1421909A CN 02152674 A CN02152674 A CN 02152674A CN 02152674 A CN02152674 A CN 02152674A CN 1421909 A CN1421909 A CN 1421909A
Authority
CN
China
Prior art keywords
mentioned
gate insulating
film
dielectric film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02152674A
Other languages
English (en)
Other versions
CN1206712C (zh
Inventor
上原正文
菊地修一
木绵正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
On Semiconductor Niigata Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Niigata Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Niigata Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1421909A publication Critical patent/CN1421909A/zh
Application granted granted Critical
Publication of CN1206712C publication Critical patent/CN1206712C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置的制造方法，其特征在于包括下列步骤：在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，更详细地，涉及在LCD驱动器、尤其是使用TFT(薄膜晶体管)的栅极驱动器等的各种驱动器中使用的高耐压MOS晶体管的阈值电压调整用的离子注入技术。
背景技术
下面，参照附图说明根据现有例的半导体装置的制造方法。
图12是例如高耐压P沟道型开漏(open drain)MOS晶体管的剖面图。
如图12所示，在例如P型半导体衬底(P-sub)51内形成N型阱区域(NW)52，在该N型阱区域52上形成膜厚不同的第一和第二栅绝缘膜53A、53B。53C是与组件分离膜53D用同一步骤形成的选择氧化膜。而且，在上述第一、第二栅绝缘膜53A、53B和选择氧化膜53C上都形成栅电极54。
以与上述栅电极54的一端邻接的方式形成P+型源区55，夹着沟道区56与上述源区55对置着形成P-型漏区57，并以与栅电极54的另一端分离且包含在P-型漏区57内的方式形成P+型漏区58。
然后，以覆盖整个表面的方式形成层间绝缘膜59，通过在该层间绝缘膜59中形成的孔形成与源、漏区55、58相连的布线60。
如上所述，上述高耐压MOS晶体管具有膜厚不同的第一和第二栅绝缘膜53A、53B。
所以，在这样结构的高耐压MOS晶体管的阈值电压调整用的离子注入步骤中会产生下面说明的问题。
如图13所示，在上述第一和第二栅绝缘膜53A、53B下进行阈值电压调整用的离子注入时，区域A(栅绝缘膜的膜厚薄的区域)和区域B(栅绝缘膜的膜厚厚的区域)之间存在杂质浓度分布的不同。而且，在上述选择绝缘膜53C下的区域C处不进行阈值电压调整用的离子注入。
即，如图13所示，在栅绝缘膜的膜厚薄的区域A上的离子注入层61A比在栅绝缘膜的膜厚厚的区域B上的离子注入层61B深。此时，由于形成离子注入层61A的区域A上的杂质浓度比栅绝缘膜的膜厚薄的上面的杂质浓度大，会产生在该区域A上的阈值电压比区域B上的阈值电压低的问题。
为此，在阈值电压调整用的离子注入步骤中必须对区域A和区域B分别进行阈值电压调整用的离子注入，必须调整两区域A、B的阈值电压。此时，在现有的制造方法中存在使用两个光刻胶掩模，增加制造步骤数的问题。
发明内容
本发明正是鉴于上述问题而完成的，根据本发明的一种半导体装置的制造方法，其特征在于包括下列步骤：在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。
此时上述第二相反导电型阱区域以与上述第一某导电型杂质相抵销的方式形成。
而且，在形成上述膜厚厚的第一栅绝缘膜的步骤之后，有形成上述膜厚薄的第二栅绝缘膜的步骤。
或者在形成上述膜厚厚的第一栅绝缘膜的步骤之前，有形成上述膜厚薄的第二栅绝缘膜的步骤。
根据本发明的另一方面，提供一种半导体装置的制造方法，其特征在于包括下列步骤：用在半导体衬底上的预定区域上形成的耐氧化膜作掩模，对上述半导体衬底选择氧化形成选择绝缘膜的步骤；除去上述耐氧化膜后在上述半导体衬底上热氧化，以使上述选择绝缘膜连起来的方式形成第一栅绝缘膜的步骤；除去在上述半导体衬底的预定区域上形成的上述第一栅绝缘膜的一部分后，在上述半导体衬底上热氧化，以使上述第一栅绝缘膜连起来的方式形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；以贯通上述第一和第二栅绝缘膜的条件向上述半导体衬底内注入第一某导电型杂质的步骤；以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述半导体衬底内注入第二某导电型杂质的离子注入步骤；以跨过上述第一栅绝缘膜、上述第二栅绝缘膜和上述选择绝缘膜的方式形成栅电极的步骤；以及在上述栅电极上以夹着上述第二栅绝缘膜邻接的方式形成源区，同时在上述栅电极上以夹着上述选择绝缘膜邻接的方式形成漏区的步骤。
附图说明
图1是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图2是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图3是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图4是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图5是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图6是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图7是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图8是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图9是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图10是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图11是展示根据本发明的一实施方案的半导体装置的制造方法的剖面图；
图12是展示现有的半导体装置的剖面图；
图13是用来说明现有的问题的图。
具体实施方式
下面，参照附图说明本发明的半导体装置的制造方法的一实施方案。另外，在本实施方案的说明中，介绍在LCD驱动器、尤其是使用TFT的栅极驱动器等的各种驱动器中使用的(例如45V左右的)高耐压P沟道型开漏MOS晶体管中适用本发明的一例。
本发明的特征在于实现在膜厚不同的栅绝缘膜下形成阈值电压调整用的离子注入的步骤的合理化。首先，如图3所示，在半导体层(第—N型阱区域2A)内的某区域(第二栅绝缘膜12形成区域下)也形成通常耐压(例如5V左右)的P沟道型MOS晶体管(图中省略)用的N型阱区域2B，如图8所示，在第一和第二栅绝缘膜10A、12的下部的半导体层(第一和第二N型阱区域2A、2B)内以所希望的离子注入条件离子注入杂质(例如硼离子)(第二注入层16B、第一注入层16A)后，如图9所示，在第二栅绝缘膜12的下部的半导体层(第二N型阱区域2B)内以所希望的离子注入条件离子注入杂质(例如硼离子)(第三注入层16C)。
于是，由于存在上述N型阱区域2B，第一和第二栅绝缘膜10A、12下部的半导体层(N型阱区域2A、2B)内离子注入的硼离子中的、在N型阱区域2B内注入的硼离子(第一注入层16A)与构成该N型阱区域2B的磷离子相抵销，之后，只有在第二栅绝缘膜12下的区域A离子注入的硼离子在衬底1的比较浅的区域上形成阈值电压调整用的P型层(第三注入层16C)。而在上述第一栅绝缘膜10A下的区域B，通过第一次的硼离子离子注入在衬底1的比较深的区域内形成阈值电压调整用的P型层(第二注入层16B)。
这样地，与现有情况那样的在具有不同膜厚的半导体装置的制造方法中分别用多个掩模进行阈值电压调整用的离子注入相比，本发明中可以利用栅绝缘膜的膜厚差实现掩模数的减少，同时，通过预先在第二栅绝缘膜12下形成的N型阱区域2B(杂质浓度比N型阱区域2A大)，与在该第二栅绝缘膜12下注入的第一次的硼离子(第一注入层16A)相抵销，可以只在第一栅绝缘膜10A下形成比较深的P型层(第二注入层16B)，可以在上述第二栅绝缘膜12下通过第二次硼离子形成比较浅的P型层(第三注入层16C)，可以分别设定各区域上的阈值电压。
另外，还具有由于图9所示的区域A(N型阱区域2B)的杂质浓度比N型阱区域2A的杂质浓度大，可以抑制后述的空乏层从漏区9、19扩大，可以减小晶体管尺寸的特征。
下面，说明上述半导体装置的制造方法。
首先，图1中，1是某导电型例如P型的半导体衬底(P-sub)，在该衬底1内形成第一N型阱区域(NW)2A。另外，在形成上述N型阱区域2A的步骤中，以加速电压160KeV、注入量7×1012/cm2的注入条件离子注入N型杂质例如磷离子，对该杂质进行扩散处理(例如在1200℃的N2气氛中，8小时)，形成N型阱区域2A。而且，该N型阱区域2A的杂质浓度为例如5×1015/cm3左右。
然后，在图2中，在衬底的整个表面上形成约15nm厚的绝缘膜3和约50nm厚的多晶硅膜4，然后以在该多晶硅膜4上形成的光刻胶臆(图中省略)为掩模，以加速电压160KeV、注入量1×1013/cm3的注入条件离子注入P型杂质例如硼离子。由此，在高耐压P沟道型开漏MOS晶体管的漏形成区域上形成第一离子注入层6A。接着，除去上述光刻胶膜后，以在上述多晶硅膜4上形成的光刻胶膜5为掩模，以加速电压160KeV、注入量7×1012/cm2的注入条件离子注入形成第二离子注入层6B。另外，上述绝缘膜3和多晶硅膜4是后述的LOCOS绝缘膜形成用的所谓焊盘氧化膜和焊盘多晶硅膜。
然后，在图3中，以在上述多晶硅膜4上形成的氮化硅膜7为掩模，在衬底上选择氧化，形成由LOCOS绝缘膜形成的组件分离膜8A和由LOCOS绝缘膜形成的选择绝缘膜8B。通过该选择氧化，上述离子注入层6A、6B扩散形成低浓度的漏区(P-层)9和第二N型阱(2NW)2B。另外，在本步骤中也可以不用焊盘多晶硅膜，只通过焊盘氧化膜形成LOCOS绝缘膜。
然后，在图4中，在约875℃下对整个衬底表面热氧化，形成膜厚约120nm的厚的栅绝缘膜10(第一栅绝缘膜)。
而且，在图5中，在上述选择绝缘膜8B和厚的栅绝缘膜10的一部分上形成光刻胶膜11，除去未被该光刻胶膜11覆盖的区域的绝缘膜10，以与上述选择绝缘膜8B相连的方式剩下厚的栅绝缘膜10A。
另外，在图6中，除去上述光刻胶膜11后，对整个衬底表面在约850℃下热氧化，并在900℃的氮气气氛中进行10分钟的热处理，以与上述厚的栅绝缘膜10A相连的方式形成膜厚约15nm的薄的栅绝缘膜12(第二栅绝缘膜)。通过该步骤，上述栅绝缘膜10A的下部的衬底表层被氧化，该栅绝缘膜10A的膜厚也略有增加。
然后，在图7中，在整个衬底表面上进行磷掺杂处理形成的约100nm厚的多晶硅膜13，在其上形成约150nm厚的硅化物膜(本实施方案中是钨硅化物(WSix)膜)14，形成栅电极形成用的导电膜。另外，上述栅电极形成用的导电膜也可以是只由多晶硅膜形成的单层膜。
于是，在图8中，以光刻胶膜15为掩模，在栅电极形成区域(厚的栅绝缘膜10A和薄的栅绝缘膜12)的下部离子注入杂质。在该步骤中，通过例如以加速电压70KeV、注入量7×1011/cm2的注入条件注入离子，在薄的栅绝缘膜12的下部形成第一注入层(深的注入层)16A，在厚的栅绝缘膜10A的下部形成第二注入层(浅的注入层)16B。此时，由于第一注入层16A(硼离子)因上述N型阱区域2B(磷离子)的存在而相互抵销，该区域的杂质成为N型。
进而，在图9中，以光刻胶膜15为掩模向栅电极形成区域(薄的栅绝缘膜12)的下部离子注入杂质。在该步骤中，通过例如以加速电压20KeV、注入量2.25×1012/cm2的注入条件离子注入P型杂质，在薄的栅绝缘膜12的下部的比较浅的区域(靠近衬底1表层的位置)形成第三注入层16C。
由此，在第一和第二栅绝缘膜10A、12的下部形成由第二注入层16B和第三注入层16C构成的阈值电压调整用的离子注入层16。
这样地，根据本发明的制造方法，利用上述第一和第二栅绝缘膜10A、12的膜厚差，通过用一个掩模进行两次离子注入，可以与A区域和B区域对应地进行浓度调整，避免了现有情况那样的采用两个掩模的两次离子注入步骤，可以提供阈值电压基本上均匀的半导体装置。
即，在本发明中，在第二栅绝缘膜12下预先形成N型阱区域2B(通常耐压的P沟道型MOS晶体管用)，其杂质浓度比高耐压P沟道型开漏MOS晶体管用的N型阱区域2A的杂质浓度大。在第一次离子注入步骤中以贯通第一和第二栅绝缘膜10A、12的离子注入条件进行离子注入时，该第二栅绝缘膜12下注入的硼离子与N型阱区域2B中的磷离子相抵销，在第一次离子注入步骤中只在第一栅绝缘膜10A下形成想要的阈值电压调整用的P型层。然后，为了在第二栅绝缘膜12下形成想要的阈值电压调整用的P型层，以不贯通上述第一栅绝缘膜10A的离子注入条件进行第二次的离子注入，从而无须象现有情况那样采用两个掩模，可减少制造步骤数目，实现成本的降低。进一步说，由于形成该N型阱区域2B的步骤可以转用通常耐压的P沟道型MOS晶体管中的形成N型阱区域的步骤，可以只改变掩模，不会增加制造步骤数目。
另外，由于图9所示的N型阱区域2A内的源区附近的预定区域17中存在上述的与硼离子相抵销的磷离子(N型阱区域2B)，在该部分中杂质浓度比N型阱区域2A的杂质浓度更大。因此，可以抑制空乏层从漏区9、19的扩展，可以减小晶体管尺寸，是有利于微细化的结构。
另外，虽然在本实施方案中，在栅绝缘膜10A、12上形成栅电极形成用的导电膜后进行阈值电压调整用的离子注入步骤，但本发明并不仅限于此，也可以是在形成上述栅绝缘膜10A、12后，形成栅电极形成用的导电膜之前，进行阈值电压调整用的离子注入步骤。此时，如果考虑各栅绝缘膜10A、12的各膜厚设定第一和第二杂质的离子注入条件就更好。另外，即使是在上述栅绝缘膜10A、12上形成栅电极形成用的导电膜(多晶硅膜13和钨硅化物膜14)后进行阈值电压调整用的离子注入的场合，也可以对应于各区域A、B上层积的膜的膜厚，任意设定第一和第二杂质的离子注入条件。
然后，在图10中，以光刻胶膜(图中省略)为掩模，对上述钨硅化物膜14和多晶硅膜13构图，在多晶硅膜13A上形成由钨硅化物膜14A层叠而成的栅电极18。
然后，在图11中，以光刻胶膜(图中省略)为掩模，向上述组件分离膜8A、8B和栅电极18一起以加速电压20KeV、注入量2×1015/cm2的注入条件离子注入P型杂质例如硼离子，以与上述栅电极18的一端部邻接的方式形成高浓度的源区(P+层)19，在上述低浓度的漏区(P-层)9内借助于上述选择绝缘膜8B形成与上述栅电极18分离的高浓度的漏区(P+层)19。
进而，在整个表面上形成层间绝缘膜(在本实施方案中是NSG膜和BPSG膜的层积膜)20，通过在该层间绝缘膜20上形成的接触孔形成连接源·漏区19的金属布线(例如Al膜、Al-Si膜、Al-Si-Cn膜等)21。
然后，虽然在图示的说明中省略了，但在整个表面上形成钝化膜，从而完成本发明的半导体装置的制造方法。
另外，虽然在本实施方案中，如上所述地形成由LOCOS绝缘膜构成的选择绝缘膜8B，与选择绝缘膜8B相连地形成厚的栅绝缘膜10A(第一栅绝缘膜)，除去该厚的栅绝缘膜10A的一部分后与该厚的栅绝缘膜10A相连地形成薄的栅绝缘膜12(第二栅绝缘膜)，但各绝缘膜8B、10A、12的形成顺序并不仅限于此，可以进行各种变更。
即，可以是上述选择绝缘膜与上述栅绝缘膜的形成顺序颠倒的情况，或构成上述栅绝缘膜的两种绝缘膜10A、12的形成顺序颠倒的情况，或者在构成上述栅绝缘膜的两种绝缘膜10A、12的形成步骤之间夹着形成上述选择绝缘膜8B的步骤的情况。
另外，虽然在本实施方案中介绍了在P沟道型开漏高耐压MOS晶体管中适用本发明的一例，但是也可以是在N沟道型开漏高耐压MOS晶体管中适用本发明的情况。
在此场合下，虽然图示的说明中省略了，可以预先在在第二(膜厚薄的)栅绝缘膜下形成比P型衬底1的杂质浓度大的P型阱区域，在第一次的离子注入步骤中以贯通第一(膜厚厚的)栅绝缘膜和第二栅绝缘膜的离子注入条件离子注入例如磷离子，使在该第二栅绝缘膜下注入的磷离子与P型阱区域(例如硼离子)相抵销。在第二次离子注入步骤中以不贯通第一栅绝缘膜的离子注入条件只在第二栅绝缘膜下离子注入例如磷离子，可以在第一和第二栅绝缘膜下形成基本上均匀的阈值电压调整用的P型层。由此，无须象现有情况那样采用两个掩模，可减少制造步骤数目，实现成本的降低。
另外，同样地，由于在P型衬底的源区附近的预定区域中存在上述的与磷离子相抵销的硼离子(P型阱区域)，在该部分中杂质浓度比P型衬底的杂质浓度更大。因此，可以抑制空乏层从漏区的扩展，可以减小晶体管尺寸，是有利于微细化的结构。
最后，在本发明中介绍了预先在膜厚薄的栅绝缘膜12下形成N型阱区域2B，利用具有膜厚不同的栅绝缘膜10A、12的结构，向图8所示的A区域和B区域中注入P型杂质(例如硼离子)，从而在A区域注入的硼离子与构成N型阱区域2B的磷离子相抵销，预先向A区域注入硼离子，可以不用两个掩模，实现想要的阈值电压调整用的技术。但是，作为本发明的应用，也可以是，利用具有膜厚不同的栅绝缘膜10A、12的结构，向A区域和B区域注入P型杂质(例如硼离子)，然后只向A区域注入N型杂质(例如磷离子)，由此该A区域的注入到衬底深处的硼离子与磷离子相抵销(注入到衬底浅处的硼离子残留)，可以不用两个掩模，实现想要的阈值电压调整。
另外，在上述应用例中，受具有不同膜厚的栅绝缘膜的膜厚差的影响。即，由于必须在第一次离子注入步骤中以贯通厚的栅绝缘膜(与薄的栅绝缘膜)的注入条件进行离子注入，在第二次离子注入步骤中以不贯通厚的栅绝缘膜(贯通薄的栅绝缘膜)的注入条件进行离子注入，由于二者的膜厚差在A区域下的注入到衬底深处的硼离子与第二次的磷离子不能相抵销的场合也会存在。但在本发明中，预先形成深达至少比第一次的硼离子注入的深度还深的区域的N型阱区域，不会产生上述问题。
根据本发明，对于在具有不同膜厚的栅绝缘膜的半导体装置中阈值电压调整用的离子注入层的形成步骤，利用该栅绝缘膜的膜厚差，可以使制造步骤合理化，实现成本的降低。
另外，以贯通膜厚不同的栅绝缘膜的方式在半导体层内离子注入与该半导体层相反导电型的杂质时，由于在膜厚薄的栅绝缘膜下形成的与上述半导体层导电型相同的、杂质浓度更大的阱区域，与在该膜厚薄的栅绝缘膜下注入的上述杂质离子相抵销。因此，该阱区域的杂质浓度比半导体层的杂质浓度大，可以抑制空乏层从漏区的扩展，实现晶体管尺寸的微细化。

Claims (5)

1.一种半导体装置的制造方法，其特征在于包括下列步骤：
在某导电型的半导体衬底内形成第一相反导电型阱区域的步骤；
在上述半导体衬底内形成其杂质浓度比上述第一相反导电型阱区域的杂质浓度高的第二相反导电型阱区域的步骤；
在上述第一相反导电型阱区域上形成第一栅绝缘膜的步骤；
在上述第二相反导电型阱区域上形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；
以贯通上述第一和第二栅绝缘膜的条件向上述第一和第二相反导电型阱区域内注入第一某导电型杂质的步骤；以及
以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述第二相反导电型阱区域内注入第二某导电型杂质的离子注入步骤。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：上述第二相反导电型阱区域以与上述第一某导电型杂质相抵销的方式形成。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：在形成上述第一栅绝缘膜的步骤之后，有形成上述第二栅绝缘膜的步骤。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：在形成上述第一栅绝缘膜的步骤之前，有形成上述第二栅绝缘膜的步骤。
5.一种半导体装置的制造方法，其特征在于包括下列步骤：
用在半导体衬底上的预定区域上形成的耐氧化膜作掩模，对上述半导体衬底选择氧化形成选择绝缘膜的步骤；
除去上述耐氧化膜后，在上述半导体衬底上热氧化，以使上述选择绝缘膜连起来的方式形成第一栅绝缘膜的步骤；
除去在上述半导体衬底的预定区域上形成的上述第一栅绝缘膜的一部分后，在上述半导体衬底上热氧化，以使上述第一栅绝缘膜连起来的方式形成比上述第一栅绝缘膜薄的第二栅绝缘膜的步骤；
以贯通上述第一和第二栅绝缘膜的条件向上述半导体衬底内注入第一某导电型杂质的步骤；
以不贯通上述第一栅绝缘膜、贯通上述第二栅绝缘膜的条件，向上述半导体衬底内注入第二某导电型杂质的离子注入步骤；
以跨过上述第一栅绝缘膜、上述第二栅绝缘膜和上述选择绝缘膜的方式形成栅电极的步骤；以及
在上述栅电极上以夹着上述第二栅绝缘膜邻接的方式形成源区，同时在上述栅电极上以夹着上述选择绝缘膜邻接的方式形成漏区的步骤。
CNB021526745A 2001-11-30 2002-11-29 半导体装置的制造方法 Expired - Fee Related CN1206712C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP367259/2001 2001-11-30
JP2001367259A JP2003168796A (ja) 2001-11-30 2001-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1421909A true CN1421909A (zh) 2003-06-04
CN1206712C CN1206712C (zh) 2005-06-15

Family

ID=19177035

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021526745A Expired - Fee Related CN1206712C (zh) 2001-11-30 2002-11-29 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US6815284B2 (zh)
JP (1) JP2003168796A (zh)
CN (1) CN1206712C (zh)
TW (1) TW591723B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442072B (zh) * 2007-11-23 2011-02-09 三洋电机株式会社 半导体器件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004049246A1 (de) * 2004-10-01 2006-04-06 Atmel Germany Gmbh Lateraler DMOS-Transistor und Verfahren zu seiner Herstellung
KR100635198B1 (ko) 2004-10-25 2006-10-16 주식회사 하이닉스반도체 반도체 소자의 웰영역 형성방법
JP2008010626A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
GB2451122A (en) * 2007-07-20 2009-01-21 X Fab Uk Ltd Low threshold voltage transistor with non-uniform thickness gate dielectric
JP5211652B2 (ja) * 2007-11-16 2013-06-12 トヨタ自動車株式会社 横型ｍｏｓトランジスタの製造方法
JP5315730B2 (ja) * 2008-03-12 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009239111A (ja) * 2008-03-27 2009-10-15 Sanyo Electric Co Ltd 半導体装置
JP5354951B2 (ja) * 2008-05-13 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP2009283784A (ja) * 2008-05-23 2009-12-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
EP2306509A1 (en) * 2009-09-29 2011-04-06 STMicroelectronics Srl Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process
EP2306508B1 (en) * 2009-09-29 2012-11-28 STMicroelectronics Srl Integrated device with raised LOCOS insulation regions and process for manufacturing such device
JP5471320B2 (ja) 2009-11-09 2014-04-16 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8525257B2 (en) * 2009-11-18 2013-09-03 Micrel, Inc. LDMOS transistor with asymmetric spacer as gate
CN103296060A (zh) * 2012-02-24 2013-09-11 旺宏电子股份有限公司 半导体结构及其制作方法
US8659080B2 (en) * 2012-03-05 2014-02-25 Macronix International Co., Ltd. Semiconductor structure and manufacturing process thereof
JP6198292B2 (ja) * 2012-08-17 2017-09-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP6299390B2 (ja) * 2014-04-25 2018-03-28 富士電機株式会社 半導体装置
RU2571456C1 (ru) * 2014-07-15 2015-12-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Способ изготовления тонкопленочного транзистора
US20180138307A1 (en) * 2016-11-17 2018-05-17 Globalfoundries Inc. Tunnel finfet with self-aligned gate
CN111244178B (zh) * 2020-01-15 2020-10-16 合肥晶合集成电路有限公司 扩散型场效应晶体管的形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0204979B1 (de) * 1985-06-03 1989-03-29 Siemens Aktiengesellschaft Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
ATE59917T1 (de) * 1985-09-13 1991-01-15 Siemens Ag Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung.
US4866002A (en) * 1985-11-26 1989-09-12 Fuji Photo Film Co., Ltd. Complementary insulated-gate field effect transistor integrated circuit and manufacturing method thereof
EP0643418B1 (en) * 1993-09-10 1998-12-02 STMicroelectronics S.r.l. Process for the manufacture of a Zener Diode for flash-EEPROM devices
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
US5597753A (en) * 1994-12-27 1997-01-28 United Microelectronics Corporation CVD oxide coding method for ultra-high density mask read-only-memory (ROM)
JP3489265B2 (ja) * 1995-05-19 2004-01-19 ソニー株式会社 半導体装置の製法
US5776807A (en) * 1997-08-13 1998-07-07 Tritech Microelectronics, Ltd. Method for fabricating a triple well for bicmos devices
US6235590B1 (en) * 1998-12-18 2001-05-22 Lsi Logic Corporation Fabrication of differential gate oxide thicknesses on a single integrated circuit chip
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
JP3723410B2 (ja) * 2000-04-13 2005-12-07 三洋電機株式会社 半導体装置とその製造方法
JP3448546B2 (ja) * 2000-04-26 2003-09-22 三洋電機株式会社 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442072B (zh) * 2007-11-23 2011-02-09 三洋电机株式会社 半导体器件

Also Published As

Publication number Publication date
JP2003168796A (ja) 2003-06-13
TW200300586A (en) 2003-06-01
US20030153154A1 (en) 2003-08-14
TW591723B (en) 2004-06-11
US6815284B2 (en) 2004-11-09
CN1206712C (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
CN1206712C (zh) 半导体装置的制造方法
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1109358C (zh) 制造双扩散mos晶体管的方法
CN101065847A (zh) 碳化硅mos场效应晶体管以及其制造方法
CN1731588A (zh) 半导体装置及其制造方法
CN1770410A (zh) 半导体装置及其制造方法
CN1977386A (zh) 碳化硅器件及其制造方法
CN1716554A (zh) 一种p型mosfet的结构及其制作方法
CN1797762A (zh) 半导体晶片的半导体结构及其形成方法
CN1152419C (zh) 功率半导体器件及其制造方法
CN1714451A (zh) 双晶体管或非器件
CN101026192B (zh) 半导体装置及其制造方法
CN1667837A (zh) 半导体器件及其制造方法
CN1841684A (zh) 半导体装置的制造方法
CN1941420A (zh) 半导体装置及其制造方法
CN1132238C (zh) 半导体元件及其制造方法
CN1259729C (zh) 半导体器件及其制造方法
CN1767160A (zh) 半导体装置的制造方法
CN1230909C (zh) 半导体器件及其制造方法
CN100345281C (zh) 半导体装置的制造方法
CN1879224A (zh) 低能量多沟道全耗尽量子井互补式金氧半导体场效晶体管
CN1099706C (zh) 隔离棚场效应晶体管的制造方法
CN1217385C (zh) 栅绝缘膜的形成方法
CN1492515A (zh) Mos晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee