CN1411034A - 掩模图形制成方法及半导体装置的制造方法 - Google Patents

掩模图形制成方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN1411034A
CN1411034A CN02144071A CN02144071A CN1411034A CN 1411034 A CN1411034 A CN 1411034A CN 02144071 A CN02144071 A CN 02144071A CN 02144071 A CN02144071 A CN 02144071A CN 1411034 A CN1411034 A CN 1411034A
Authority
CN
China
Prior art keywords
storehouse
group
edge coordinate
correction
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02144071A
Other languages
English (en)
Other versions
CN1212642C (zh
Inventor
小谷敏也
田中聪
井上壮一
小林幸子
市川裕隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001375025A external-priority patent/JP4592240B2/ja
Priority claimed from JP2002271546A external-priority patent/JP3609810B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1411034A publication Critical patent/CN1411034A/zh
Application granted granted Critical
Publication of CN1212642C publication Critical patent/CN1212642C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种由设计图形生成掩模图形的掩模图形制成方法,包括:直到前述设计图形的设计结束为止,制成修正库,该修正库记录有由前述设计图形的掩模蚀刻坐标组、和用于修正前述边缘坐标组的修正值组组成的对;获得设计结束后的设计图形的第一个边缘坐标组;将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中,或从该修正库中调出;在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组;将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中;在有记录的情况下,从前述修正库中读取对应的修正值组;和根据计算出的修正值组、或读出的修正值组中的任何一个,对设计图形进行修正,生成掩模图形。

Description

掩模图形制成方法及半导体装置的制造方法
相关申请的交叉参考
本申请基于在先的日本专利申请No.2001-375025和No.2002-271546,并要求以它们为基础的优先权,日本专利申请No.2001-375025的申请日为2001.9.29,日本专利申请No.2002-271546的申请日为2002.9.18,它们的全部内容在此被结合作为参考。
技术领域
本发明涉及一种用于制造半导体装置的掩模图形制成方法及半导体装置的制造方法。
背景技术
近年来,半导体制造技术的进步非常惊人,已经可以批量生产最小加工尺寸0.18μm大小的半导体。这种微细化是由于掩模加工技术、光刻技术、以及蚀刻技术等微细图形制成技术的飞跃发展而实现的。在图形尺寸非常大的时代,在晶片上形成的LSI图形的平面形状是以一模一样的设计图形来描绘的,制成忠实于该设计图形的掩模图形,将该掩模图形利用光学投影系统复制到晶片上,通过对衬底进行蚀刻在晶片上形成与设计图形一样的图形。然而,随着图形微细化的发展,在各种工艺中照原样形成图形越来越困难,产生最终加工尺寸与设计图形不一致的问题。
特别是,为了实现微细加工,在最重要的光刻和蚀刻工艺中,配置在所形成的图形的周边的其它图形设计环境对所述图形的尺寸精度产生很大影响。因此,为了减小这些影响,以加工后的尺寸形成所需图形的方式,特开平9-319067号公报、和SPIE Vol.2322(1994)374(Large Area OpticalProximity Corretion using Pattern Based Correction,D.M.Newmark et.al)中公开了在预先设计的图形上附加辅助图形的光近似效果修正(OPC:Optical Proximity Correction)或过程近似效果修正(PPC:ProcessProximity Correction)技术等(以下称为PPC技术)。
PPC技术大致分为两种技术:以修正值为基础并因此标准化的、根据该标准进行图形修正的标准基础PPC技术;和在通过掩模、光刻、蚀刻工艺之后的晶片上形成可预测精加工形状的模型,利用模拟器计算出修正值的模型基础PPC技术。在标准基础PPC技术中,可以进行高速的修正,但是难以进行高精度的修正,在模拟基础PPC技术中,可以进行高精度修正,但是由于必须进行光学模拟等复杂计算,需要花费修正值计算时间,掩模制造周转时间(TAT:turn around time)恶化。
为了减少修正值计算时间,在上述公知的例子中,提出了以下方法,用以减少修正值计算时间。在图11中表示出了所述方法的一个例子。
步骤S501
在设计布局中设定基准点,切出以该基准点为中心的一定大小的区域。在上述特开平9-319067号公报中,记述为“根据周围的布局”确定该基准点,在SPIE中,记述为“根据角或线段(corner or line segment)”确定该基准点。
步骤S502
调用存储有包含在区域内的边缘坐标组(以下称为修整环境)、和与该修正环境对应的修正值的数据库(以下,将该数据库成为修正值库),在该修正值库中检索是否与在步骤S501中切出的修正值环境相一致。
步骤S503
如果在一致的情况下,参照对应存储的修正值进行修正。
步骤S504
如果在存在不一致情况下,则利用由多项式表示光学模拟、过程模拟、或修正值的数学式等,计算修正值。而且,这时的修正环境和对应的修正值被追加到修正值库中。
对于全部基准点,进行上述步骤S501~S504的处理,最终制成掩模图形。
在该修正方法中,由于将分别与每次出现的修正环境对应的修正值存储在修正值库中,所以如果再次出现相同的环境则不必再进行修正值计算。结果,由于可以尽可能将需要时间的模拟次数限制的较少,所以可以减少掩模图形制造的时间。
在实际的装置开发中,最初制成了以装置特性测定和工艺流程设计为目的的小规模设计数据,根据该数据进行掩模制造。然后,开发出批量生产用产品,进而,制成由该产品派生出来的产品(成为派生品)。在这些小规模数据、批量生产用产品和派生品中使用的图形库的种类,不必全都不同而是存在许多重复的图形种类。并且,在装置开发时,随着主要的掩模、光刻、蚀刻等微细加工工艺的条件变化,常常要对掩模进行改版。
在这种情况下,在进行现有的掩模图形处理的情况下,在如下所述的方面中,要考虑到掩模制造的TAT延迟问题。首先,在开始制造掩模图形时的修正值库中,由于不包含边缘坐标组和与其对应的修正值,所以通过模拟对输入的边缘坐标组求出修正值的比例非常高。这样,设计图形的规模越大,模拟的修正环境数也增大,成为掩模制造的TAT恶化的原因。
并且,在现有方法中,在掩模改版时,有必要再次以新的规则制成修正值库,鉴于上述情况,对于有效使用修正值库的方法的记述并未包括全部情况。
如上所述,在开始制造掩模时,在修正值库中未输入边缘坐标组和与其对应的修正值,通过模拟计算出修正值的比例大,存在形成掩模图形的TAT恶化的问题。
并且,在现有方法中,在掩模改版时,有必要再次以新的规则制成修正值库,鉴于上述情况,对于有效使用修正值库的方法的记述并未包括全部情况。
发明的概述
(1)根据本发明的一个例子,由设计图形生成掩模图形的掩模图形制成方法,包括:
直到前述设计图形的设计结束为止,制成修正库,该修正库记录有由前述设计图形的边缘坐标组、和用于修正前述边缘坐标组的修正值组组成的对,
获得设计结束后的设计图形的第一个边缘坐标组,
将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组,
将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中,
在有记录的情况下,从前述修正库中读取对应的修正值组,
根据计算出的修正值组、或读出的修正值组中的任何一个,对设计图形进行修正,生成掩模图形。
(2)根据本发明的一个例子,由设计图形生成掩模图形的掩模图形制成方法,包括:
准备记录边缘坐标组、和用于修正前述边缘坐标组的修正值组的修正库,
获得第一设计结束后的设计图形的第一边缘坐标组,
将与第一边缘坐标组一致的边缘坐标组记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正图形进行的模拟,计算出第一边缘坐标组的修正值组,
将由第一边缘坐标组和修正值组构成的对追加到前述修正库中,
在有记录的情况下,从前述修正库中读出对应的修正值组,
根据计算出的修正值组、或者读出的修正值组的任何一个对第一设计图形进行修正,生成第一掩模图形,
获得与第一设计图形不同的第二设计图形的第二边缘坐标组,
与第二边缘坐标组一致的边缘坐标组被记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第二边缘坐标组的修正值组,
将由第二边缘坐标组和修正值组构成的对追加记录到前述修正库中,
在有记录的情况下,从前述修正库中读取对应的修正值组,
根据计算出的修正值组、或读出的修正值组中的任何一个,对第二设计图形进行修正,生成第二掩模图形。
(3)根据本发明的一个例子,由设计图形生成掩模图形的掩模图形制成方法,包括:
准备设计图形,
准备修正图形,
准备记录有由边缘坐标组和用于修正边缘坐标组的修正值组构成的对的第一修正库,
获得前述设计图形的边缘坐标组,
由记录在第一修正库中的信息、以及采用前述修正参数进行的模拟,制成记录有由与前述获得的边缘坐标组一致的边缘坐标组和修正值组构成的对的第二修正库,
采用记录在前述第二修正库中的边缘坐标组和修正值组,对前述设计图形进行修正,并生成掩模图形。
附图的简单说明
图1是表示根据第一个实施形式的掩模图形制成装置的概括结构的框图。
图2是用于说明根据第一个实施形式的掩模图形的制成方法的流程图。
图3是用于说明根据第一个实施形式的掩模图形制成方法的流程图。
图4是表示根据第一个实施形式的掩模图形制成方法的原理的图示。
图5是表示根据第二个实施形式的修正值库编辑工具的概括结构的框图。
图6是表示根据第四个实施形式的掩模数据形成装置的概括结构的框图。
图7是表示根据第四个实施形式的掩模数据形成方法的流程图。
图8是表示根据第四个实施形式的掩模数据形成之后的处理的流程图。
图9是表示设计数据的修正时间的图示。
图10是表示根据第五个实施形式的掩模生成系统的概括结构的图示。
图11是用于说明现有的掩模图形制成方法的流程图。
发明的详细说明
下面,参照附图说明本发明的实施形式。
(第一个实施形式)
现在,说明本发明的第一个实施形式。首先,在图1中表示随着现有装置的开发过程的掩模图形修正处理方法。通常,存储装置、逻辑运算装置等的开发是按照图1中箭头所示的方向进行的。最初,制成小规模的测试样品,该测试样品的主要作用是测试工艺流程结构和装置的基本特性。在对该测试样品进行基本评估之后,开始制造产品装置。
因此,图1是表示根据本发明第一个实施形式的掩模图形制成装置的概括结构图。图2~3是表示根据本发明第一个实施形式的掩模图形制成方法的流程图。图4是表示根据本发明第一个实施形式的掩模图形制成方法的原理的图示。
在此,图1是表示根据本发明第一个实施形式的掩模图形修正处理方法的图示。
(步骤S101)
首先,开始设计测试样品。
(步骤S102)
在测试样品的设计结束之前,制成修正值库112。在修正值库112中,对根据装置种类、层(layer)的种类、工艺参数等分类的各种修正值库文件进行管理。在生成测试样品掩模图形的情况下,在修正值库112中,没有数据。但是,在测试样品的设计结束之前,优选将由边缘坐标组和与边缘坐标组对应的修正值组构成的修正信息输入到修正值库112中。在测试样品设计结束之前制成与边缘坐标组对应的修正值组的方法的例子,有以下四种。
第一种制成方法:在设计中或者设计结束前预先获得测试参数中使用的图形组。计算出与该图形组的边缘坐标对应的修正值组。
第二种制成方法:预先从设计者处获得在配线图形设计中使用的标准单元或宏单元等模块信息。对应于获得的模块图形,预先进行模拟,求出与各模块图形的边缘坐标对应的修正值组。
第三种制成方法:设计者在进行布局设计时,存在为了预测在晶片上的精加工形状,利用小规模的图形进行数据处理和光刻模拟的情况。在这种情况下,由设计者回收在该数据处理时制成的库文件。
第四种制成方法:以满足本代的设计标准(D.R.:design rule)的方式,收缩在前一代中使用的设计资产(设计布局),制成预测在本代中使用的设计资产的设计布局。根据该设计布局制成在数据处理时使用的库文件。
第一种制成方法,若设计者事先同意,获得在设计中/设计结束前的数据比较容易。第二种制成方法,是在对每个模块进行设计的逻辑装置等中的有效方法。
并且,今后,当光刻工艺的困难程度增加时,由设计者自身进行设计,同时,有必要根据模拟结果判断该图形是否可在晶片上形成。在设想这种设计形态的情况下,由于利用小规模数据频繁地反复进行数据处理和光刻模拟,所以,这时通过回收生成的库文件,可以预知包含在测试样品中的图形组。
进而,在第四种制成方法中,通过将本代的设计标准和在前一代中使用的设计布局输入到称为封装工具的工具中,可以将前一代的设计布局转换成满足本代的设计标准的设计布局。通过采用该工具,设计者在设计布局之前,可以在一定程度上准备预测在本代中使用的设计布局。从所预测的设计布局,可以预测在本代中使用和希望的图形组。
(步骤S103)
测试样品的布局结束之后,将测试样品的设计图形(第一设计图形)111a的数据存储到设计图形/掩模图形存储部111中。
(步骤S104)
掩模图形制成装置100的基准点设定部101在测试样品的设计图形111a的规定位置上设定基准点。切出以各基准点为中心的一定大小的区域。在此,切出的区域是从修正对象点到达近似效果的范围。基准点对应于周围的布局、是对应于角部和边部进行设定的。
(步骤S105)
关于步骤S104中设定的全部基准点,确定是否进行修正。在关于全部基准点不需要进行修正的情况下,转到步骤S106。在关于全部基准点需要进行修正的情况下,转到步骤S112。
(步骤S106)
掩模图形制成装置100的边缘坐标组计算部102求出包含在切出的区域中的图形边缘坐标位置。以下,将求出的坐标位置的集合称为边缘坐标组。
(步骤S107)
下面,掩模图形制成装置100的修正库参照部103,参照存储有由对应于该边缘坐标组的修正值组构成的修正信息的修正库112,在该修正库112中检索是否有与在步骤S106中求出的边缘坐标组一致的边缘坐标组。
(步骤S108)
当在修正库112中存在边缘坐标组的情况下,修正库参照部103从修正库112中获得与边缘坐标组对应的修正值组。
(步骤S109)
修正库参照部103,将边缘坐标组和获得的修正值组转移给掩模图形制成装置100的边缘移动部104。而且,边缘移动部104,根据转移的修正值组,移动包含存储在设计图形/掩模图形存储部111中的测试样品的设计图形111a中的边缘坐标组的边的边缘部。
(步骤S110)
当在修正库112中没有边缘坐标组的情况下,掩模图形制成装置100的修正值组计算部105,在修正参数113的条件下,利用光学模拟、或采用以多项式表示修正值的数学式等的OPC、及过程模拟、或采用以多项式表示修正值的数学式等的PPC,计算出与边缘坐标组对应的修正值组。修正参数113由光学参数、以及工艺参数构成。另外,在过程近似效果不存在问题的情况下,不必进行过程近似效果修正,可以只进行光近似效果修正。
(步骤S111)
掩模图形制成装置100的边缘坐标组、修正值组记录部106,在修正值库112中追加步骤S110中新求出的修正值组、和与其对应的边缘坐标组。然后,顺次进行步骤S107~S109。
(步骤S112)
当对应于各基准点进行以上处理,实施对应于所有基准点的光近似效果修正和过程近似效果修正时,结束测试样品的掩模图形(第一掩模图形)的制作。
(步骤S113、S114、S115)
采用形成的掩模图形制作掩模,采用制成的掩模形成测试样品(S113)。对该测试样品进行工艺流程构成和装置的基本特性评估(S114)。而且,进行产品装置的设计(S115)。
(步骤S116)
如果产品装置的设计结束,则将产品装置的设计图形(第二设计图形)111b存储在设计图形/掩模图形存储部111中。
(步骤S117)
基准点设定部101,根据存储在设计图形存储部111中的产品装置设计数据111a,在产品装置的设计图形111b的任意位置上设置多个基准点。切出以各基准点为中心的一定大小的区域。在此,切出的区域是从修正对象点到达近似效果的范围。基准点对应于周围的布局、是对应于角部和边部进行设定的。
(步骤S118)
关于在步骤S117中设定的所有基准点,确定是否进行修正。在关于全部基准点不需要进行修正的情况下,转到步骤S119。在关于全部基准点需要进行修正的情况下,转到步骤S125。
(步骤S119)
边缘坐标组计算部102求出包含在以各基准点为中心切出的区域中的图形的边缘坐标位置。
(步骤S120)
下面,修正库参照部103,参照存储有与该边缘坐标组对应的修正值组的修正库112,在该修正库112中检索是否有与在步骤S119中求出的边缘坐标组一致的边缘坐标组。
(步骤S121)
当在修正库S112中存在边缘坐标组的情况下,修正库参照部103从修正库112中获得与边缘坐标组对应的修正值组。
(步骤S122)
修正库参照部103,将边缘坐标组和获得的修正值组转移给边缘移动部104。而且,边缘移动部104,根据转移的修正值组,移动包含存储在设计图形/掩模图形存储部111中的产品装置的设计图形111a中的边缘坐标组的边的边缘部。
(步骤S123)
当在修正库112中没有边缘坐标组的情况下,修正值组计算部105,在修正参数113的条件下,利用光学模拟、或采用以多项式表示修正值的数学式等的OPC、及过程模拟、或采用以多项式表示修正值的数学式等的PPC,计算出与边缘坐标组对应的修正值组。
(步骤S124)
边缘坐标组、修正值组记录部106,在修正值库112中追加步骤S123中新求出的修正值组、和与其对应的边缘坐标组。然后,顺次进行步骤S120~S122。
(步骤S125)
当对应于各基准点进行以上处理,实施对应于所有基准点的光近似效果修正和过程近似效果修正时,结束产品装置的掩模图形的制作。
然后,根据制成的掩模图形进行实际的掩模制造。其后,采用制造的掩模,对形成于半导体装置的制造过程中的半导体基片上的抗蚀剂膜等(被加工膜)进行曝光,采用公知的方法制造半导体装置。
在上述掩模图形制成方法中,由于包含在测试样品中的边缘坐标组的一部分和与其对应的修正值组被预先存储在修正库112中,所以可以减少用于计算修正值组的模拟次数。
而且,当形成产品装置的掩模数据时,参照修正库112进行修正。进而,在测试样品的掩模数据形成之后的修正库112中,对应于测试样品的坐标组的修正值组被全部存储起来。因此,如现有技术那样,由于以新的规则进行修正,所以减少了因模拟而造成的修正值组的计算次数。
进而,在制成产品装置用的掩模之后,在存在对掩模的改版、或者制造派生产品装置的情况下,通过采用形成产品装置的掩模数据之后的修正库112制成掩模数据,可以缩短掩模数据的制作时间。
若以该方法进行修正,则由于在修正库文件中顺次存储有关于修正图形的信息和所述修正,所以在形成新的掩模数据时,由于模拟而引起的修正值组计算的次数骤减。因此,制作掩模所需的时间可以大幅度地减少。
(第二个实施形式)
如第一个实施形式所说明的那样,由数据库管理修正库文件,通过根据修正的程度获得该库文件并进行掩模图形的修正,可以减少由于模拟而造成的修正值计算时间,可以减少掩模图形的修正处理时间。但是,实际上,修正库112中存储的修正值组有必要随着工艺的变更而改变。测试样品修正时使用的修正参数对于产品也相同的情况几乎是不存在,因此,有必要采用与测试样品时不同的制造产品时的修正参数,计算出修正值组。
因此,我们开发了一种修正库112的编辑工具。图5中表示修正库编辑工具的概括情况。图5是表示根据本发明第二个实施形式的修正库编辑工具的概括结构的框图。
修正库编辑工具200由具有与掩模图形制成装置100的修正值组计算部105相同功能的修正值组计算部201、和修正值组改写部202构成。当修正参数114输入到修正库编辑工具200中时,修正值组计算部201顺次从修正库112中读取边缘坐标组,对应于读出的各边缘坐标组分别计算出各自的修正值组。存储在修正库112中的修正值组,被修正值组改写部202改写成新计算出的修正值组。
采用该修正库编辑工具200,可以对包含在测试样品、产品装置中的修正图形的边缘坐标组的每一个,计算出适用于新工艺的修正值组。
通过采用该修正库编辑工具200,由于在开始掩模图形修正处理之前,可以离线地仅将库文件编辑到最新的修正值组中,所以,不必进行在掩模图形修正处理中花费时间的模拟,可以减少掩模图形修正处理时间和提高掩模形成的TAT。并且,若修正库编辑工具200的编辑作业由多个CPU、多个计算机并行处理,则可以进一步高速地编辑修正库。
这样,可以对应于工艺和修正参数的变化改写修正库,在工艺发生变化的情况下也可以在非常短的时间内进行数据处理。
另外,也可以不必改写修正库112的修正值组,对边缘坐标组追加新计算出的修正值组。
(实施形式3)
因此,在第一个实施形式中,修正DRAM层的金属层。首先,修正测试样品,保存通过修正制成的库文件。而且,在采用由测试样品制成产品数据的库文件的情况下、和不采用该库文件的情况下,分别进行修正,分别计算出数据处理时间。结果发现,有库文件的情况下的修正时间比没有库文件的情况下的修正时间缩短至1/10倍的程度。
进而,对于本代派生品也以相同的方法进行修正。若在过去,有必要从零开始制作库,数据处理非常费时,但是,对于派生品,对应于母产品的库文件已经存在,由于多数时候采用通用的图形组,所以可以非常快速地进行补正,因此对于派生品也也非常有效。
(实施形式4)
图6是表示根据本发明第四个实施形式的掩模数据形成装置的概括结构的框图。图7是表示根据本发明第四个实施形式的掩模数据形成方法的流程图。
以下,对掩模数据的形成方法进行说明,并同时对掩模数据形成装置的结构进行说明。
(步骤S301)
在测试样品的布局结束后,输入图形的设计数据301。并且,还输入掩模条件、光刻条件、显影条件、蚀刻条件等修正参数302。
(步骤S302)
准备第一修正库311。在第一修正库311中,存储一组以上的由边缘坐标组和与该边缘坐标组对应的修正值组构成的修正信息。在第一修正库311中,对根据装置的种类、层的种类、修正参数、掩模工艺、光刻工艺、蚀刻工艺以及光近似效果修正等进行分类的各个修正库文件进行管理。
(步骤S303)
基准点设定部321在从设计数据301获得的图形的规定位置上设定基准点。切出以各基准点为中心的一定大小的区域。在此,切出的区域是从基准点到达近似效果的的范围。基准点对应于周围的布局、是对应于角部和边部进行设定的。
(步骤S304)
边缘坐标组计算部322求出包含在切出的区域中的图形边缘坐标位置。以下,将求出的坐标位置的集合称为边缘坐标组。
(步骤S305)
制成记录步骤S304中求出的边缘坐标组的坐标组库303。记录在坐标组库303中的边缘坐标组仅是在步骤S304中求出的边缘坐标组。
(步骤S306)
从坐标组库303读取一个边缘坐标组。
(步骤S307)
下面,库过滤器323,参照存储有对应于该边缘坐标组的修正值组的第一修正库311,在该第一修正库311中检索是否有与在步骤S306中读出的边缘坐标组一致的边缘坐标组。在没有一致的边缘坐标组的情况下,转到步骤S309。这时,在参照第一修正库311时,参照设计数据的设计标准、和与层对应的修正库文件。
(步骤S308)
在步骤S307的检索结果为第一修正库311中存在边缘坐标组的情况下,库过滤器323从第一修正库311中获取与边缘坐标组对应的修正值组。在获得修正值组之后进行步骤S310。
(步骤S309)
在步骤S307的检索结果为在第一修正库311中没有边缘坐标组的情况下,修正值组计算部324,在修正参数302的条件下,利用光学模拟、或采用以多项式表示修正值的数学式等的OPC、及过程模拟、或采用以多项式表示修正值的数学式等的PPC,计算出与边缘坐标组对应的修正值组。另外,在过程近似效果不存在问题的情况下,不必进行过程近似效果修正,可以只进行光近似效果修正。在计算出修正值组之后,转到步骤S310。
(步骤S310)
调查是否形成了记录有由边缘坐标组和修正值组构成的组的第二修正库。在未制成第二修正库的情况下,转到步骤S312。在制成第二修正库的情况下,转到步骤S311。
(步骤S311)
在调查的结果为已经制成第二修正库的情况下,由步骤S308或步骤S309将所获得或计算出的修正值组与边缘坐标组的组合追加记录到第二修正库312中。记录之后,转到步骤S313。
(步骤S312)
在调查结果为尚未制成第二修正库的情况下,制成第二修正库312。而且,将获得或计算出的修正值组与边缘坐标组的组合记录、制成第二修正库3121。制成第二修正库312之后,转到步骤S313。
(步骤S313)
比较第二修正库312和坐标组库303,调查是否有未记录到第二修正库312中的坐标组。在存在未记录到第二修正库312中的边缘坐标组的情况下,返回到步骤S306。在没有未记录到第二修正库312中的边缘坐标组的情况下,转到步骤S314。
(步骤S314)
掩模数据形成部325,根据记录在第二修正库312中的修正值组,对前述设计数据301进行修正,形成掩模数据304。生成的掩模数据304被转移给处理委托单元。
下面,参照图8说明掩模数据形成之后的处理。
(步骤S401)
首先,合并第一修正库311的记录数据和第二修正库312的记录数据。
(步骤S402)
从合并的库中去掉重复的边缘坐标组,制成第三修正库。
另外,该处理也可以通过将由步骤S309中新计算出的修正值组、和边缘坐标组构成的修正信息逐次追加记录到第一修正库中来进行。
如果在有关掩模修正的参数(掩模、光刻、蚀刻等)发生变化的情况下,对存储在修正库中的修正值组进行换算,按照下述方式处理。
图9中表示对六个ASIC装置(A~F)的接触孔层,采用未利用库的情况(现有方法1)、利用库的现有修正方法(现有方法2)、以及利用库的本实施形式所示方法进行修正时的修正时间。修正时间以未利用库的现有方法1的修正时间为标准。修正是从产品A到F按照字母顺序进行的,该修正在现有方法中表示,对库原样加以利用的情况下的修正时间;在本方法中,表示生成从库中去除对随后的产品没有用处的环境的库、利用该新库的情况的修正时间。
如图9所示,现有方法2的修正时间,从产品B到D比现有方法1的修正时间短。但是,在产品E、F的情况下,现有方法2的修正时间比现有方法1的修正时间长。其原因是,由于对于产品E、F的修正中不使用的环境存在库中,所以只从库中提取对产品E、F有用的环境所需的时间增加。本方法的修正时间比现有方法1、2的修正时间短。可以以相当于其它现有方法10%左右的修正时间进行处理,对于掩模的形成非常有效。
通常,OPC工具具有用于改变设计数据的分层结构的分层处理工具。图形的设计数据首先被输入到分层处理工具中,并且在进行规定的分层处理之后,输入OPC工具。分层处理的一个例子是转换成完全没有设计数据分层结构的平面数据结构等的处理。
在分层处理工具中,在进行分层处理之后,设计数据被分割成适当大小的几个区域(单元)。而且,将各单元输入到OPC工具中。利用OPC工具对输入的每个单元进行处理。这时,每次进行各单元的处理时均通过读入修正库来检索边缘坐标组,并且每次处理结束时均有必要输出修正库。
当输入、输入次数少时,可以不考虑输入、输出所需的时间。当单元的数目增加时,向OPC工具的修正库输入、输出次数达到100次以上。这样,就增大到了不能不考虑库的输入、输出时间的程度。
在本方法中,预先去除了存储在库中的对修正没有作用的边缘坐标,制成高效率的修正库(第二修正库)。而且,通过使用高效率的修正库,可以缩短修正库的输入、输出时间。结果,与现有方法相比可以缩短修正时间。
另外,“单元数增加”,可以表述为“设计数据的规模增大”。
并且,采用本实施形式所示的方法,在处理前可以在何种程度上为设计数据准备有效的第一修正库是非常重要的。作为该准备方法,可以主要考虑派生品种和母产品种类。在具有同样设计规则的多个装置(派生品种)的情况下,生成的库对于各个装置是有效的。因此,通过反复进行库的再利用,可以使该库成长。
并且,在象母产品那样以新的规则开发的装置的情况下,不象派生品那样存在有效的库。在这种情况下,有必要采用其它方法预先生成库。其中一个方法是,如第一个实施形式所示那样,在逻辑装置的情况下,从标准单元或宏单元等的模块预先生成库,该库可以高速进行使用所述标准单元或宏单元的装置的修正。并且,在特许申请2001-375025号中提出了从设计中的布局预先制成库的方法。例如,可以举出在由光刻模拟引起的布局检验的同时,生成库的方法。
并且,从生成设计数据的过程中,求出修正库的生成。通常,为了对设计数据进行最终的检验,进行利用设计标准检测(DRC)的检验。在实施DRC时,由于准备了基本完成的设计数据,所以通过在实行DRC的同时开始修正库的形成,可以从基本完成的设计数据中提取出边缘坐标组。
进而,为了事先准备修正库,可以考虑从ASIC产品等的第二符号结束(second sign off)时的设计布局入手,从该布局制成库。这样,在生成设计布局的时刻,通过事先制成修正库,可以在处理前准备OPC处理时使用的库。
(第五个实施例)
在进行数据库修正时,可以作为与掩模修正相适应的设计资产提取存储在库中的修正信息。因此,在限于生成该设计资产的许多集合中,可以进行更为有效的修正。因此,通过共同使用修正库,提供新生成的库,可以高速地进行修正,并且可以增加设计资产。为了共同化地使用所述库,有必要保证库的可靠性,实施形式4中所示的修正库的过滤、修正值组的更新、修正库的管理等所有工序均必须没有人的介入,而是全部采用自动化。
图10是表示根据本发明第五个实施形式的掩模生成系统的概括结构的图示。该系统为经由因特网或企业内部互联网的服务器-客户端型的结构。
作为掩模修正的客户端,例如可以是装置制造商、或芯片设计商、掩模制造商或工艺工程师等。客户端选择作为进行掩模修正的对象的设计数据,和在晶片上加工该设计数据的工艺,访问处理服务器。
芯片设计商将设计数据301输入到第一处理服务器401中。并且,装置制造商将修正参数302输入到第二处理服务器402中。
第一处理服务器401进行从设计数据301中提取边缘坐标组的处理。而且,生成仅包含提取出的边缘坐标组的坐标组库303。
坐标组库303通过网络400送至第二处理服务器402。在第二处理服务器402中装载用于从边缘坐标组求出修正值组的掩摸数据处理(MDP)工具。MDP工具根据边缘坐标组和工艺条件进行模拟并求出修正值组。在第二处理服务器402中,为了使修正高速化,可以并行进行,进而,从MDP工具可以设定用于使处理高速化的分散处理。
第二处理服务器402,确认与记录在坐标组库303中的边缘坐标组一致的边缘坐标组是否被记录在第一修正库311中。在存在一致的边缘坐标组的情况下,将存储在第一修正库311中的边缘坐标组和修正值组记录在第二修正库312中。在没有一致的边缘坐标组的情况下,将修正参数和边缘坐标组输入到修正值组计算工具中,计算出修正值组。将边缘坐标组和计算出的修正值组记录到第二修正库312中。另外,在不存在第二修正库312时,制成新制成的第二修正库312。而且,将边缘坐标组和修正值组记录到制成的第二修正库312中。
对于记录在坐标组库303中的全部边缘坐标组,在将边缘坐标组和修正值组记录到第二修正库312中之后,第二修正库312通过网络400发送到第一处理服务器401和数据服务器410中。第一处理服务器401,根据坐标组库303、第二修正库312和设计数据301,形成掩模数据304。形成的掩模数据304通过网络400发送至第三处理服务器403。掩模制造商,根据存储在第三处理服务器403中的掩模数据304,制成掩模。
数据服务器410合并第一修正库311和第二修正库312。而且,从合并的修正库中去除重复的修正信息。另外,在生成由边缘坐标组和新生成的修正值组构成组时,可以追加到第一修正库中。
在下一次的掩模数据形成中,准备更新的第一修正库,并将其保存在数据服务器410中。之后的设计数据按照与上述相同的流程制成。
通过采用在此所示的服务器-客户端方式的掩模修正方法和系统,客户可以高速地进行掩模修正,并且,可以容易地收集存储在库中的设计资产(边缘坐标组)。
另外,还存在芯片设计商、装置制造商、以及掩模制造商并分别不是单独的厂商的情况。因此,第一处理服务器和第二处理服务器、第二处理服务器和第三处理服务器、或者第一处理服务器和第三处理服务器也可以是同一个处理服务器。
并且,通过采用JAVA等网络语言对在服务器内部启动的程序进行编程,可以不需要人的介入,实现全部处理自动化。结果,不仅节省了时间,而且可以大幅度提高库的可靠性。
另外,本发明不限于上述个实施形式,在实施阶段,可以在不超出本发明主旨的范围内进行各种变形。进而,在上述实施形式中,包含各种阶段的发明,通过将所公开的多个结构要素进行适当的组合,可以获得多种发明。例如,从在实施形式中所示的全部结构要素中去除几个结构要素,也可以解决本发明所要解决的课题中所述的至少一个课题,在获得发明效果中所述的效果中的至少一个效果的情况下,取消该结构要素的结构作为发明被提取出来。
此外,本发明可以在不超出其主旨的范围内进行各种变形。
本领域技术人员可以容易地发现其它的优点和变形。因此,本发明从广义上不限于在此表示和描述特定的细节和具有代表性的实施例。另外,在不超出由所附的权利要求和它们的等同方案所限定的总的发明构思的主旨或范围的情况下,可以做出各种变形。

Claims (24)

1、一种由设计图形生成掩模图形的掩模图形制成方法,包括:
直到前述设计图形的设计结束为止,制成修正库,该修正库记录有由前述设计图形的边缘坐标组、和用于修正前述边缘坐标组的修正值组构成的对,
获得设计结束后的设计图形的第一个边缘坐标组,
将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组,
将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中,
在有记录的情况下,从前述修正库中读取对应的修正值组,
根据计算出的修正值组、或读出的修正值组中的任何一个,对设计图形进行修正,生成掩模图形。
2、如权利要求1所述的掩模图形制成方法,
前述修正库的制成如下,
获得在设计过程中的前述设计图形的边缘坐标组,
利用基于预先确定的修正参数的模拟,计算出用于修正前述边缘坐标组的修正值组,
将由计算出的修正值组和前述边缘坐标组构成的对记录到修正库中。
3、如权利要求1所述的掩模图形制成方法,
前述修正库的制成如下,
获得采用前述设计图形的各标准单元图形或各宏单元的边缘坐标组,
利用采用预先确定的修正参数的模拟,计算出用于修正前述边缘坐标组的修正值组,
将前述边缘坐标组和前述修正值组记录到前述修正值库中。
4、如权利要求1所述的掩模图形制成方法,
前述修正值的计算,是在光学模拟和过程模拟中,至少进行光学模拟来进行的。
5、如权利要求1所述的掩模图形制成方法,
前述第一边缘坐标组的获得如下,
根据预先确定的标准在前述设计图形中设定基准点,
求出包含在以设定的基准点为中心的区域中的图形的边缘坐标。
6、一种由设计图形生成掩模图形的掩模图形制成方法,包括:
准备记录边缘坐标组、和用于修正前述边缘坐标组的修正值组的修正库,
获得第一设计结束后的设计图形的第一边缘坐标组,
将与第一边缘坐标组一致的边缘坐标组记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第一边缘坐标组的修正值组,
将由第一边缘坐标组和修正值组构成的对追加到前述修正库中,
在有记录的情况下,从前述修正库中读出对应的修正值组,
根据计算出的修正值组、或者读出的修正值组的任何一个对第一设计图形进行修正,生成第一掩模图形,
获得与第一设计图形不同的第二设计图形的第二边缘坐标组,
与第二边缘坐标组一致的边缘坐标组被记录到前述修正库中,或从该修正库中调出,
在无记录的情况下,通过根据预先确定的修正参数进行的模拟,计算出第二边缘坐标组的修正值组,
将由第二边缘坐标组和修正值组构成的对追加记录到前述修正库中,
在有记录的情况下,从前述修正库中读取对应的修正值组,
根据计算出的修正值组、或读出的修正值组中的任何一个,对第二设计图形进行修正,生成第二掩模图形。
7、如权利要求6所述的掩模图形制成方法,前述第二设计图形是对第一设计图形的一部分进行改变而成的设计图形。
8、如权利要求6所述的掩模图形制成方法,前述修正值组,是通过在光学模拟和过程模拟中,至少进行光学模拟而计算出来的。
9、如权利要求6所述的掩模图形制成方法,
前述修正库的准备如下,
到前述第一设计图形的设计结束为止,预先形成记录有包含在第一设计图形中的第一边缘坐标组和修正值组的前述修正库。
10、如权利要求9所述的掩模图形制成方法,
前述修正库的制作如下,
对设计过程中的第一设计图形设定基准点,求出包含以设定的基准点为中心的区域的图形的边缘坐标组,
通过基于预先确定的修正参数的模拟,计算出关于边缘坐标组的修正值组,
将前述边缘坐标组与对应的修正值组记录到前述修正库中。
11、如权利要求9所述的掩模图形制成方法,
前述修正库的制作如下,
求出用于第一设计图形的各个标准单元图形或各个宏单元的边缘坐标组,
通过采用预先确定的修正参数进行模拟,计算出前述边缘坐标组的修正值组,
将由前述边缘坐标组和修正值组构成的对记录在前述修正库中。
12、如权利要求6所述的掩模图形制成方法,
在关于第一设计图形的修正参数和关于第二设计图形的修正参数不同的情况下,
对于每个包含在前述修正库中的边缘坐标组,采用关于前述第二设计图形的修正库换算出修正值组,
将由前述边缘坐标组和前述修正值组构成的对记录到第二修正库中,
采用第二修正库修正第二设计图形。
13、如权利要求12所述的掩模图形制成方法,
在换算出前述修正值组的情况下,利用同时进行与多个边缘坐标对应的修正值组的计算的并行处理,计算出对应于各个边缘坐标组的修正值组。
14、如权利要求6所述的掩模图形制成方法,
前述第一边缘坐标组的获得如下,
根据预先确定的标准,在前述设计图形中设定基准点,
求出形成包含在以设定的基准点为中心的区域中的图形的边缘坐标。
15、一种由设计图形生成掩模图形的掩模图形制成方法,包括:
准备设计图形,
准备修正参数,
准备记录有由边缘坐标组和用于修正边缘坐标组的修正值组构成的对的第一修正库,
获得前述设计图形的边缘坐标组,
由记录在第一修正库中的信息、以及采用前述修正参数进行的模拟,制成记录有由与前述获得的边缘坐标组一致的边缘坐标组和修正值组构成的对的第二修正库,
采用记录在前述第二修正库中的边缘坐标组和修正值组,对前述设计图形进行修正,并生成掩模图形。
16、如权利要求15所述的掩模图形制成方法,其特征为,第一修正库包括:分别根据掩模工艺、光刻工艺、蚀刻工艺以及光近似效果修正进行分类的多个修正库组。
17、如权利要求14所述的掩模图形制成方法,其特征为,
前述第一修正库包括:根据前述设计数据的设计标准分类的多个修正库文件,
在制成前述第二修正库时,参照对应于前述设计数据的设计标准的前述修正库文件。
18、如权利要求15所述的掩模图形制成方法,
前述第一修正库包括:对应于前述设计数据的层分类的多个修正库文件,
在制成前述第二修正库时,参照对应于前述设计数据的设计标准的前述修正库文件。
19、如权利要求15所述的掩模图形制成方法,
制成将第一修正库和第二修正库合并的第三修正库,
当在第三修正库中存在重复的边缘坐标组的情况下,从重复的边缘坐标组保留一组边缘坐标组和修正值组,将其它边缘坐标组和修正值组构成的对去掉。
20、如权利要求15所述的掩模图形制成方法,
前述修正参数为,掩模条件、光刻条件、显影条件、蚀刻条件中的至少一个条件。
21、如权利要求15所述的掩模图形制成方法,
前述第一边缘坐标组的获得如下,
根据预先确定的标准,在前述设计图形中设定基准点,求出包含在以设定的基准点为中心的区域中的图形的边缘坐标。
22、一种掩模制造方法,其特征为,采用由权利要求6中所记载的掩模图形制成方法制成的第二掩模图形,制成掩模。
23、一种半导体装置的制造方法,其特征为,采用利用权利要求22所记载的掩模制造方法制造出的掩模,在半导体装置制造过程中的半导体基板上形成被加工膜,对该被加工膜进行曝光。
24、一种半导体装置的制造方法,其特征为,采用利用权利要求15的掩模图形制成方法形成的掩模图形制造掩模,采用所制造出的掩模,在半导体装置制造过程中的半导体基板上形成被加工膜,对该被加工膜进行曝光。
CNB021440719A 2001-09-29 2002-09-29 掩模图形制成方法及半导体装置的制造方法 Expired - Fee Related CN1212642C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP375025/2001 2001-09-29
JP2001375025A JP4592240B2 (ja) 2001-09-29 2001-09-29 マスクパターン作成方法及び半導体装置の製造方法
JP2002271546A JP3609810B2 (ja) 2002-09-18 2002-09-18 マスクパターン作成方法及び半導体装置の製造方法
JP271546/2002 2002-09-18

Publications (2)

Publication Number Publication Date
CN1411034A true CN1411034A (zh) 2003-04-16
CN1212642C CN1212642C (zh) 2005-07-27

Family

ID=26624954

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021440719A Expired - Fee Related CN1212642C (zh) 2001-09-29 2002-09-29 掩模图形制成方法及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US6964031B2 (zh)
KR (1) KR100506106B1 (zh)
CN (1) CN1212642C (zh)
TW (1) TW569295B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321436C (zh) * 2003-10-02 2007-06-13 株式会社东芝 模拟电路图形评估方法和半导体集成电路的制造方法
CN110838156A (zh) * 2019-11-06 2020-02-25 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
CN114063384A (zh) * 2022-01-14 2022-02-18 深圳晶源信息技术有限公司 一种掩模图形修正方法
CN118363253A (zh) * 2024-06-18 2024-07-19 全芯智造技术有限公司 用于版图处理的方法、设备和介质

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856197B2 (ja) * 2001-04-13 2006-12-13 ソニー株式会社 Opマスクの製作方法
US6807663B2 (en) * 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
KR100488543B1 (ko) * 2002-11-05 2005-05-11 삼성전자주식회사 포토리소그래피 공정용 레티클 제작방법
US6807661B2 (en) * 2003-03-10 2004-10-19 Texas Instruments Incorporated Correcting a mask pattern using a clip mask
US7603648B2 (en) * 2004-02-27 2009-10-13 Intel Corporation Mask design using library of corrections
US7294437B2 (en) * 2004-02-27 2007-11-13 Intel Corporation Quick and accurate modeling of transmitted field
US7794897B2 (en) * 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method
JP2006171113A (ja) * 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
KR100713304B1 (ko) * 2004-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
JP4686257B2 (ja) * 2005-05-25 2011-05-25 株式会社東芝 マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
KR100673014B1 (ko) 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법
US7934184B2 (en) * 2005-11-14 2011-04-26 Takumi Technology Corporation Integrated circuit design using modified cells
US20080235497A1 (en) * 2006-11-26 2008-09-25 Tomblin Jimmy J Parallel Data Output
KR100864934B1 (ko) * 2007-08-20 2008-10-22 주식회사 동부하이텍 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
KR100898232B1 (ko) * 2007-09-03 2009-05-18 주식회사 동부하이텍 축소과정에서의 패턴 설계 방법
JP2009282400A (ja) * 2008-05-23 2009-12-03 Toshiba Corp プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体
JP2010032312A (ja) * 2008-07-28 2010-02-12 Toshiba Corp パターン評価装置、パターン評価方法およびプログラム
CN104834759B (zh) 2014-02-12 2018-04-20 台湾积体电路制造股份有限公司 电子设计的实现方法和装置
KR20220100656A (ko) * 2019-11-15 2022-07-15 어플라이드 머티어리얼스, 인코포레이티드 설계 파일 내에서의 계층적 구조 정보의 보존

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JP3934719B2 (ja) 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US6269472B1 (en) * 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
JP3551660B2 (ja) * 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
JPH11121369A (ja) * 1997-08-13 1999-04-30 Fujitsu Ltd パターン描画方法及び装置
JP3284102B2 (ja) * 1997-08-22 2002-05-20 株式会社東芝 マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JP3895851B2 (ja) * 1997-12-09 2007-03-22 株式会社東芝 マスクパターン補正方法
US6175953B1 (en) * 1998-03-03 2001-01-16 Lsi Logic Corporation Method and apparatus for general systematic application of proximity correction
US6467426B1 (en) * 1999-04-21 2002-10-22 Seiko Instruments Inc. Photomask correction device
JP3805936B2 (ja) 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
JP2001194770A (ja) 2000-01-11 2001-07-19 Fujitsu Ltd マスク及びマスク欠陥の修正方法
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US6523162B1 (en) * 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
JP4746753B2 (ja) * 2001-03-05 2011-08-10 ルネサスエレクトロニクス株式会社 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP3708873B2 (ja) * 2001-12-27 2005-10-19 株式会社東芝 パターン補正方法および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321436C (zh) * 2003-10-02 2007-06-13 株式会社东芝 模拟电路图形评估方法和半导体集成电路的制造方法
CN110838156A (zh) * 2019-11-06 2020-02-25 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
CN110838156B (zh) * 2019-11-06 2024-07-02 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
CN114063384A (zh) * 2022-01-14 2022-02-18 深圳晶源信息技术有限公司 一种掩模图形修正方法
CN118363253A (zh) * 2024-06-18 2024-07-19 全芯智造技术有限公司 用于版图处理的方法、设备和介质

Also Published As

Publication number Publication date
KR20030028407A (ko) 2003-04-08
US20030074646A1 (en) 2003-04-17
US6964031B2 (en) 2005-11-08
KR100506106B1 (ko) 2005-08-05
TW569295B (en) 2004-01-01
CN1212642C (zh) 2005-07-27

Similar Documents

Publication Publication Date Title
CN1212642C (zh) 掩模图形制成方法及半导体装置的制造方法
CN1229701C (zh) 用于支持金属板加工的集成支持系统
CN100337239C (zh) 曝光装置判定系统、判定方法和半导体器件制造方法
CN1244958C (zh) 掩模缺陷检查方法及其应用
CN1275176C (zh) 决定加工参数、决定加工参数和设计规则至少一方的方法
US7289859B2 (en) Method for determining parameter of product design and its supporting system
CN1300836C (zh) 电路仿真方法
CN1384538A (zh) 半导体集成电路的不良检测方法和不良检测装置
CN1871563A (zh) 加工信息产生装置、程序和加工信息产生方法
CN1648768A (zh) 自动设计装置和方法及所制中间掩模组和半导体集成电路
CN1846170A (zh) 使用设计者意图数据检查晶片和掩模版的方法和系统
CN1910516A (zh) 用于检测标线设计数据中的缺陷的计算机实现方法
CN1392954A (zh) 缺陷知识库
CN1369114A (zh) 修改集成电路的方法
CN1841388A (zh) 光掩模的制造方法和利用光掩模制造半导体器件的方法
US8839158B2 (en) Pattern designing method, pattern designing program and pattern designing apparatus
CN1503056A (zh) 一种设计交替相移掩模的方法
CN1383188A (zh) 曝光掩模的图案修正方法和半导体器件的制造方法
CN1681085A (zh) 电子束描绘系统、方法、程序及直接描绘制造半导体器件方法
TWI237746B (en) Optical proximity correction method
CN1444161A (zh) 物料清单(bom)数据的拆分方法
JP4607380B2 (ja) パターン検出方法、パターン検査方法およびパターン修正、加工方法
JP2003107664A (ja) マスクパターン作成方法及び半導体装置の製造方法
US20060039596A1 (en) Pattern measuring method, pattern measuring apparatus, photo mask manufacturing method, semiconductor device manufacturing method, and computer program product
CN1825324A (zh) 布局最佳化方法和光掩模、半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050727

Termination date: 20120929