KR20030028407A - 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 - Google Patents

마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030028407A
KR20030028407A KR1020020058779A KR20020058779A KR20030028407A KR 20030028407 A KR20030028407 A KR 20030028407A KR 1020020058779 A KR1020020058779 A KR 1020020058779A KR 20020058779 A KR20020058779 A KR 20020058779A KR 20030028407 A KR20030028407 A KR 20030028407A
Authority
KR
South Korea
Prior art keywords
correction
group
library
edge coordinate
correction value
Prior art date
Application number
KR1020020058779A
Other languages
English (en)
Other versions
KR100506106B1 (ko
Inventor
고따니도시야
다나까사또시
이노우에소이찌
고바야시사찌꼬
이찌까와히로따까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001375025A external-priority patent/JP4592240B2/ja
Priority claimed from JP2002271546A external-priority patent/JP3609810B2/ja
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030028407A publication Critical patent/KR20030028407A/ko
Application granted granted Critical
Publication of KR100506106B1 publication Critical patent/KR100506106B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서, 상기 설계 패턴의 설계가 종료할 때까지, 상기 설계 패턴의 에지 좌표군과, 상기 에지 좌표군을 보정하기 위한 보정값군과의 쌍이 등록된 보정 라이브러리를 작성하고, 설계 종료 후의 설계 패턴의 제1 에지 좌표군을 취득하고, 제1 에지 좌표군과 일치하는 에지 좌표군에 대응하는 보정값군이 상기 보정 라이브러리에 등록되어 있는지 조사하며, 등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제1 에지 좌표군의 보정값군을 산출하고, 제1 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고, 등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하고, 산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 설계 패턴을 보정하여 마스크 패턴을 생성하는 것을 포함한다.

Description

마스크 패턴 작성 방법 및 반도체 장치의 제조 방법{METHOD OF GENERATING MASK PATTERN AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치를 제조하기 위한 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법에 관한 것이다.
최근의 반도체 제조 기술의 진보는 매우 눈부시고, 최소 가공 치수 0.18㎛ 사이즈의 반도체가 양산되고 있다. 이러한 미세화는 마이크로 프로세스 기술, 광 리소그래피 기술 및 에칭 기술 등의 미세 패턴 형성 기술의 비약적인 진보에 의해 실현되고 있다. 패턴 사이즈가 충분히 큰 시대에는 웨이퍼 상에 형성하고자 하는 LSI 패턴의 평면 형상을 그대로 설계 패턴으로 하여 그리고, 그 설계 패턴에 충실한 마스크 패턴을 작성하고, 그 마스크 패턴을 투영 광학계에 의해 웨이퍼 상에 전사하고, 지지 기재를 에칭함으로써 거의 설계 패턴대로의 패턴을 웨이퍼 상에 형성할 수 있었다. 그러나, 패턴의 미세화가 진행됨에 따라, 각 프로세스로 패턴을 충실히 형성하는 것이 점점 더 곤란하게 되어, 최종적인 완성 치수가 설계 패턴대로 되지 않는 문제가 있었다.
특히, 미세 가공을 달성하는데 가장 중요한 리소그래피 및 에칭 프로세스에 있어서는 형성하고자 하는 패턴의 주변에 배치된 다른 패턴 레이아웃 환경이 그 패턴의 치수 정밀도에 크게 영향을 준다. 따라서, 이들 영향을 저감시키기 위해서, 가공 후의 치수가 소망 패턴으로 형성되도록, 사전에 설계 패턴에 보조 패턴을 부가하는 광 근접 효과 보정(OPC: Optical Proximity Correction) 또는 프로세스 근접 효과 보정(PPC: Process Proximity Correction) 기술 등(이하, PPC 방법이라고 함)이 특개평9-319067호 공보나, SPIE Vol. 2322(1994) 374(Large Area Optical Proximity Correction using Pattern Based Correction, D. M. Newmark et, al)에 보고되어 있다.
PPC 방법은 크게 두 가지 방법으로 분류되고, 보정값을 임의의 기준에 따라룰화하고, 그 룰에 기초하여 패턴 보정을 행하는 룰 베이스 PPC 방법과, 마스크, 리소그래피, 에칭 프로세스를 통과한 후의 웨이퍼 상에서의 완성 형상을 예측할 수 있는 모델을 작성하고, 시뮬레이터를 이용하여 보정값을 산출하는 모델 베이스 PPC 방법이 있다. 룰 베이스 PPC 방법에서는 고속 보정이 가능하지만, 고정밀도의 보정을 행하는 것이 곤란하고, 시뮬레이션 베이스 PPC 방법에서는 고정밀도의 보정이 가능하지만, 광학 시뮬레이션 등의 복잡한 계산이 필요하게 되므로 보정값 산출에 시간이 걸려, 마스크 작성의 총 처리 시간(TAT: turn around time)이 악화된다.
보정값 산출의 시간을 저감시키기 위해서, 상기 공지예에서는 이하의 방법을 제안하여 보정값 산출 시간을 저감시키고 있다. 도 11에 이 방법의 일례를 도시한다.
단계 S501
설계 레이아웃에 기준점을 설정하고, 그 기준점을 중심으로 한 임의의 크기의 영역을 추출한다. 상기 특개평9-319067호 공보에서는 「주위의 레이아웃에 대응하여」 이 기준점이 결정되고, SPIE에서는 「코너나 라인 세그먼트에 대응하여」 이 기준점이 결정된다는 기술이 있다.
단계 S502
영역 내에 포함되는 에지 좌표군(이후, 보정 환경이라고 함)과, 그 보정 환경에 대응하는 보정값이 수록된 데이터 베이스(이 데이터 베이스를 이후, 보정값 라이브러리라고 함)를 조사하여, 이 보정값 라이브러리에, 단계 S501에서 추출된 보정 환경과 일치하는 것이 있는지의 여부를 검색한다.
단계 S503
만약, 일치하는 것이 존재하는 경우에는, 대응하여 수록되어 있는 보정값을 참조하여, 보정을 행한다.
단계 S504
만약, 일치하는 것이 존재하지 않는 경우에는, 광학 시뮬레이션, 프로세스 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등에 의해, 보정값을 산출한다. 그리고, 그 때의 보정 환경과, 대응하는 보정값을 보정값 라이브러리에 추가한다.
모든 기준점에 대하여, 상기 단계 S501∼S504의 처리를 행하여, 마스크 패턴의 작성이 종료한다.
이 보정 방법에서는 한 번 나타난 보정 환경과 그에 대응하는 보정값이 보정값 라이브러리에 수록되므로, 다시 동일한 환경이 나타나더라도 보정값 산출을 행할 필요가 없다. 그 결과, 시간을 요하는 시뮬레이션의 횟수를 가능한 한 적게 할 수 있으므로, 마스크 패턴의 작성 시간을 저감시킬 수 있다.
실제 디바이스 개발에서는, 최초로 디바이스 특성 측정 및 프로세스 플로우 구축을 목적으로 한 소규모 설계 데이터가 작성되고, 그 데이터에 기초하여 마스크 작성이 행해진다. 그 후, 양산용 제품이 개발되고, 또한 그 제품에 파생되는 제품(파생품이라고 함)이 제조되는 경우도 있다. 이들 소규모 데이터, 양산용 제품이나 파생품에 사용되는 패턴 레이아웃의 종류는 반드시 전부 다른 것은 아니고, 중복되어 있는 패턴 종류가 수많이 존재한다. 또한, 디바이스 개발 시에는 주로마스크, 리소그래피, 에칭 등의 미세 가공 프로세스의 조건 변경에 수반하는 마스크의 개판(改版)도 때때로 행해진다.
이와 같은 상황 하에서는, 종래의 마스크 패턴 처리를 행한 경우, 이하와 같은 점에서 마스크 작성의 TAT를 지연시키는 문제점이 생각된다. 우선, 마스크 패턴의 작성 개시 시의 보정값 라이브러리에는 에지 좌표군과 그에 대응하는 보정값이 포함되지 않기 때문에, 입력되는 에지 좌표군을 시뮬레이션으로 보정값을 구하는 비율이 매우 높다. 이것은 설계 데이터의 규모가 클수록, 시뮬레이션되는 보정 환경 수가 증대하여, 마스크 작성의 TAT를 악화시키는 원인이 된다.
또한, 종래법에서는 마스크의 개판 시에도 보정값 라이브러리를 재차 신규로 작성할 필요가 있어, 상기한 바와 같은 상황을 감안하여 보정값 라이브러리를 효율적으로 사용하는 방법에 대한 기술은 일체 이루어져 있지 않다.
상술한 바와 같이 마스크 패턴의 작성 개시 시에는, 보정값 라이브러리에 에지 좌표군과 그에 대응하는 보정값이 입력되어 있지 않으며, 시뮬레이션으로 보정값을 산출하는 비율이 많아, 마스크 패턴 작성의 TAT를 악화시키는 문제가 있었다.
또한, 종래법에서는 마스크의 개판 시에도 보정값 라이브러리를 재차 신규로 작성할 필요가 있어, 상기한 바와 같은 상황을 감안하여 보정값 라이브러리를 효율적으로 사용하는 방법에 대한 기술은 일체 이루어져 있지 않다.
도 1은 제1 실시예에 따른 마스크 패턴 작성 장치의 개략 구성을 도시하는 블록도.
도 2는 제1 실시예에 따른 마스크 패턴의 작성 방법을 설명하기 위한 흐름도.
도 3은 제1 실시예에 따른 마스크 패턴의 작성 방법을 설명하기 위한 흐름도.
도 4는 제1 실시예에 따른 마스크 패턴의 작성 방법의 개념을 나타내는 도면.
도 5는 제2 실시예에 따른 보정값 라이브러리 편집 툴의 개략 구성을 도시하는 블록도.
도 6은 제4 실시예에 따른 마스크 데이터 작성 장치의 개략 구성을 도시하는 블록도.
도 7은 제4 실시예에 따른 마스크 데이터의 작성 방법을 설명하는 흐름도.
도 8은 제4 실시예에 따른 마스크 데이터 작성 후의 처리를 설명하는 흐름도.
도 9는 설계 데이터의 보정 시간을 나타내는 도면.
도 10은 제5 실시예에 따른 마스크 생성 시스템의 개략 구성을 도시하는 도면.
도 11은 종래의 마스크 패턴의 작성 방법을 설명하기 위한 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 마스크 패턴 작성 장치
101 : 기준점 설정부
102 : 에지 좌표군 산출부
103 : 보정 라이브러리 참조부
104 : 에지 이동부
105 : 보정값군 산출부
106 : 에지 좌표군·보정값군 등록부
111 : 설계 패턴/마스크 패턴 저장부
112 : 보정 라이브러리
113 : 보정 파라미터
(1) 본 발명의 일례에 따른, 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
상기 설계 패턴의 설계가 종료할 때까지, 상기 설계 패턴의 에지 좌표군과, 상기 에지 좌표군을 보정하기 위한 보정값군과의 쌍이 등록된 보정 라이브러리를 작성하고,
설계 종료 후의 설계 패턴의 제1 에지 좌표군을 취득하며,
제1 에지 좌표군과 일치하는 에지 좌표군에 대응하는 보정값군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제1 에지 좌표군의 보정값군을 산출하며,
제1 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 설계 패턴을 보정하여 마스크 패턴을 생성하는 것을 포함한다.
(2) 본 발명의 일례에 따른, 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
에지 좌표군과, 상기 에지 좌표군을 보정하기 위한 보정값군이 등록된 보정 라이브러리를 준비하고,
제1 설계 종료 후의 설계 패턴의 제1 에지 좌표군을 취득하며,
제1 에지 좌표군과 일치하는 에지 좌표군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제1 에지 좌표군의 보정값군을 산출하며,
제1 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 제1 설계 패턴을 보정하여, 제1 마스크 패턴을 생성하고,
제1 설계 패턴과는 다른 제2 설계 패턴의 제2 에지 좌표군을 취득하며,
제2 에지 좌표군과 일치하는 에지 좌표군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제2 에지 좌표군의 보정값군을 산출하며,
제2 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 제2 설계 패턴을 보정하여, 제2 마스크 패턴을 생성하는 것을 포함한다.
(3) 본 발명의 일례에 따른, 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
설계 패턴을 준비하고,
보정 파라미터를 준비하며,
에지 좌표군과, 에지 좌표군을 보정하기 위한 보정값군과의 쌍이 등록된 제1 보정 라이브러리를 준비하고,
상기 설계 패턴의 에지 좌표군을 취득하며,
제1 보정 라이브러리에 등록된 정보 및 상기 보정 파라미터를 이용한 시뮬레이션으로부터, 상기 취득된 에지 좌표군에 일치하는 에지 좌표군과 보정값군과의 쌍만이 등록된 제2 보정 라이브러리를 작성하고,
상기 제2 보정 라이브러리에 등록된 에지 좌표군과 보정값군을 이용하여, 상기 설계 패턴을 보정하여 마스크 패턴을 생성하는 것을 포함한다.
본 발명의 실시예를 이하에 도면을 참조하여 설명한다.
〈제1 실시예〉
본 발명의 제1 실시예를 설명한다. 우선, 종래의 디바이스 개발의 흐름에 따른 마스크 패턴 보정 처리 방법을, 도 1에 도시한다. 통상, 메모리, 로직 등의 디바이스 개발은 도 1의 화살표로 나타내는 흐름에 따라 행해진다. 최초로, 소규모 테스트 샘플이 작성되고, 그 테스트 샘플은 프로세스 플로우의 구축이나 디바이스의 기본 특성을 측정하는 것을 주 목적으로서 이용된다. 이 테스트 샘플을 이용하여 기본적인 평가가 종료된 후에, 제품 디바이스를 작성하기 시작한다.
따라서, 도 1은 본 발명의 제1 실시예에 따른 마스크 데이터 작성 장치의 개략 구성을 도시하는 블록도이다. 도 2∼3은 본 발명의 제1 실시예에 따른 마스크 데이터의 작성 방법을 설명하는 흐름도이다. 도 4는 본 발명의 제1 실시예에 따른 마스크 패턴 작성 방법의 개념을 설명하는 도면이다.
여기서, 도 1은 본 발명의 제1 실시예에 따른 마스크 패턴 보정 처리 방법을 설명하는 도면이다.
(단계 S101)
우선, 테스트 샘플의 설계를 개시한다.
(단계 S102)
테스트 샘플의 설계가 종료하기 전에, 보정값 라이브러리(112)를 작성한다. 보정값 라이브러리(112) 내에는 디바이스의 종류, 레이어 종류, 프로세스 파라미터 등에 의해 분류된 각각의 보정값 라이브러리 파일이 관리되고 있다. 테스트 샘플의 마스크 패턴의 생성을 행하는 경우, 보정값 라이브러리(112) 내에는 데이터가 없다. 그러나, 테스트 샘플의 설계가 종료하기 전에, 에지 좌표군과 에지 좌표군에 대응하는 보정값군으로 이루어지는 보정 정보를 보정값 라이브러리(112)에 입력해 두는 것이 바람직하다. 테스트 샘플의 설계 종료 전에, 에지 좌표군에 대한 보정값군을 작성하는 방법의 예를, 이하에 네 가지로 설명한다.
제1 작성 방법: 테스트 샘플에 사용되는 패턴군을 설계 중 또는 종료 전에 사전에 입수한다. 그 패턴군의 에지 좌표에 대응하는 보정값군을 산출한다.
제2 작성 방법: 배선 패턴의 설계에 이용되고 있는 스탠다드 셀이나 매크로 셀 등의 모듈의 정보를 사전에 설계자로부터 입수한다. 입수한 모듈의 패턴에 대해서 사전에 시뮬레이션을 행하여, 각 모듈의 패턴의 에지 좌표군에 대한 보정값군을 구한다.
제3 작성 방법: 설계자가 레이아웃 설계 시에, 웨이퍼 상에서의 완성 형상을 예측하기 위해서 소규모 패턴으로, 데이터 처리 및 리소그래피 시뮬레이션을 행하고 있는 경우가 있다. 그 경우에는 그 데이터 처리 시에 작성되는 라이브러리 파일을 설계자로부터 회수한다.
제4 작성 방법: 이전 세대에 사용된 설계 자산(설계 레이아웃)을 지금 세대에서의 디자인 룰(D, R.: design rule)을 만족하도록 축소하여, 지금 세대에서 사용되는 것이 예측되는 설계 레이아웃을 작성한다. 그 설계 레이아웃에 기초하여 데이터 처리 시에 사용되는 라이브러리 파일을 작성한다.
제1 작성 방법은 사전에 설계자와의 합의가 있으면, 설계 중/설계 종료 전의 데이터를 입수하는 것은 비교적 용이하다. 제2 작성 방법은 각 모듈마다 설계를 행하는 논리 디바이스 등에서 유효한 방법이다.
또한, 금후 리소그래피 프로세스의 곤란도가 증가하면, 설계자 자신이 설계하면서, 그 패턴이 웨이퍼 상에 형성 가능한지를 시뮬레이션 결과에 기초하여 판단할 필요가 있다. 이러한 설계 형태를 상정한 경우에는 소규모 데이터로, 빈번하게 데이터 처리 및 리소그래피 시뮬레이션이 반복하여 행해지기 때문에, 그 때에 생성되는 라이브러리 파일을 회수함으로써, 테스트 샘플에 포함되는 패턴군을 사전에알 수 있다.
또한, 제4 작성 방법에서는 본 세대에서의 D. R과, 이전 세대에서 사용된 설계 레이아웃을 컴팩션 툴이라고 불리는 툴에 입력함으로써, 이전 세대의 설계 레이아웃을 본 세대의 D. R.을 만족하는 설계 레이아웃에 컴팩션할 수 있다. 이 툴을 사용함으로써, 설계자가 레이아웃을 설계하기 전에, 본 세대에서 사용하는 것이 예측되는 설계 레이아웃을 어느 정도 준비할 수 있다. 이렇게 해서 예측된 설계 레이아웃으로부터 사전에 본 세대에서 사용될 것으로 생각되는 패턴군을 예측할 수도 있다.
(단계 S103)
테스트 샘플의 레이아웃 종료 후, 설계 패턴/마스크 패턴 저장부(111)에 테스트 샘플의 설계 패턴(제1 설계 패턴)(111a)의 데이터를 저장한다.
(단계 S104)
마스크 패턴 작성 장치(100)의 기준점 설정부(101)가 테스트 샘플의 설계 패턴(111a)의 소정의 위치에 기준점을 설정한다. 각 기준점을 중심으로 한 임의의 크기의 영역을 추출한다. 여기서, 추출하는 영역은 보정 대상점으로부터 근접 효과가 미치는 범위이다. 기준점은 주위의 레이아웃에 대응하여, 코너부나 변에 대응하여 설정된다.
(단계 S105)
단계 S104에서 설정된 모든 기준점에 대하여, 보정이 행해졌는지 확인한다. 모든 기준점에 대하여 보정이 행해져 있지 않는 경우, 단계 S106으로 진행한다.모든 기준점에 대하여 보정이 행해져 있는 경우, 단계 S112로 진행한다.
(단계 S106)
마스크 패턴 작성 장치(100)의 에지 좌표군 산출부(102)는 추출된 영역 내에 포함되는, 패턴의 에지의 좌표 위치를 구한다. 이후, 구해진 좌표 위치의 집합을 에지 좌표군이라고 부르기로 한다.
(단계 S107)
계속해서, 마스크 패턴 작성 장치(100)의 보정 라이브러리 참조부(103)는 그 에지 좌표군과 대응하는 보정값군으로 이루어지는 보정 정보가 포함된 보정 라이브러리(112)를 참조하고, 이 보정 라이브러리(112)에, 단계 S106에서 구해진 에지 좌표군과 일치하는 것이 있는지의 여부를 검색한다.
(단계 S108)
보정 라이브러리(112)에 에지 좌표군이 있는 경우, 보정 라이브러리 참조부(103)는 보정 라이브러리(112)로부터 에지 좌표군에 대응하는 보정값군을 취득한다.
(단계 S109)
보정 라이브러리 참조부(103)는 에지 좌표군과 취득한 보정값군을 마스크 패턴 작성 장치(100)의 에지 이동부(104)에 건네 준다. 그리고, 에지 이동부는 건네받은 보정값군에 기초하여, 설계 패턴/마스크 패턴 저장부(111)에 저장되어 있는 테스트 샘플의 설계 패턴(111a) 중의 에지 좌표군을 포함하는 변의 에지를 이동시킨다.
(단계 S110)
보정 라이브러리(112)에 에지 좌표군이 없는 경우, 마스크 패턴 작성 장치(100)의 보정값군 산출부(105)는 보정 파라미터(113)의 조건 하에서, 광학 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등을 이용한 0PC, 및 프로세스 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등을 이용한 PPC에 의해, 에지 좌표군에 대응하는 보정값군을 산출한다. 보정 파라미터(113)는 광학 파라미터 및 프로세스 파라미터로 구성되어 있다. 또, 프로세스 근접 효과가 문제가 되지 않는 경우, 프로세스 근접 효과 보정을 행할 필요는 없고, 광 근접 효과 보정만을 행하면 된다.
(단계 S111)
마스크 패턴 작성 장치(100)의 에지 좌표군·보정값군 등록부(106)는 단계 S110에서 새롭게 구해진 보정값군과, 그에 대응하는 에지 좌표군을 보정값 라이브러리(112)에 추가 저장한다. 그 후, 단계 S107∼S109를 순차적으로 실행한다.
(단계 S112)
이상의 처리가 각 기준점에 대하여 실시되고, 모든 기준점에 대한 광 근접 효과 보정 및 프로세스 근접 효과 보정이 실시되면, 테스트 샘플의 마스크 패턴(제1 마스크 패턴)의 작성이 종료한다.
(단계 S113, S114, S115)
작성된 마스크 패턴을 이용하여 마스크를 작성하고, 작성된 마스크를 이용하여 테스트 샘플을 작성한다(S113). 이 테스트 샘플을 이용하여 프로세스 플로우의구축이나 디바이스의 기본 특성의 평가를 행한다(S114). 그리고, 제품 디바이스의 설계를 행한다(S115).
(단계 S116)
제품 디바이스의 설계가 종료하면, 제품 디바이스의 설계 패턴(제2 설계 패턴)(111b)을 설계 패턴/마스크 패턴 저장부(111)에 저장한다.
(단계 S117)
기준점 설정부(101)는 설계 데이터 저장부(111)에 저장되어 있는 제품 디바이스의 설계 데이터(111a)로부터, 제품 디바이스의 설계 패턴(111b) 상의 임의의 위치에 기준점을 복수 설정한다. 각 기준점을 중심으로 한 임의의 크기의 영역을 추출한다. 여기서, 추출하는 영역은 보정 대상점으로부터 근접 효과가 미치는 범위이다. 기준점은 주위의 레이아웃에 대응하여, 코너부나 변에 대응하여 설정된다.
(단계 S118)
단계 S117에서 설정된 모든 기준점에 대하여 보정이 행해졌는지 확인한다. 모든 기준점에 대하여 보정이 행해져 있지 않는 경우, 단계 S119로 진행한다. 모든 기준점에 대하여 보정이 행해져 있는 경우, 단계 S125로 진행한다.
(단계 S119)
에지 좌표군 산출부(102)는 각 기준점을 중심으로 하여 추출된 영역 내에 포함되는, 패턴의 에지의 좌표 위치를 구한다.
(단계 S120)
계속해서, 보정 라이브러리 참조부(103)는 그 에지 좌표군에 대응하는 보정값군이 수록된 보정 라이브러리(112)를 참조하고, 이 보정 라이브러리(112)에 단계 S119에서 구해진 에지 좌표군과 일치하는 것이 있는지를 검색한다.
(단계 S121)
보정 라이브러리(112)에 에지 좌표군이 있는 경우, 보정 라이브러리 참조부(103)는 보정 라이브러리(112)로부터 에지 좌표군에 대응하는 보정값군을 취득한다.
(단계 S122)
보정 라이브러리 참조부(103)는 에지 좌표군과 취득한 보정값군을 에지 이동부(104)에 건네 준다. 그리고, 에지 이동부(104)는 건네받은 보정값군에 기초하여, 설계 패턴/마스크 패턴 저장부(111)에 저장되어 있는 제품 디바이스의 설계 패턴(111b)의 에지 좌표군을 포함하는 변의 에지를 이동시킨다.
(단계 S123)
보정 라이브러리(112)에 에지 좌표군이 없는 경우, 보정값군 산출부(105)는 보정 파라미터(113)의 조건 하에서, 광학 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등을 이용한 OPC 및 프로세스 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등을 이용한 PPC에 의해, 에지 좌표군에 대응하는 보정값군을 산출한다.
(단계 S124)
에지 좌표군·보정값군 등록부(106)는 단계 S123에서 새롭게 구해진 보정값군과, 그에 대응하는 에지 좌표군을 보정 라이브러리(112)에 추가 저장한다. 그 후, 단계 S120∼S122를 순차적으로 실행한다.
(단계 S125)
이상의 처리가 각 기준점에 대하여 실시되고, 모든 기준점에 대한 광 근접 효과 보정 및 프로세스 근접 효과 보정이 실시되면, 제품 디바이스의 마스크 패턴의 작성이 종료한다.
그 후, 작성된 마스크 패턴에 기초하여 실제로 마스크를 제조한다. 그 후, 제조된 마스크를 이용하여, 반도체 장치의 제조 도중의 반도체 기판 위에 형성된 레지스트막 등(피가공막)에 대하여 노광을 행하고, 공지의 방법을 이용하여 반도체 장치를 제조한다.
상술한 마스크 패턴 작성 방법에서는 테스트 샘플에 포함되는 에지 좌표군의 일부와 그에 대응하는 보정값군이 사전에 보정 라이브러리(112)에 수록되어 있으므로, 보정값군 산출을 위한 시뮬레이션 횟수를 저감시킬 수 있다.
그리고, 제품 디바이스의 마스크 데이터를 작성할 때에는 보정 라이브러리(112)를 참조하면서 보정을 행한다. 또한, 테스트 샘플의 마스크 데이터 작성 후의 보정 라이브러리(112)에는 테스트 샘플의 좌표군에 대한 보정값군이 전부 수록되어 있다. 따라서, 종래와 같이 신규로 보정을 행하는 것보다, 시뮬레이션에 의한 보정값군의 산출의 횟수가 저감한다.
또한, 제품 디바이스용 마스크 작성 후, 마스크의 개판이 있거나, 파생 제품 디바이스를 작성하는 경우, 제품 디바이스의 마스크 데이터를 작성한 후의 보정 라이브러리(112)를 이용하여, 마스크 데이터를 작성함으로써, 마스크 데이터의 작성 시간을 단축할 수 있다.
이 방법으로 보정을 행하면, 보정 라이브러리 파일에는 보정 패턴에 대한 정보와 그 보정이 점차 저장되므로, 새로운 마스크 데이터 작성 시에는 시뮬레이션에 의한 보정값군 산출의 횟수가 격감한다. 이에 의해, 마스크 작성에 필요한 시간을 대폭 저감시킬 수 있다.
〈제2 실시예〉
제1 실시예에서 설명한 바와 같이 라이브러리 데이터 베이스에서 보정 라이브러리 파일을 관리하고, 그 라이브러리 파일을 보정 때마다 취득하여 마스크 패턴 보정을 행함으로써, 시뮬레이션에 의한 보정값군 산출 시간을 저감시킬 수 있고, 마스크 패턴 보정 처리 시간을 저감시킬 수 있는 것을 알 수 있었다. 그러나, 실제로는 보정 라이브러리(112)에 수록되어 있는 보정값군은 프로세스의 변경에 따라 변경할 필요가 있다. 테스트 샘플 보정 시에 사용한 보정 파라미터는 제품에 대해서도 마찬가지인 것은 거의 없고, 테스트 샘플 시와는 다른 제품 시에서의 보정 파라미터를 이용하여 보정값군을 산출하는 것이 필요하게 된다.
따라서, 본 발명자들은 보정 라이브러리(112)의 편집 툴을 개발하였다. 도 5에 보정 라이브러리 편집 툴의 개략을 도시한다. 도 5는 제2 실시예에 따른 보정 라이브러리 편집 툴의 개략 구성을 도시하는 블록도이다.
이 보정 라이브러리 편집 툴(200)은 마스크 패턴 작성 장치(100)의 보정값군 산출부(105)와 동일한 기능을 갖는 보정값군 산출부(201)와, 보정값군재기입부(202)로 구성되어 있다. 보정 파라미터(114)가 보정 라이브러리 편집 툴(200)에 입력되면, 보정값군 산출부(201)는 보정 라이브러리(112)로부터 에지 좌표군을 순차적으로 판독하고, 판독된 각 에지 좌표군에 대하여 각각 보정값군을 산출한다. 보정 라이브러리(112)에 저장되어 있는 보정값군은 보정값군 재기입부(202)에 의해, 새롭게 산출된 보정값군으로 재기입된다.
이 보정 라이브러리 편집 툴(200)을 이용하면, 테스트 샘플, 제품 디바이스에 포함되는 보정 패턴의 에지 좌표군마다, 새로운 프로세스에 적용되는 보정값군을 산출해 둘 수 있다.
이 보정 라이브러리 편집 툴(200)을 이용함으로써, 마스크 패턴 보정 처리를 개시하기 전에, 오프 라인을 이용하여 라이브러리 파일만을 최신의 보정값군으로 편집할 수 있으므로, 마스크 패턴 보정 처리 중에 시간이 걸리는 시뮬레이션을 행할 필요가 없어져, 마스크 패턴 보정 처리 시간의 저감 및 마스크 작성의 TAT를 향상시킬 수 있다. 또한, 보정 라이브러리 편집 툴(200)의 편집 작업을 복수의 CPU, 복수의 컴퓨터로 병행 처리를 행하면, 보정 라이브러리를 보다 고속으로 편집할 수 있다.
이와 같이 하여, 프로세스 및 보정 파라미터가 변하는 것에 대응하여 보정 라이브러리도 갱신할 수 있어, 프로세스가 변한 경우에도 단시간에 데이터 처리를 행할 수 있게 되었다.
또, 보정 라이브러리(112)의 보정값군을 갱신할 필요는 없고, 에지 좌표군에 대하여 새롭게 산출된 보정값군을 추가 대응시켜도 된다.
〈제3 실시예〉
제1 실시예에 따라, DRAM층의 메탈층을 보정하였다. 우선, 테스트 샘플을 보정하고, 보정에 의해 작성된 라이브러리 파일을 보존해 둔다. 그리고, 제품 데이터를 테스트 샘플로부터 작성된 라이브러리 파일을 이용한 경우와, 이용하지 않는 경우에 각각 보정을 행하고, 각각에서의 데이터 처리 시간을 산출하였다. 그 결과, 라이브러리 파일이 있는 경우의 보정 시간은 없는 경우의 보정 시간의 1/10배 정도로까지 단축되는 것이 발견되었다.
또한, 이 세대의 파생품에 대해서도, 마찬가지의 방법으로 보정을 행하였다. 종래라면, 라이브러리를 처음부터 작성할 필요가 있어, 데이터 처리 시간이 상당히 걸렸지만, 파생품에서는 그 마더 제품에 대한 라이브러리 파일이 이미 존재하고 있으며, 공통의 패턴군이 다수 사용되고 있기 때문에, 매우 고속으로 보정할 수 있는 것이 발견되어, 파생품에 대해서도 매우 유효하다는 것을 알 수 있었다.
〈제4 실시예〉
도 6은 본 발명의 제4 실시예에 따른 마스크 데이터 작성 장치의 개략 구성을 도시하는 블록도이다. 도 7은 본 발명의 제4 실시예에 따른 마스크 데이터의 작성 방법을 설명하는 흐름도이다.
이하에서는 마스크 데이터의 작성 방법을 설명하면서 마스크 데이터 작성 장치의 구성을 설명한다.
(단계 S301)
테스트 샘플의 레이아웃 종료 후, 패턴의 설계 데이터(301)를 입력한다. 또한, 마스크 조건, 리소그래피 조건, 현상 조건, 에칭 조건 등의 보정 파라미터(302)도 입력한다.
(단계 S302)
제1 보정 라이브러리(311)를 준비한다. 제1 보정 라이브러리(311)에는 에지 좌표군과, 이 에지 좌표군에 대응하는 보정값군으로 이루어지는 보정 정보가 1조 이상 저장되어 있다. 제1 보정 라이브러리(311) 내에는 디바이스의 종류, 층 종류, 보정 파라미터, 마이크로 프로세스, 리소그래피 프로세스, 에칭 프로세스 및 광 근접 효과 보정 등에 의해 분류된 각각의 보정 라이브러리 파일이 관리되어 있다.
(단계 S303)
기준점 설정부(321)가 설계 데이터(301)로부터 얻어지는 패턴의 소정의 위치에 기준점을 설정한다. 각 기준점을 중심으로 한 임의의 크기의 영역을 추출한다. 여기서, 추출하는 영역은 기준점으로부터 근접 효과가 미치는 범위이다. 기준점은 주위의 레이아웃에 대응하여, 코너부나 변에 대응하여 설정된다.
(단계 S304)
에지 좌표군 산출부(322)는 추출된 영역 내에 포함되는, 패턴의 에지의 좌표 위치를 구한다. 이후, 구해진 좌표 위치의 집합을 에지 좌표군이라고 부르기로 한다.
(단계 S305)
단계 S304에서 구해진 에지 좌표군이 등록된 좌표군 라이브러리(303)를 작성한다. 좌표군 라이브러리(303)에 등록되어 있는 에지 좌표군은 단계 S304에서 구해진 에지 좌표군만이다.
(단계 S306)
좌표군 라이브러리(303)로부터, 하나의 에지 좌표군을 판독한다.
(단계 S307)
계속해서, 라이브러리 필터(323)는 그 에지 좌표군에 대응하는 보정값군이 수록된 제1 보정 라이브러리(311)를 참조하여, 이 제1 보정 라이브러리(311)에, 단계 S306에서 판독된 에지 좌표군과 일치하는 것이 있는지를 검색한다. 일치하는 에지 좌표군이 있는 경우, 단계 S308로 진행한다. 일치하는 에지 좌표군이 없는 경우, 단계 S309로 진행한다. 이 때, 제1 보정 라이브러리(311)의 참조 시, 설계 데이터의 설계 룰, 레이어에 대응하는 보정 라이브러리 파일을 참조한다.
(단계 S308)
단계 S107의 검색의 결과, 제1 보정 라이브러리(311)에 에지 좌표군이 있는 경우, 라이브러리 필터(323)는 제1 보정 라이브러리(311)로부터 에지 좌표군에 대응하는 보정값군을 취득한다. 보정값군의 취득 후, 단계 S310을 실행한다.
(단계 S309)
단계 S307의 검색의 결과, 제1 보정 라이브러리(311)에 에지 좌표군이 없는 경우, 보정값군 산출부(324)는 보정 파라미터(302)의 조건 하에서, 광학 시뮬레이션, 또는 보정값을 다항식으로 표현한 수식 등을 이용한 OPC 및 프로세스 시뮬레이션 또는 보정값을 다항식으로 표현한 수식 등을 이용한 PPC에 의해, 에지 좌표군에대응하는 보정값을 산출한다. 또, 프로세스 근접 효과가 문제가 되지 않는 경우, 프로세스 근접 효과 보정을 행할 필요는 없고, 광 근접 효과 보정만을 행하면 된다. 보정값군의 산출 후, 단계 S310으로 진행한다.
(단계 S310)
에지 좌표군과, 보정값군과의 조(組)가 등록된 제2 보정 라이브러리가 작성되어 있는지 조사한다. 제2 보정 라이브러리가 작성되어 있지 않는 경우, 단계 S112로 진행한다. 제2 보정 라이브러리가 작성되어 있는 경우, 단계 S111로 진행한다.
(단계 S311)
조사 결과, 제2 보정 라이브러리가 작성 완료된 경우, 단계 S308 또는 단계 S309에서, 취득 또는 산출된 보정값군과, 에지 좌표군과의 조합을 제2 보정 라이브러리(312)에 추가 등록한다. 등록 후, 단계 S313으로 진행한다.
(단계 S312)
조사 결과, 제2 보정 라이브러리가 작성 완료되지 않은 경우, 제2 보정 라이브러리(312)를 작성한다. 그리고, 취득 또는 산출된 보정값군과, 에지 좌표군과의 조합을 제2 보정 라이브러리(312)에 등록 작성한다. 제2 보정 라이브러리(312)의 작성 후, 단계 S313으로 진행한다.
(단계 S313)
제2 보정 라이브러리(312)와 좌표군 라이브러리(303)를 비교하여, 제2 보정 라이브러리(312)에 등록되어 있지 않는 에지 좌표군이 있는지 조사한다. 제2 보정라이브러리(312)에 등록되어 있지 않는 에지 좌표군이 있는 경우, 단계 S309로 되돌아간다. 제2 보정 라이브러리(312)에 등록되어 있지 않는 에지 좌표군이 없는 경우, 단계 S314로 진행한다.
(단계 S314)
마스크 데이터 작성부(325)는 제2 보정 라이브러리(312)에 등록되어 있는 보정값군에 기초하여, 상기 설계 데이터(301)를 보정하고, 마스크 데이터(304)를 작성한다. 생성된 마스크 데이터(304)는 처리의 의뢰처에게 건네진다.
다음으로, 마스크 데이터 작성 후의 처리에 대하여, 도 8을 참조하여 설명한다.
(단계 S401)
우선, 제1 보정 라이브러리(311)의 등록 데이터와, 제2 보정 라이브러리(312)의 등록 데이터를 병합한다.
(단계 S402)
병합된 라이브러리로부터 중복되어 있는 에지 좌표군의 한쪽을 삭제하여, 제3 보정 라이브러리를 작성한다.
또, 이 처리는 단계 S309에서 새롭게 산출된 보정값군과, 에지 좌표군으로 이루어지는 보정 정보를 순차적으로 제1 보정 라이브러리에 추가 등록함으로써도 행할 수 있다.
만일, 마스크 보정에 관한 파라미터(마스크, 리소그래피, 에칭 등)가 변경이 된 경우에는 보정 라이브러리에 수록되는 보정값군은 재산출되어, 다음 처리에 이용된다.
도 9에, 6개의 ASIC 디바이스(A∼F)의 컨택트홀층을, 라이브러리를 이용하지 않는 경우(종래법 1), 라이브러리를 이용한 종래의 보정 방법(종래법 2), 및 라이브러리를 이용한 본 실시예에 나타낸 방법으로 보정했을 때의 보정 시간을 나타낸다. 보정 시간은 라이브러리를 이용하지 않는 종래법 1의 보정 시간으로 규격되어 있다. 보정은 제품 A부터 F로 알파벳 순서로 행하고, 종래법에서는 라이브러리를 그대로 이용한 경우의 보정 시간, 본 방법은 완성된 라이브러리로부터 다음의 제품에 대하여 불필요한 환경을 제거한 라이브러리를 생성하고, 그 새로운 라이브러리를 이용한 경우의 보정 시간을 나타내고 있다.
도 9에 도시한 바와 같이 종래법 2의 보정 시간은 제품 B부터 D까지는 종래법 1의 보정 시간보다 짧아진다. 그러나, 제품 E, F의 경우, 종래법 2의 보정 시간은 종래법 1의 보정 시간이 보다 길게 되어 있다. 그 이유는 제품 E, F를 보정하는 데에 있어서 사용되지 않는 환경이 라이브러리에 존재하고 있기 때문에, 라이브러리로부터 제품 E, F에 있어서 유효한 환경만을 추출하는 시간이 증대했기 때문이다. 본 방법의 보정 시간은 종래법 1, 2의 보정 시간에 비하여 짧아지고 있다. 다른 종래법에 대하여 10% 정도의 보정 시간으로 처리할 수 있는 것이 발견되어, 마스크 작성에 있어서 매우 유효하다는 것을 알 수 있다.
통상, OPC 툴은 설계 데이터의 계층 구조를 변환하기 위한 계층 처리 툴을 갖고 있다. 패턴의 설계 데이터는 우선 계층 처리 툴에 입력되어, 소정의 계층 처리가 행해진 후에, OPC 툴에 입력된다. 계층 처리의 일례로서는, 설계 데이터의계층 구조를 전부 없앤 수평 데이터 구조로 변환하는 등의 처리가 있다.
계층 처리 툴에서는 계층 처리를 행한 후, 설계 데이터를 적당한 크기의 몇 개의 영역(유닛)으로 분할한다. 그리고, OPC 툴에는, 각 유닛별로 입력된다. OPC 툴에서는 입력된 유닛별로 처리가 행해진다. 그리고, 모든 유닛에 대하여 OPC 처리가 행해진다. 이 때, 각 유닛의 처리가 행해질 때마다 보정 라이브러리를 판독하여 에지 좌표군을 검색한다. 또한, 처리가 종료될 때마다 보정 라이브러리를 출력할 필요가 있다.
이 입출력의 횟수가 적을 때에는 입출력에 필요한 시간은 거의 무시할 수 있다. 유닛의 수가 증가하면, OPC 툴에의 보정 라이브러리의 입출력 횟수가 100회 이상 달하는 경우도 있다. 그러면, 라이브러리의 입출력 시간이 무시할 수 없을 정도로 커진다.
본 방법에서는 라이브러리에 수록되어 있는 보정에 공헌하지 않는 에지 좌표군을 사전에 제거한, 효율적인 보정 라이브러리(제2 보정 라이브러리)를 작성한다. 그리고, 효율적인 보정 라이브러리를 사용함으로써, 보정 라이브러리의 입출력 시간을 단축할 수 있다. 그 결과, 종래법에 비하여 보정 시간을 짧게 할 수 있다.
또, "유닛 수가 증가한다"고 하는 것은, "설계 데이터의 규모가 커진다"라고 바꿔 말할 수도 있다.
또한, 본 실시예에 나타낸 방법에서는 처리 전에 설계 데이터에 유효한 제1 보정 라이브러리를 얼마만큼 준비할 수 있는지가 매우 중요하게 된다. 이 준비 방법으로서, 주로 파생 품종과 마더 품종으로 나누어 생각할 수 있다. 마찬가지의디자인 룰을 갖는 복수의 디바이스(파생품종)의 경우, 생성된 라이브러리는 각각의 디바이스에 대하여 유효하게 된다. 따라서, 라이브러리의 재이용을 반복함으로써, 라이브러리를 성장시킬 수 있다.
또한, 마더 제품과 같이 신규로 개발되는 디바이스의 경우, 파생품과 같이 유효한 라이브러리가 존재하지 않는다. 그 경우에는 다른 방법으로 사전에 라이브러리를 생성시켜 둘 필요가 있다. 그 하나의 방법은 제1 실시예에서도 설명한 바와 같이 로직 디바이스의 경우, 스탠다드 셀이나, 매크로 셀 등의 모듈로부터 사전에 라이브러리를 생성하고, 그 라이브러리를 그 스탠다드 셀이나 매크로 셀이 사용된 디바이스의 보정을 고속으로 행할 수 있다. 또, 설계 중인 레이아웃으로부터 라이브러리를 사전에 작성하는 방법도 특원2001-375025호에 제안되어 있다. 예를 들면, 리소그래피 시뮬레이터에 의한 레이아웃 검증과 함께 라이브러리를 생성하는 방법을 들 수 있다.
또한, 설계 데이터가 생성되는 도중에 보정 라이브러리를 생성하는 것이 요구된다. 통상, 설계 데이터의 최종 검증을 위해서 디자인 룰 체크(DRC)에서의 검증이 행해진다. DRC 실행 시에는 거의 완성된 설계 데이터가 준비되어 있으므로, DRC 실행과 동시에 보정 라이브러리의 작성을 개시함으로써, 거의 완성된 설계 데이터로부터 에지 좌표군을 추출할 수 있다.
또한, 사전에 보정 라이브러리를 준비하기 위해서는 ASIC 제품 등의 세컨드 사이드 오프 시의 설계 레이아웃을 입수하고, 그 레이아웃으로부터 라이브러리를 작성하는 것도 고려된다. 이와 같이 설계 레이아웃이 완성된 시점에서, 보정 라이브러리를 사전에 작성해 둠으로써, OPC 처리 시에 사용하는 라이브러리를 처리 전에 준비할 수 있다.
〈제5 실시예〉
라이브러리 베이스 보정을 행하는 데 있어서는, 라이브러리에 수록되는 보정 정보를 마스크 보정에 적합한 설계 자산으로서 취급할 수 있다. 따라서, 이 설계 자산을 가능한 한 많이 수집함으로써, 보다 효율적인 보정이 가능하게 된다. 그 때문에 보정 라이브러리를 공유하여 사용하고, 새롭게 생성되는 라이브러리를 제공받음으로써, 고속 보정이 가능하게 되고, 또한 설계 자산을 늘릴 수 있다. 라이브러리를 공유화하여 사용하기 위해서는 라이브러리의 신뢰성을 보증할 필요가 있어, 제4 실시예에서 설명한 보정 라이브러리의 필터링, 보정값군의 갱신, 보정 라이브러리의 관리 등의 모든 공정을 수동이 아닌 자동화하는 것이 필수적이다.
도 10은 본 발명의 제5 실시예에 따른 마스크 생성 시스템의 개략 구성을 도시하는 도면이다. 이 시스템은 인터넷 또는 인트라넷을 경유한 서버 클라이언트형의 구성이다.
마스크 보정에 대한 클라이언트는 디바이스 제조 메이커나, 칩 설계 메이커, 마스크 제조 메이커나 프로세스 엔지니어 등을 들 수 있다. 클라이언트는 마스크 보정을 행하는 대상이 되는 설계 데이터와, 그 설계 데이터를 웨이퍼 상에 가공하는 프로세스를 선택하고, 처리 서버에 액세스한다.
칩 설계 메이커는 설계 데이터(301)를 제1 처리 서버(401)에 입력한다. 또한, 디바이스 제조 메이커는 보정 파라미터(302)를 제2 처리 서버(402)에 입력한다.
제1 처리 서버(401)는 설계 데이터(301)로부터 에지 좌표군을 추출하는 처리를 행한다. 그리고, 추출된 에지 좌표군만을 포함하는 좌표군 라이브러리(303)를 생성한다.
좌표군 라이브러리(303)는 네트워크(400)를 통해, 제2 처리 서버(402)에 보내진다. 제2 처리 서버(402)에는 에지 좌표군으로부터 보정값군을 구하기 위한 마스크 프로세스(MDP) 툴이 탑재되어 있다. MDP 툴은 에지 좌표군과 프로세스 조건으로부터, 시뮬레이션을 행하여 보정값군을 구한다. 제2 처리 서버(402)에서는 보정을 고속화시키기 위한 병렬이 가능하고, 또한 MDP 툴로부터는 처리를 고속화시키기 위한 분산 처리도 설정할 수 있게 되어 있다.
제2 처리 서버(402)는 좌표군 라이브러리(303)에 등록되어 있는 에지 좌표군에 일치하는 에지 좌표군이, 제1 보정 라이브러리(311)에 등록되어 있는지 확인한다. 일치하는 에지 좌표군이 있는 경우, 제1 보정 라이브러리(311)에 수록되어 있는 에지 좌표군과 보정값군을 제2 보정 라이브러리(312)에 등록한다. 일치하는 에지 좌표군이 없는 경우, 보정 파라미터와 에지 좌표군을 보정값군 산출 툴에 입력하여, 보정값군을 산출한다. 에지 좌표군과, 산출된 보정값군을 제2 보정 라이브러리(312)에 등록한다. 또, 제2 보정 라이브러리(312)가 존재하지 않을 때는 새롭게 작성하여 제2 보정 라이브러리(312)를 작성한다. 그리고, 작성된 제2 보정 라이브러리(312)에 에지 좌표군과 보정값군을 등록한다.
좌표군 라이브러리(303)에 등록되어 있는 전체 에지 좌표군에 대하여 에지좌표군과 보정값군을 제2 보정 라이브러리(312)에 등록한 후, 제2 보정 라이브러리(312)를 네트워크(400)를 통해 제1 처리 서버(401) 및 데이터 서버(410)에 송신한다. 제1 처리 서버(401)는 좌표군 라이브러리(303)와 제2 보정 라이브러리(312)와 설계 데이터(301)에 기초하여, 마스크 데이터(304)를 작성한다. 작성된 마스크 데이터(304)는 네트워크(400)를 통해, 제3 처리 서버(403)에 송신된다. 마스크 제조 메이커는 제3 처리 서버(403)에 저장된 마스크 데이터(304)에 기초하여, 마스크를 작성한다.
데이터 서버(410)는 제1 보정 라이브러리(311)와 제2 보정 라이브러리(312)를 병합한다. 그리고, 병합된 보정 라이브러리로부터 중복하는 보정 정보를 삭제한다. 또, 에지 좌표군과 새롭게 작성된 보정값군과의 조가 작성되었을 때에, 제1 보정 라이브러리에 추가 등록하도록 해도 된다.
갱신된 제1 보정 라이브러리는 다음의 마스크 데이터의 작성에 대하여, 데이터 서버(410)에 보관된다. 다음의 설계 데이터는 상기와 마찬가지의 흐름으로 작성한다.
여기에서 설명하는 서버 클라이언트 방식의 마스크 보정 방법 및 시스템을 채용함으로써, 클라이언트는 고속으로 마스크 보정을 행할 수 있고, 또한 라이브러리에 수록되는 설계 자산(에지 좌표군)을 용이하게 수집할 수 있다.
또, 칩 설계 메이커, 디바이스 제조 메이커 및 마스크 제조 메이커는 각각이 별개의 메이커가 아닌 경우가 있다. 그 때문에, 제1 처리 서버와 제2 처리 서버, 제2 처리 서버와 제3 처리 서버, 또는 제1 처리 서버와 제3 처리 서버가 동일한 처리 서버이어도 된다.
또한, 서버 내부에서 기동되는 프로그램을 JAVA 등의 인터넷 지향의 언어로 프로그래밍함으로써, 수동이 아니고 모든 처리를 자동화할 수 있다. 그 결과, 수고가 적어지게 될뿐만 아니라, 라이브러리의 신뢰성을 크게 향상시킬 수 있다.
또, 본 발명은 상기 각 실시예에 한정되는 것이 아니고, 실시 단계에서는 그 요지를 일탈하지 않는 범위에서 다양하게 변형하는 것이 가능하다. 또한, 상기 실시예에는 여러가지의 단계의 발명이 포함되어 있으며, 개시되는 복수의 구성 요건에 있어서의 적절한 조합에 의해 여러가지의 발명이 추출될 수 있다. 예를 들면, 실시예에 나타내는 전체 구성 요건으로부터 몇 개의 구성 요건이 삭제되어도, 발명이 해결하고자 하는 과제의 란에서 설명한 과제 중 적어도 하나를 해결할 수 있고, 각 실시예에 따른 효과 중 적어도 하나의 효과가 얻어지는 경우에는 이 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서, 여러가지 변형하여 실시할 수 있다.
이상, 본 발명에 따른 실시예에 대하여 설명했지만, 본 기술 분야의 숙련된 자는 상술한 특징 및 이점 이외에 추가의 이점 및 변경이 가능함을 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 상술한 특정한 실시예 및 대표적인 실시예만으로 한정되는 것이 아니며, 첨부한 특허 청구의 범위에 의해 정의된 일군의 발명 개념의 정신 또는 영역과 그들의 등가물로부터 벗어남없이 다양한 변경이 이루어질 수 있다.
본 발명에 따르면, 시뮬레이션에 의한 보정값군 산출 시간을 저감시킬 수 있으며, 마스크 패턴 보정 처리 시간을 저감시킬 수 있다.

Claims (24)

  1. 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
    상기 설계 패턴의 설계가 종료할 때까지, 상기 설계 패턴의 에지 좌표군과, 상기 에지 좌표군을 보정하기 위한 보정값군과의 쌍이 등록된 보정 라이브러리를 작성하고,
    설계 종료 후의 설계 패턴의 제1 에지 좌표군을 취득하며,
    제1 에지 좌표군과 일치하는 에지 좌표군에 대응하는 보정값군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
    등록되어 있지 않은 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제1 에지 좌표군의 보정값군을 산출하며,
    제1 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
    등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
    산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 설계 패턴을 보정하여, 마스크 패턴을 생성하는 것을 포함하는 마스크 패턴 작성 방법.
  2. 제1항에 있어서,
    상기 보정 라이브러리의 작성은,
    설계 도중의 상기 설계 패턴의 에지 좌표군을 취득하고,
    사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 상기 에지 좌표군을 보정하기 위한 보정값군을 산출하며,
    산출된 보정값군과 상기 에지 좌표군과의 쌍을 보정 라이브러리에 등록하는 것을 포함하는 마스크 패턴 작성 방법.
  3. 제1항에 있어서,
    상기 보정 라이브러리의 작성은,
    상기 설계 패턴에 이용되는 개개의 스탠다드 셀 패턴 또는 개개의 매크로 셀의 에지 좌표군을 취득하고,
    사전에 결정된 보정 파라미터를 이용한 시뮬레이션에 의해, 상기 에지 좌표군을 보정하기 위한 보정값군을 산출하며,
    상기 에지 좌표군과 상기 보정값군을 상기 보정값 라이브러리에 등록하는 것을 포함하는 마스크 패턴 작성 방법.
  4. 제1항에 있어서,
    상기 보정값군의 산출은 광학 시뮬레이션 및 프로세스 시뮬레이션 중, 적어도 광학 시뮬레이션을 행하는 마스크 패턴 작성 방법.
  5. 제1항에 있어서,
    상기 제1 에지 좌표군의 취득은,
    상기 설계 패턴에 사전에 결정된 룰에 따라 기준점을 설정하고,
    설정된 기준점을 중심으로 하는 영역에 포함되는 패턴의 에지 좌표를 구하는 것을 포함하는 마스크 패턴 작성 방법.
  6. 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
    에지 좌표군과, 상기 에지 좌표군을 보정하기 위한 보정값군이 등록된 보정 라이브러리를 준비하고,
    제1 설계 종료 후의 설계 패턴의 제1 에지 좌표군을 취득하며,
    제1 에지 좌표군과 일치하는 에지 좌표군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
    등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제1 에지 좌표군의 보정값군을 산출하며,
    제1 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
    등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
    산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 제1 설계 패턴을 보정하여 제1 마스크 패턴을 생성하고,
    제1 설계 패턴과는 다른 제2 설계 패턴의 제2 에지 좌표군을 취득하며,
    제2 에지 좌표군과 일치하는 에지 좌표군이 상기 보정 라이브러리에 등록되어 있는지 조사하고,
    등록되어 있지 않는 경우, 사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해, 제2의 에지 좌표군의 보정값군을 산출하며,
    제2의 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 추가 등록하고,
    등록되어 있는 경우, 상기 보정 라이브러리로부터 대응하는 보정값군을 판독하며,
    산출된 보정값군, 또는 판독된 보정값군 중 어느 하나에 따라 제2 설계 패턴을 보정하여, 제2 마스크 패턴을 생성하는 것을 포함하는 마스크 패턴 작성 방법.
  7. 제6항에 있어서,
    상기 제2 설계 패턴은 제1 설계 패턴의 일부를 변경한 것인 마스크 패턴 작성 방법.
  8. 제6항에 있어서,
    상기 보정값군은 광학 시뮬레이션 및 프로세스 시뮬레이션 중, 적어도 광학 시뮬레이션을 행함으로써 산출되는 마스크 패턴 작성 방법.
  9. 제6항에 있어서,
    상기 보정 라이브러리의 준비는,
    상기 제1 설계 패턴의 설계가 종료할 때까지, 제1 설계 패턴에 포함되는 제1 에지 좌표군과 보정값군이 등록된 상기 보정 라이브러리를 사전에 작성하여 행해지는 마스크 패턴 작성 방법.
  10. 제9항에 있어서,
    상기 보정 라이브러리의 작성은,
    설계 도중의 제1 설계 패턴에 대하여 기준점을 설정하고, 설정된 기준점을 중심으로 하는 영역에 포함되는 패턴의 에지 좌표군을 구하고,
    사전에 결정된 보정 파라미터에 기초한 시뮬레이션에 의해 에지 좌표군에 관한 보정값군을 산출하며,
    상기 에지 좌표군과 대응하는 보정값군을 상기 보정 라이브러리에 등록하는 것을 포함하는 마스크 패턴 작성 방법.
  11. 제9항에 있어서,
    상기 보정 라이브러리의 작성은,
    제1 설계 패턴에 이용되는 개개의 스탠다드 셀 패턴 또는 개개의 매크로 셀의 에지 좌표군을 구하고,
    사전에 결정된 보정 파라미터를 이용하여 시뮬레이션에 의해 상기 에지 좌표군의 보정값군을 산출하며,
    상기 에지 좌표군과 보정값군과의 쌍을 상기 보정 라이브러리에 등록하는 것을 포함하는 마스크 패턴 작성 방법.
  12. 제6항에 있어서,
    제1 설계 패턴에 관한 보정 파라미터와 제2 설계 패턴에 관한 보정 파라미터가 다른 경우,
    상기 보정 라이브러리에 포함되는 에지 좌표군마다, 상기 제2 설계 패턴에 관한 보정 파라미터를 이용하여 보정값군을 재산출하고,
    상기 에지 좌표군과 상기 보정값군과의 쌍을 제2 보정 라이브러리에 등록하고,
    제2 보정 라이브러리를 이용하여 제2 설계 패턴을 보정하는 것을 포함하는 마스크 패턴 작성 방법.
  13. 제12항에 있어서,
    상기 보정값군을 재산출하는 경우, 복수의 에지 좌표군에 대한 보정값군의 산출을 동시에 행하는 병행 처리에 의해 각 에지 좌표군에 대한 보정값군을 산출하는 마스크 패턴 작성 방법.
  14. 제6항에 있어서,
    상기 제1 에지 좌표군의 취득은,
    상기 설계 패턴에 사전에 결정된 룰에 따라 기준점을 설정하고,
    설정된 기준점을 중심으로 하는 영역에 포함되는 패턴을 형성하고 있는 에지 좌표를 구하는 것을 포함하는 마스크 패턴 작성 방법.
  15. 설계 패턴으로부터 마스크 패턴을 생성하는 마스크 패턴 작성 방법에 있어서,
    설계 패턴을 준비하고,
    보정 파라미터를 준비하며,
    에지 좌표군과, 에지 좌표군을 보정하기 위한 보정값군과의 쌍이 등록된 제1 보정 라이브러리를 준비하고,
    상기 설계 패턴의 에지 좌표군을 취득하며,
    제1 보정 라이브러리에 등록된 정보 및 상기 보정 파라미터를 이용한 시뮬레이션으로부터, 상기 취득된 에지 좌표군에 일치하는 에지 좌표군과 보정값군과의 쌍만이 등록된 제2 보정 라이브러리를 작성하고,
    상기 제2 보정 라이브러리에 등록된 에지 좌표군과 보정값군을 이용하여, 상기 설계 패턴을 보정하여 마스크 패턴을 생성하는 것을 포함하는 마스크 패턴 작성 방법.
  16. 제15항에 있어서,
    제1 보정 라이브러리는, 마스크 프로세스, 리소그래피 프로세스, 에칭 프로세스 및 광 근접 효과 보정별로 분류된 복수의 보정 라이브러리군을 구비하는 마스크 패턴 작성 방법.
  17. 제14항에 있어서,
    상기 제1 보정 라이브러리는, 상기 설계 데이터의 디자인 룰에 따라 분류된 복수의 보정 라이브러리 파일을 구비하고,
    상기 제2 보정 라이브러리의 작성 시, 상기 설계 데이터의 디자인 룰에 대응하는 상기 보정 라이브러리 파일을 참조하는 마스크 패턴 작성 방법.
  18. 제15항에 있어서,
    상기 제1 보정 라이브러리는, 상기 설계 데이터의 레이어에 따라 분류된 복수의 보정 라이브러리 파일을 구비하고,
    상기 제2 보정 라이브러리의 작성 시, 상기 설계 데이터의 디자인 룰에 대응하는 상기 보정 라이브러리 파일을 참조하는 마스크 패턴 작성 방법.
  19. 제15항에 있어서,
    제1 보정 라이브러리와 제2 보정 라이브러리를 병합한 제3 보정 라이브러리를 작성하고,
    제3 보정 라이브러리에 중복되어 있는 에지 좌표군이 있는 경우, 중복되어 있는 에지 좌표군으로부터, 1조의 에지 좌표군과 보정값군을 남기고, 그 외의 에지 좌표군과 보정값군과의 쌍을 삭제하는 것을 포함하는 마스크 패턴 작성 방법.
  20. 제15항에 있어서,
    상기 보정 파라미터는 마스크 조건, 리소그래피 조건, 현상 조건, 에칭 조건 중 적어도 하나인 마스크 패턴 작성 방법.
  21. 제15항에 있어서,
    상기 제1 에지 좌표군의 취득은,
    상기 설계 패턴에 사전에 결정된 룰에 따라 기준점을 설정하고,
    설정된 기준점을 중심으로 하는 영역에 포함되는 패턴의 에지 좌표를 구하는 것을 포함하는 마스크 패턴 작성 방법.
  22. 제6항에 기재된 마스크 패턴 작성 방법에 의해 작성된 제2 마스크 패턴을 이용하여 마스크를 작성하는 마스크의 제조 방법.
  23. 제22항에 기재된 마스크의 제조 방법에 의해 제조된 마스크를 이용하여 반도체 장치의 제조 도중의 반도체 기판 위에 형성된 피가공막에 대하여 노광을 행하는 반도체 장치의 제조 방법.
  24. 제15항의 마스크 패턴 작성 방법에 의해 작성된 마스크 패턴을 이용하여 제조된 마스크를 이용하여, 반도체 장치의 제조 도중의 반도체 기판 위에 형성된 피가공막에 대하여 노광을 행하는 반도체 장치의 제조 방법.
KR10-2002-0058779A 2001-09-29 2002-09-27 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법 KR100506106B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001375025A JP4592240B2 (ja) 2001-09-29 2001-09-29 マスクパターン作成方法及び半導体装置の製造方法
JPJP-P-2001-00375025 2001-09-29
JP2002271546A JP3609810B2 (ja) 2002-09-18 2002-09-18 マスクパターン作成方法及び半導体装置の製造方法
JPJP-P-2002-00271546 2002-09-18

Publications (2)

Publication Number Publication Date
KR20030028407A true KR20030028407A (ko) 2003-04-08
KR100506106B1 KR100506106B1 (ko) 2005-08-05

Family

ID=26624954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058779A KR100506106B1 (ko) 2001-09-29 2002-09-27 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US6964031B2 (ko)
KR (1) KR100506106B1 (ko)
CN (1) CN1212642C (ko)
TW (1) TW569295B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488543B1 (ko) * 2002-11-05 2005-05-11 삼성전자주식회사 포토리소그래피 공정용 레티클 제작방법
KR100673014B1 (ko) * 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법
KR100713304B1 (ko) * 2004-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
KR100864934B1 (ko) * 2007-08-20 2008-10-22 주식회사 동부하이텍 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
KR100898232B1 (ko) * 2007-09-03 2009-05-18 주식회사 동부하이텍 축소과정에서의 패턴 설계 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856197B2 (ja) * 2001-04-13 2006-12-13 ソニー株式会社 Opマスクの製作方法
US6807663B2 (en) * 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6807661B2 (en) * 2003-03-10 2004-10-19 Texas Instruments Incorporated Correcting a mask pattern using a clip mask
JP3828104B2 (ja) * 2003-10-02 2006-10-04 株式会社東芝 模擬回路パターン評価方法、半導体集積回路の製造方法、テスト基板、及びテスト基板群
US7603648B2 (en) * 2004-02-27 2009-10-13 Intel Corporation Mask design using library of corrections
US7294437B2 (en) * 2004-02-27 2007-11-13 Intel Corporation Quick and accurate modeling of transmitted field
US7794897B2 (en) * 2004-03-02 2010-09-14 Kabushiki Kaisha Toshiba Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method
JP2006171113A (ja) * 2004-12-13 2006-06-29 Toshiba Corp マスクデータ作成装置、マスクデータ作成方法、露光マスク、半導体装置の製造方法及びマスクデータ作成プログラム
JP4686257B2 (ja) * 2005-05-25 2011-05-25 株式会社東芝 マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法
US7934184B2 (en) * 2005-11-14 2011-04-26 Takumi Technology Corporation Integrated circuit design using modified cells
US20080235497A1 (en) * 2006-11-26 2008-09-25 Tomblin Jimmy J Parallel Data Output
JP2009282400A (ja) * 2008-05-23 2009-12-03 Toshiba Corp プロセス近接効果の補正方法、プロセス近接効果の補正装置及びプロセス近接効果のパターン補正プログラムを格納した記録媒体
JP2010032312A (ja) * 2008-07-28 2010-02-12 Toshiba Corp パターン評価装置、パターン評価方法およびプログラム
CN104834759B (zh) 2014-02-12 2018-04-20 台湾积体电路制造股份有限公司 电子设计的实现方法和装置
CN110838156A (zh) * 2019-11-06 2020-02-25 京东方科技集团股份有限公司 一种金属掩膜板的绘图方法及装置
JP2023501428A (ja) * 2019-11-15 2023-01-18 アプライド マテリアルズ インコーポレイテッド 設計ファイル内の階層構造情報の保存
CN114063384A (zh) * 2022-01-14 2022-02-18 深圳晶源信息技术有限公司 一种掩模图形修正方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
US6269472B1 (en) * 1996-02-27 2001-07-31 Lsi Logic Corporation Optical proximity correction method and apparatus
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
JP3551660B2 (ja) * 1996-10-29 2004-08-11 ソニー株式会社 露光パターンの補正方法および露光パターンの補正装置および露光方法
JPH11121369A (ja) * 1997-08-13 1999-04-30 Fujitsu Ltd パターン描画方法及び装置
JP3284102B2 (ja) * 1997-08-22 2002-05-20 株式会社東芝 マスクパターン補正方法及び該補正方法に用いられる露光マスク並びに半導体装置の製造方法
US6243855B1 (en) * 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
JP3895851B2 (ja) * 1997-12-09 2007-03-22 株式会社東芝 マスクパターン補正方法
US6175953B1 (en) * 1998-03-03 2001-01-16 Lsi Logic Corporation Method and apparatus for general systematic application of proximity correction
KR100720215B1 (ko) * 1999-04-21 2007-05-21 에스아이아이 나노 테크놀로지 가부시키가이샤 포토마스크 수정장치
JP3805936B2 (ja) 1999-12-28 2006-08-09 株式会社東芝 マスクパターン補正方法及びマスクパターン作成システム
JP2001194770A (ja) 2000-01-11 2001-07-19 Fujitsu Ltd マスク及びマスク欠陥の修正方法
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6425113B1 (en) * 2000-06-13 2002-07-23 Leigh C. Anderson Integrated verification and manufacturability tool
US6523162B1 (en) * 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
JP4746753B2 (ja) * 2001-03-05 2011-08-10 ルネサスエレクトロニクス株式会社 荷電粒子線露光用マスクの形成方法および荷電粒子線用マスクを形成するためのパターンデータの処理プログラム
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP3708873B2 (ja) * 2001-12-27 2005-10-19 株式会社東芝 パターン補正方法および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488543B1 (ko) * 2002-11-05 2005-05-11 삼성전자주식회사 포토리소그래피 공정용 레티클 제작방법
KR100713304B1 (ko) * 2004-12-28 2007-05-04 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
KR100673014B1 (ko) * 2005-10-28 2007-01-24 삼성전자주식회사 포토 마스크의 제조 방법
US7475383B2 (en) 2005-10-28 2009-01-06 Samsung Electronics Co. Ltd. Method of fabricating photo mask
KR100864934B1 (ko) * 2007-08-20 2008-10-22 주식회사 동부하이텍 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
KR100898232B1 (ko) * 2007-09-03 2009-05-18 주식회사 동부하이텍 축소과정에서의 패턴 설계 방법

Also Published As

Publication number Publication date
KR100506106B1 (ko) 2005-08-05
CN1212642C (zh) 2005-07-27
US6964031B2 (en) 2005-11-08
CN1411034A (zh) 2003-04-16
US20030074646A1 (en) 2003-04-17
TW569295B (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR100506106B1 (ko) 마스크 패턴 작성 방법 및 반도체 장치의 제조 방법
US7207017B1 (en) Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
KR100750531B1 (ko) 리소그래피 시뮬레이션용 마스크 배치 데이타를 산출하기 위한 방법
US7475383B2 (en) Method of fabricating photo mask
US7526748B2 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
JP4266189B2 (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
US6507931B2 (en) Semiconductor integrated circuit designing method and system
US20070174807A1 (en) Semiconductor device manufacturing method, library used for the same, recording medium, and semiconductor device manufacturing system
KR20090008223A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
JP4068531B2 (ja) Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
US8997027B2 (en) Methods for modifying an integrated circuit layout design
US20100325591A1 (en) Generation and Placement Of Sub-Resolution Assist Features
US20100003819A1 (en) Design layout data creating method, computer program product, and method of manufacturing semiconductor device
JP4592240B2 (ja) マスクパターン作成方法及び半導体装置の製造方法
US20060195808A1 (en) Method for correcting the optical proximity effect
JP2007004585A (ja) マスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラム
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
JP4195825B2 (ja) プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム
US8683394B2 (en) Pattern matching optical proximity correction
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
JP3609810B2 (ja) マスクパターン作成方法及び半導体装置の製造方法
WO2022075989A1 (en) Optical proximity correction for free form shapes
JP2005250360A (ja) マスクパターンの検証装置および検証方法
JP2006058464A (ja) パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JPH1079332A (ja) 集積回路用パタンレイアウト生成方法、集積回路用パタンレイアウト生成装置及び回路パタン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee