CN1267844C - 掩膜数据加工装置 - Google Patents

Abstract

本发明提供能够在掩膜的整个面上进行设计数据展开的掩膜数据的加工装置，如果从存储装置MR把子芯片的设计数据D1以及掩膜数据生成标准数据D2输入到占有率数据发生装置10，则对于子芯片的设计数据D1，根据掩膜数据生成标准数据D2，在数据运算单元11中实施运算处理，进行掩膜数据的自动生成处理，层运算处理以及虚拟图形的生成处理，在图形面积计算单元12中进行图形的面积计算时，进行去除图形之间的重复的处理，使得不重复进行运算，而且，在占有率数据计算单元13中，根据图形的面积，计算包含在单位区域中的图形要素，即图形要素的面积比例。

Description

掩膜数据加工装置

技术领域

本发明涉及在半导体装置的制造中使用的复制用掩膜的掩膜数据的加工装置。

背景技术

伴随着大规模集成电路(LSI)的微细化以及高集成化，在LSI上形成的电路图形的最小图形尺寸将成为0.1μm。由激光器或者电子线在用于在半导体基板上实现所设计的电路的复制用掩膜上描绘了LSI的电路图形以后，由投影复制装置通过光复制在半导体基板上一起形成复制用掩膜的图形而形成。

复制用装置的析像率R由R＝k1λ/NA给出。

这里，k1是加工常数，λ是波长，NA是数值孔径。

如上述那样，由于电路图形通过光复制法形成，因此如果在散焦状态下进行复制，则图像模糊，成像性能恶化。把能够维持一定的成像性能的焦点范围称为焦点深度(DOF)，由

DOF＝k2λ/NA2给出。

这里，k2是加工系数。

在加工尺寸要取为0.1微米的当前情况下，焦点深度在光学理论上仅能够确保0.3微米左右。

另一方面，在半导体基板上，由于反复实施选择复制或者成膜的处理，因此在半导体基板的表面发生阶差(基板阶差)。

在集成度低，基板阶差比焦点深度小的半导体装置中虽然不成为很大的问题，但是伴随着加工尺寸的微细化，最近基板阶差比焦点深度增大，难以得到预定的成像性能。

为了消除基板阶差，例如有配置与原来的电路图形不关联的虚拟图形，使降低的部分提高的虚拟图形法，或者通过化学机械研磨(CMP)法研磨半导体基板使得削减所发生的阶差的平坦化方法。

这里，在专利文献1中，公开了设定网格形地分割了研磨区域的窗框区，在每一个窗框区中计算面积占用率，通过在面积占有率高的部分配设虚拟图形，提高平坦性的技术。

另外，对于由CMP法进行的平坦化技术，在非专利文献1中进行了一般的说明。

【专利文献1】特开平10-247206号公报(第7栏～第10栏，图1)

【非专利文献1】サイエンスフオ一ラム社刊“ULSI光刻术技术的革新”，第71页～第86页

例如，已知CMP加工的相关距离非常长，甚至达到100微米。因此，为了进行CMP加工的仿真，需要一次处理LSI的全冲击水平的设计数据。但是，由于LSI的设计数据庞大，如果无意间把设计数据展开为平面，则中间文件或者使用的存储器过大，超过仿真装置的硬件界限，存在着不能够进行以后的处理等的问题。

发明内容

本发明是为消除上述的问题点而产生的，目的在于提供能够分析掩膜的整个面上的设计数据的掩膜数据的加工装置。

本发明提供一种掩膜数据加工装置，该掩膜数据加工装置加工在具有多个子芯片构成的半导体装置的形成中使用的复制用掩膜的掩膜数据，特征在于：具备占有率数据发生装置，该占有率数据发生装置具有，

接受在上述每一个子芯片分割了的设计数据和至少规定了上述掩膜数据的标准的掩膜数据生成标准数据，生成上述掩膜数据的数据运算单元；

进行包含在上述掩膜数据中的上述每一个子芯片的各个形成工序中的图形的面积计算的图形面积计算单元；以及

将上述图形的每单位区域的面积占有率作为上述每一个子芯片的占有率数据进行计算的占有率数据计算单元。

本发明的方案1所述的掩膜数据加工装置是加工在具有多个子芯片构成的半导体装置的形成中使用的复制用掩膜的掩膜数据的掩膜数

据加工装置，具备按照上述每一个子芯片处理设计数据，作为上述每一个子芯片的占有率，输出在上述每一个子芯片的形成工序中所包含的图形的每单位区域的面积占有率的占有率数据发生装置。

附图的简单说明

图1是说明本发明实施形态1中的占有率数据的生成方法的流程图。

图2是说明本发明实施形态1中的占有率数据发生装置的结构的框图。

图3是说明本发明实施形态2中的占有率数据的变换方法的流程图。

图4是说明本发明实施形态2中的占有率数据变换装置的结构的框图。

图5模式地示出按照不同工序分割的占用率数据的状态。

图6是说明本发明实施形态3中的占有率的二维分布处理方法的流程图。

图7是说明本发明实施形态3中的二维分布处理装置的框图。

图8模式地示出把占有率数据二维展开，取得每个工序的占有率的二维分布像处理。

图9是说明本发明实施形态4中的占有率的二维分布处理方法的流程图。

图10是说明本发明实施形态4中的二维分布处理装置的框图。

图11是说明本发明实施形态5中的占有率的二维分布处理方法的流程图。

图12是说明本发明实施形态5中的二维分布处理装置的框图。

图13模式地说明占有率与加工面的凹凸高度的关系。

图14模式地说明占有率与加工面的凹凸高度的关系。

图15模式地示出对于CMP加工前的被加工面，按压了研磨焊盘的状态。

图16是说明本发明实施形态6中的占有率的二维分布处理方法的流程图。

图17是说明本发明实施形态6中的二维分布处理装置的框图。

图18是说明本发明实施形态7中的占有率的二维分布处理方法的流程图。

图19是说明本发明实施形态7中的二维分布处理装置的框图。

图20是本发明实施形态8中的标志数据的合成方法的流程图。

图21是说明本发明实施形态8中的标志数据合成装置的框图。

图22模式地示出按照子芯片的不同分割了标志数据的状态。

图23是说明本发明实施形态9中的设计数据的调整方法的流程图。

图24是说明本发明实施形态9中的设计数据的调整方法的框图。

发明的具体实施形态

本发明的技术思想

在制造大规模集成电路(LSI)时，除去在半导体基板上以称为主芯片为目的的LSI以外，还同时形成包括TEG(实验元件组)或者加工监视器的称为子芯片的多个LSI。另外，多个子芯片在主芯片的形成区域以外的富余区域中形成。

这样，在半导体基板上形成主芯片以及子芯片时的各个工序中使用的复制用掩膜上，不仅制作主芯片的电路图形，而且还制作多个子芯片的电路图形。

而且，为了形成该复制用掩膜，虽然能够在最初合成了主芯片以及多个子芯片的设计数据的状态下使用，但是由于实际的LSI的设计数据庞大，因此最好尽可能进行分割处理。从而，大多在按照每一个子芯片分割了设计数据的状态下顺序使用。

这样，通过在每一个子芯片分割设计数据，能够容易处理庞大的设计数据，而发明者通过把各个子芯片的设计数据变换为规模更小的占用率数据进行处理，达到了更容易地进行设计数据的处理的技术思想。

以下，根据上述技术思想，说明复制用掩膜的掩膜数据的加工方法以及加工装置的实施形态。另外，本发明的掩膜数据的加工装置使用计算机系统实现，其软件使用本发明的掩膜数据的加工方法的算法生成。

A.实施形态1

以下，说明本发明实施形态1的掩膜数据的加工方法以及加工装置中使用的占有率数据的生成方法以及发生装置。

A-1.占有率数据的生成方法

参照图2所示的占有率数据发生装置10的结构的同时，使用图1所示的流程，说明占有率数据的生成方法。

如图1所示，占有率数据的生成根据包含在复制用掩膜中的多个子芯片(子芯片A～N)的设计数据D1，以及掩膜数据的自动发生标准，虚拟图形的发生标准以及层运算的标准等所规定的掩膜数据生成标志数据D2进行。

即，如果从设计数据的存储装置MR向占有率数据发生装置10输入子芯片的设计数据D1以及掩膜数据生成标准数据D2，则对于子芯片的设计数据D1，根据掩膜数据生成标准数据D2在数据运算单元11中实施运算处理，进行掩膜数据的自动生成处理，层运算处理以及虚拟图形的生成处理(步骤S11)。

这里，在这些处理时，有可能重复发生图形，在图形面积计算单元12中进行图形的面积计算时，进行去除图形之间的重复的处理使得不重复地进行计算(步骤S12)。

接着，在占有率数据计算单元13中，根据在步骤S12中计算了的图形的面积，计算包含在单位区域中的图形要素即图形要素的面积比率(步骤S13)。例如在单位面积为100μm的方形的矩形区域中，如果图形要素占据一半，则占有率成为50％。

这里，单位区域是与为了得到占有率的二维分布数据的1个网格区相当的矩形区域，通过与1个网格区的AND逻辑，进行与网格区的AND运算，计算图形要素的面积，计算占有率。通过对于1个子芯片的整个区域进行该计算，取得占有率的二维分布数据，另外，通过对于1个子芯片的全部工序进行该运算，对于1个子芯片能够得到每个工序的占有率的二维分布数据。把该数据称为子芯片的占有率数据。

分别对于所输入的多个子芯片(芯片A～N)的设计数据D1的每一个执行步骤S11～S13的处理，在步骤S14中，对于所有的子芯片的全部工序在判断为生成了占有率数据的情况下，从占有率数据发生装置10输出每一个子芯片的占有率数据D3，在有未处理的子芯片的情况下，实施步骤S11～S13的处理。

A-2.作用效果

由于LSI的设计数据庞大，因此虽然使用分层构造进行保存，但是根据情况，有时要展开分层构造进行数据处理。这时，如果进行随意的展开，则中间文件或者所使用的存储器过大，有时将超过硬件的界限，不能够进行以后的处理。

但是，如果使用本实施形态的占有率数据的发送装置，则由于能够在每一个子芯片把子芯片的设计数据变换为规模更小的占有率数据，因此能够容易处理用于LSI设计的大规模的数据。

B.实施形态2

在以上说明的实施形态1中，说明了用于得到每一个子芯片的占有率数据的占有率数据的生成方法以及发生装置，而为了在各种物理现象的评价或者分析中使用所得到的占用率数据，最好合成每一个子芯片的占有率数据，得到每个工序的占有率数据。

以下，说明在本发明实施形态2的掩膜数据的加工方法以及加工装置中使用的占有率数据的合成方法以及变换装置。

B-1.占有率数据的合成方法

参照图4所示的占有率数据变换装置20的结构，使用图3所示的流程，说明占有率数据的变换方法。

如图3所示，占有率数据的变换根据在图2所示的占有率数据发生装置10生成的每一个子芯片的占有率数据D3以及各个子芯片的配置数据D4进行。

即，如果从占有率数据发生装置10以及设计数据的存储装置MR把每一个子芯片的占有率数据D3以及各个子芯片的配置数据D4输入到占有率数据变换装置20中，则在占有率数据分割单元21中，把各个子芯片的占有率数据分割为不同工序的占有率数据(步骤S21)。

即，在各个子芯片的占有率数据的文件中，汇集并保存在用于形成该子芯片所需要的全部工序的占有率数据，从该文件，按照不同工序分割并取出占有率数据的处理是步骤S21的处理。

图5中模式地示出把占有率数据按照不同工序分割的状态。

图5中，对于于芯片A～N的每一个，顺序地排列并矩阵形地示出第1工序～第3工序的占有率数据。

另外，在各个子芯片的配置数据D4中，加入每一个子芯片的偏置数据，在步骤S21中，在不同工序的占有率数据中还进行添加偏置数据的处理。

即，作为每一个子芯片的偏置数据，是在半导体基板上形成多个子芯片时相互不重叠那样的要添加在图形数据的坐标上的长度数据。

例如，为了形成为使得在第1子芯片的旁边不重叠第2子芯片，把与第1以及第2子芯片的排列方向一致方向的第1子芯片的长度有关的数据作为偏置数据添加在第2子芯片内的图形数据的坐标上。

同样，为了形成为使得在第2子芯片的旁边(与第1子芯片相反的一侧)不重叠第3子芯片，把与第1以及第2子芯片的排列方向一致方向的第1以及第2子芯片的长度之和有关的数据作为偏置数据，添加在第3子芯片内的图形数据的坐标上。

接着，在占有率数据合成单元22中，在每个子芯片中共有的每个工序中合成按照不同工序分割了的占有率数据(步骤S22)。

该处理在图5所示的矩阵中，例如，是合成并输出子芯片A～N的每一个的第1工序的占有率数据的处理，把该数据称为第1工序的占有率数据。这一点在第2～第N工序中也相同，步骤S22的处理对于所有工序的每一个进行，在步骤S23中，在对于所有的工序判断为合成了占用率数据时，从占有率数据变换装置20输出每一个工序的占有率数据D5，在有未处理的工序时，实施步骤S22的处理。

B-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率数据的变换装置以及变换方法，则可以得到每个工序的占有率数据D5，而这里，在着眼于1个工序的占有率数据的情况下，该数据是对于复制用掩膜的整个区域的占有率的二维分布数据，通过使用该数据，能够进行CMP工序或者干法腐蚀工序中的微载荷效果等的仿真或者评价。

即，CMP工序或者干法腐蚀工序中的微载荷效果(在同一尺寸的图形以不同的密度存在的情况下，根据位置研磨速度或者腐蚀速度不同的现象)作为物理现象的相关距离，有时达到10μm～100μm。从而已知某些部分的影响不限制在1个子芯片内，而波及到其它的子芯片。

但是，以往只是按照每一个子芯片管理设计数据或者占有率分布数据，如本实施形态或者已经说明过的本实施形态1那样，由于不存在管理多个子芯片的系统，因此不能够得到遍及数据用掩膜总体的数据。

从而，由于不能够遍及复制用掩膜总体，因此不能够进行伴随相关距离非常长的物理现象的加工的评价，而通过使用本实施形态的占有率数据变换装置，则能够得到遍及复制用掩膜总体的每一个工序的占有率的二维分布数据，因此通过根据该二维分布数据能够得到占有率的二维分布像，能够进行伴随相关距离非常长的物理现象的加工的评价。

C.实施形态3

如以上说明的那样，通过使用由实施形态2的占有率数据的变换方法得到每个工序的占有率数据D5，能够进行遍及复制用掩膜总体的占有率的二维分布像的显示，但是需要用于把占有率数据D5变换为二维分布像的处理。

说明在本发明实施形态3的掩膜数据的加工方法以及加工装置中使用的占有率的二维分布处理方法以及处理装置。

C-1.占有率的二维分布处理方法

参照图7所示的二维分布处理装置30的结构，使用图6所示的流程，说明占有率的二维分布处理方法。

如图7所示，如果把图4所示的占用率数据变换装置20中生成的每个工序的占有率数据D5输入到二维分布处理装置30中，则在占有率二维分布计算单元31中，根据包含在占有率数据变换装置D5中的坐标数据，二维展开占有率数据，取得每个工序的占有率的二维分布像DP(步骤S31)。

图8模式地示出步骤S31的处理。

如图8所示，子芯片A～N的占有率数据D5每一个都用第1～第n的X标和第1～第m的Y坐标指定数据的保存位置。另外，n＝m，另外在各个坐标上加入分别不同的坐标数据。

而且，例如，把在用坐标X1和坐标Y1指定的位置中保存的占有率表示为Q11，占有率数据D5不过是简单的数据表。

根据这样的数据表，二维地显示子芯片A～N的占有率分布的是占有率的二维分布像BP。

另外，在具有子芯片A～N的各个坐标数据中，由于包含着在实施形态2中说明过的偏置数据，因此一意地确定子芯片A～N的位置。

另外，虽然子芯片A～N处理为排列成1列，但是子芯片的排列不限定于这种情况。

这里，返回到图6的说明。如果结束占有率的二维分布的计算，则在标志数据生成单元32中对于占有率的二维分布像BP，根据预先设置的与占有率有关的阈值，进行建立标志的处理。

该处理如下，预先设定占有率的上限值和下限值，对于在步骤S31中得到的占有率的二维分布像DP中的各坐标下的占有率，进行上限值与下限值的比较，在超过上限值的情况下，作为占有率高，例如建立第1标志，反之在小于下限值的情况下，作为占有率低，例如建立第2标志，作为标志数据进行输出(步骤S32)。

这里，占有率的上限值以及下限值可以作为外部参数输入到二维分布处理装置30中。例如，在该干腐蚀工序中，由于根据微载荷效果，腐蚀的工序尺寸依赖于占有率而变化，因此可以调查该尺寸变化的情况，决定占有率的上限值以及下限值，使得尺寸变化量在允许值以内。

另外，还可以简单地计算子芯片A～N中的占用率总体中的平均值，根据对于该平均值的偏差，设定上限值以及下限值。

对于第1～第n工序的全部执行步骤S32的处理，在步骤S33中，对于全部的工序在判断为执行了标志处理的情况下，从二维分布处理装置30输出各个工序的标志数据D6，在有未处理的工序的情况下，实施步骤S32的处理。

C-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率的二维分布处理装置以及变换方法，则能够进行遍及复制用掩膜总体的占有率的二维分布像的显示，能够使占有率的二维分布像中的特异点视觉化，能够容易地进行各种物理现象的评价或者分析。而且，对于该二维分布像，通过根据预先设定的与占有率有关的阈值，进行建立标志的处理，能够容易地进行设计数据的校正或者修改。

D.实施形态4

在以上说明的实施形态3中，对于占有率的二维分布像，说明了根据与占有率有关的阈值建立标志的结构，而如果从使占有率的二维分布像中的特异点视觉化的观点出发，则也可以采用以下说明的结构。

以下，说明在本发明实施形态4的掩膜数据的加工方法以及加工装置中使用的占有率的二维分布处理方法以及处理装置。

D-1.占有率的二维分布处理方法

参照图10所示的二维分布处理装置40的结构，使用图9所示的流程，说明占有率的二维分布处理方法。

如图10所示，如果把在图4所示的占有率数据变换装置20中生成的各个工序的占有率数据D5输入到二维分布处理装置40中，则在占有率二维分布计算单元41中，保存二维排列的各该坐标中的占有率数据，得到各个工序的占有率的二维分布像DP(步骤S41)。这时，通过还导入与对应于定时行的空白部分有关的坐标数据，如后面说明那样，能够进行考虑了周期性边界条件的评价。另外，在步骤S41的处理中，由于与使用图8说明过的步骤S31的处理相同因此省略说明。

如果结束占有率的二维分布的计算，则在傅立叶计算单元42中对于占有率的二维分布像DP实施傅立叶变换，计算二维的傅立叶像。对于占有率的二维分布像如果实施傅立叶变换，则进行从实际空间向频率空间的投影，实际空间中的二维像变换为用空间频率的大小表示的二维的傅立叶像(步骤S42)。

这里，所谓空间频率小的成分，对应于在实际空间中孤立图像多的部分，所谓空间频率大的成分，对应于在实际空间中密集图形多的部分。

接着，在空间滤波器单元43中，对于二维的傅立叶像，进行仅通过空间频率小的成分的空间滤波，由此选择空间频率小的成分，去除空间频率大的成分(步骤S43)。另外，有关空间滤波处理的技术是众所周知的。

这里，空间频率小的成分对应于成为引起相关距离长的现象(微载荷效果等)的主要原因的成分，空间频率大的成分对应于成为引起相关距离短的现象的主要原因的成分。

从而，通过根据空间滤波去除空间频率大的成分，仅保留空间频率小的成分，即，成为引起相关距离长的现象的主要原因的成分。

接着，在逆傅立叶计算单元44中，对于仅保留了空间频率小的成分的二维的傅立叶像实施逆傅立叶变换，得到逆傅立叶像，即实际空间中的占有率的二维分布像(步骤S44)。

在这样得到的占有率的二维分布像中，仅示出成为引起相关距离长的现象的主要原因的成分，成为在相关距离长的现象的分析中使用的二维分布像。

接着，在标志数据生成单元45中，对于在步骤S44中得到的占有率的二维分布像，根据预先设定的与占有率有关的阈值，进行建立标志的处理。

该处理如下，预先设定占有率的上限值和下限值，对于在步骤S44中得到的占有率的二维分布像中的各坐标下的占有率，进行上限值以及下限值的比较，在超过上限值的情况下，作为占有率高，例如建立第1标志，反之在低于下限值的情况下，作为占有率低，例如建立第2标志，作为标志数据输出(步骤S45)。

这里，占有率的上限值以及下限值可以作为外部参数输入到二维分布处理装置40中。例如，在干法腐蚀工序中，由于根据微载荷效果，腐蚀的工序尺寸依赖于占有率而变化，因此可以调查该尺寸变化的情况，决定占有率的上限值以及下限值，使得尺寸变化量在允许值以内。

另外，还可以简单地计算子芯片A～N中的占用率总体中的平均值，根据从该平均值的偏差，设定上限值以及下限值。

对于第1～第N工序的全部执行步骤S42～S45的处理，在步骤S46中，对于所有的工序，在判断为执行了标志处理的情况下，从二维分布处理装置40输出工序的标志数据D7，在有未处理的工序的情况下，实施S42～S45的处理。

D-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率的二维分布处理装置以及处理方法，则能够进行遍及复制用掩膜总体的占有率的二维分布像，特别是仅显示了成为引起相关距离长的现象的主要原因的成分占有率的二维分布像的显示，由于能够得到在相关距离长的现象的分析中使用的二维分布像，因此能够使占有率的二维分布像中的特异点视觉化，能够容易地进行各种物理现象的评价或者分析。另外，对于该二维分布像，能够根据预先设定的与占有率有关的阈值，通过进行建立标志的处理，进行设计数据的校正或者修正。

另外，在步骤S42中，对于占有率的二维分布像DP实施傅立叶变换，而通过实施傅立叶变换，在暗淡中导入周期性边界条件。即，在逆傅立叶像(即实际空间像)中的子芯片右端的右侧，存在子芯片的左端，进行计算使得子芯片隔开间隔连续的配设。在步骤S41中，导入了与定时行对应的空白部分相关的坐标数据是为了导入这样的周期性边界条件。

在实际的半导体基板上，通过使用相同的复制用掩膜，错开位置反复进行曝光冲击，使得在第1曝光冲击的旁边成为第2曝光冲击，由于排列多个子芯片，因此通过导入上述的周期性边界条件，能够进行与实际的晶片加工良好地一致的分析，即使是相关距离遍及半导体基板总体那样长的加工也能够进行高精度的评价。

E.实施形态5

在实施形态3～4中说明了使占有率的二维分布像中的特异点视觉化的结构，而使特异点视觉化的二维分布像不限于占有率，还可以采用以下说明的结构。

E-1.占有率的二维分布处理方法

参照图12所示的二维分布处理装置50的结构，使用图11所示的流程，说明占有率的二维分布处理方法。

如图12所示，如果在图4所示的占有率数据变换装置20中生成的各个工序的占有数据D5输入到二维分布处理装置50中，则在占有率二维分布计算单元51中，在二维排列的各个该坐标中保存占有率数据，得到各个工序的占有率的二维分布像DP(步骤S51)。这时，通过还导入与定时行对应的空白部分相关的坐标数据，能够进行考虑了周期性边界条件的评价。另外，步骤S51的处理由于与使用图8说明过的步骤S31的处理相同因此省略说明。

如果结束占有率的二维分布的计算，则在傅立叶计算单元52中对于占有率的二维分布像DP实施傅立叶变换，计算二维的傅立叶像。如果对于占有率的二维分布像DP实施傅立叶变换，则进行从实际空间到频率空间的投影，实际空间中的二维像变换为用空间频率的大小表示的二维的傅立叶像(步骤S52)。

接着，在空间滤波器单元53中，对于二维的傅立叶像，加入仅通过空间频率小的成分的空间滤波，由此选择空间频率小的成分，去除空间频率大的成分(步骤S53)。

接着，在逆傅立叶计算单元54中，对于只保留空间频率小的成分的二维傅立叶像实施逆傅立叶变换，得到逆傅立叶像，即实际空间中的占有率的二维分布像(步骤S54)。

在这样得到的占有率的二维分布像中，仅显示成为引起相关距离长的现象的主要原因的成分，成为在相关距离长的现象的分析中使用的二维分布像。

接着，在焊盘形状计算单元55中，使用占有率数据和在CMP中使用的研磨焊盘的杨氏模量率或者弹性系数的力学参数，计算在CMP中使用的研磨焊盘的凹凸的二维分布像(步骤S55)

该处理是用于求由CMP进行的研磨以后的加工面的高度分布的前处理，是用于分析相关距离长的CMP工序带来的影响的处理之一。

为了计算研磨焊盘的凹凸形状，首先，求CMP之前的被加工面的高度分布，而被加工面的高度分布能够从占有率的二维分布得到

这里，使用图13以及图14模式地说明占有率与加工面的凹凸高度的关系。

图13示出在半导体基板SB上配设了已经加工完的1个电路图形PT1以及多个电路图形PT2的状态。这里，把配设了电路图形PT1的区域示为区域R1，把配设了多个电路图形PT2的区域示为区域R2，把没有配设电路图形的区域示为区域R 3。

区域R1由于形成电路图形PT1使得覆盖整个区域，因此图形密度，即占有率是100％，区域R2由于用电路图形PT2仅覆盖其整个区域中的50％，因此占有率是50％，区域R3的占有率是0％。

在LSI的制造工序中，包括反复进行成膜绝缘膜或者金属膜的工序和把这些膜构图的工序。从而，在已经形成的电路图形上形成绝缘膜或者金属膜(称为叠层膜)，而在叠层膜的形成时，在半导体基板整个表面几乎均匀地提供每单位面积供给的叠层膜的材料的量。

图14示出在半导体基板SB上形成了叠层膜SFM的状态，示出根据电路图形的占有率的差别，在叠层膜SFM上产生高度分布的状态。

即，如果把叠层膜SFM的形成厚度作为d1，把电路图形PT1以及PT2的厚度作为d2，则在占有率100％的区域R1中，叠层膜SFM与电路图形PT1的总计高度H1用H1＝d1+d2×1.0表示。另外，在占有率50％的区域R2中，叠层膜SFM与电路图形PT2的总计高度H2由于通过回流或者退火处理填埋槽促进平坦化(成膜时的平坦化效果)，因此用H2＝d1+d2×0.5表示。另外，在占有率0％的区域R3中，叠层膜SFM与电路图形PT2的总计高度H3用H3＝d1+d2×0表示。另外，上述3个公式中的系数1.0，0.5以及0是占有率。

这里，由于叠层膜SFM的形成厚度d1在每一个区域都相同，因此相对地不具有意义而能够消除，各区域的高度能够用d2×占有率表示。

另外，电路图形PT1以及PT2的厚度d2根据它们是哪一种图形，是各种不同的加工参数。从而，为了使叠层膜SFM的高度分布均匀，可以制作电路图形使占有率分布成为均匀。

从而，在焊盘形状计算单元55中，通过在步骤S54中得到的占有率的二维分布上进行乘以在下一个工序中形成的叠层膜的厚度这样的简单运算，就能够得到CMP加工之前的被加工面的高度分布。

而且，对于CMP加工之前的被加工面，根据所得到的CMP加工之前的被加工面的高度分布计算按压了研磨焊盘时的凹凸的二次分布。

这里，图15模式地示出对于CMP加工之前的被加工面，按压研磨焊盘PAD的状态。

如图15所示，在对于被加工面按压了研磨焊盘PAD时，在区域R1与R2的边界部分以及区域R2与R3的边界部分中，发生特征性的现象。即，在各边界用A点所示的部分中，研磨焊盘PAD接触叠层膜SFM加入大的应力，良好地研磨叠层膜SFM，而在用C点表示的部分中，成为研磨焊盘PAD从叠层膜SFM浮起的状态，应力减小，成为难以研磨叠层膜SFM的状态。

叠层膜SFM在研磨之前的高度分布，即叠层膜SFM的形状由在步骤S54中得到的占有率的二维分布与电路图形PT1以及PT2的厚度d2之积给出，研磨焊盘PAD的二维分布像由逆傅立叶像与厚度d2之积给出。

这里，返回到图11的说明。在计算出了研磨焊盘的凹凸的二维分布像以后，在标志数据生成单元56中，对于研磨焊盘的凹凸的二维分布像，根据预先设置的与变化量有关的阈值，进行建立标志的处理。

该处理如下，预先设定焊盘变化量的上限值和下限值，对于在步骤S55中得到的研磨焊盘的凹凸的二维分布像中的各坐标下的变化量，进行上限值以及下限值的比较，在超过上限值的情况下，作为变化量高，例如建立第1标志，反之在小于下限值的情况下，作为变化量小，例如建立第2标志，作为标志数据输出(步骤S56)。

这里，变化量的上限值以及下限值可以作为外部参数输入到二维分布处理装置50中。另外，还可以简单地计算子芯片A～N中的变化量总体中的平均值，根据从该平均值的偏差，设定上限值以及下限值。

对于第1～第N工序的全部执行步骤S52～S56的处理，在步骤S57中，在判断为对于所有的工序执行了标志处理的情况下，从二维分布处理装置50输出工序的标志数据D8，在有未处理的工序的情况下，实施S52～S56的处理。

E-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率的二维分布处理装置以及处理方法，则能够进行遍及复制用掩膜总体的占有率的二维分布像，特别是仅显示了成为引起相关距离长的现象的主要原因的成分占有率的二维分布像的显示，能够得到在相关距离长的现象的分析中适用的二维分布像。

另外，在步骤S52中，对于占有率的二维分布像DP实施傅立叶变换，而通过实施傅立叶变换，在暗淡中导入周期性边界条件。即，在逆傅立叶像(即实际空间像)中的子芯片的右端的右侧，存在子芯片的左端，进行计算使得子芯片隔开间隔连续配设。在步骤S51中导入与定时行对应的空白部分相关的坐标数据是为了导入这样的周期性边界条件。

在实际的半导体基板上，通过使用相同的复制用掩膜，错开位置反复进行曝光冲击，使得在第1曝光冲击的旁边成为第2曝光冲击，由于排列多个子芯片，因此通过导入上述的周期性边界条件，能够进行与实际的晶片加工良好地一致的分析，即使是相关距离遍及半导体基板总体那样长的加工也能够进行高精度的评价。

另外，能够使研磨焊盘的凹凸的二维分布像中的特异点视觉化，能够容易地进行考虑了由CMP工序中的焊盘的形状、材质、转数等物理原因引起的影响的评价或者分析。

另外，在步骤S55中，求研磨焊盘的凹凸的二维分布像，通过对于该二维分布像，根据预先设定的与变化量有关的阈值进行建立标志的处理，能够进行设计数据的校正或者修正。

F.实施形态6

使特异点视觉化的二维分布像不限于占有率，还可以采用以下说明的结构。

F-1.占有率的二维分布处理方法

参照图17所示的二维分布处理装置60的结构，使用图16所示的流程，说明占有率的二维分布处理方法。

如图17所示，如果在图4所示的占有率数据变换装置20中生成的各个工序的占有数据D5输入到二维分布处理装置60中，则在占有率二维分布计算单元61中，在二维排列的各个该坐标中保存占有率数据，得到各个工序的占有率的二维分布像(步骤S61)。这时，通过还导入与定时行对应的空白部分相关的坐标数据，能够进行考虑了周期性边界条件的评价。另外，步骤S61的处理由于与使用图8说明过的步骤S31的处理相同因此省略说明。

如果结束占有率的二维分布的计算，则在傅立叶计算单元62中对于占有率的二维分布像DP实施傅立叶变换，计算二维的傅立叶像。如果对于占有率的二维分布像DP实施傅立叶变换，则进行从实际空间到频率空间的投影，实际空间中的二维像变换为用空间频率的大小表示的二维的傅立叶像(步骤S62)。

接着，在空间滤波器单元63中，对于二维的傅立叶像，加入仅通过空间频率小的成分的空间滤波，由此选择空间频率小的成分，去除空间频率大的成分(步骤S63)。

接着，在逆傅立叶计算单元64中，对于只保留空间频率小的成分的二维傅立叶像实施逆傅立叶变换，得到逆傅立叶像，即实际空间中的占有率的二维分布像(步骤S64)。

接着，在焊盘形状计算单元65中，使用占有率数据和在CMP中使用的研磨焊盘的杨氏模量率或者弹性系数的力学参数，计算在CMP中使用的研磨焊盘的凹凸的二维分布像(步骤S65)

该处理是用于求由CMP进行的研磨以后的加工面的高度分布的前处理，是用于分析相关距离长的CMP工序带来的影响的处理之一。

另外，对于步骤S65的处理，由于与在实施形态5中使用图13～图15说明过的处理相同，因此省略说明。

接着，在应力分布计算单元66中，计算加入在研磨焊盘上的应力的二维分布(步骤S66)。这里，使用前面说明过的图15说明加入在研磨焊盘PAD上的应力。

如图15所示，在对于被加工面按压了研磨焊盘PAD时，在区域R1与R2的边界部分以及区域R2与R3的边界部分中，发生特征性的现象。即，在各边界用A点所示的部分中，研磨焊盘PAD接触叠层膜SFM加入大的应力，良好地研磨叠层膜SFM，而在用C点表示的部分中，成为研磨焊盘PAD从叠层膜SFM浮起的状态，应力减小，成为难以研磨叠层膜SFM的状态。

由于在区域R1以及R2那样研磨焊盘PAD的变化量大的部分上加入了较大的应力，因此被迅速研磨，反之，在区域R3那样没有发生变形的部分或者突出图形与突出图形之间的区域中，变形方向是相反方向的情况下，应力成为0，难以研磨。另外，即使是相同大小的突出图形，在位于与没有位于成为支柱的其它突出图形的附近的情况下，应力不同，研磨速度不同。

在应力分布计算单元66中，根据研磨焊盘PAD的位置，计算不同的这些应力，计算应力的二维分布像。

另外，研磨焊盘PAD的应力的二维分布像能够根据在实施形态5中说明过的叠层膜SFM的形状与研磨焊盘PAD形状(凹凸的二维分布像)之差，求出研磨焊盘PAD的应力的二维分布像。

即，通过在从叠层膜SFM的形状的数据减去研磨焊盘PAD的形状的数据的值上乘以研磨焊盘的杨氏模量率(弹性系数)，能够得到研磨焊盘PAD的应力的二维分布像。

这里，返回到图16的说明。在计算出研磨焊盘的应力的二维分布像以后，在标志数据生成单元67中，对于研磨焊盘的应力的二维分布像，根据预先设定的与应力值有关的阈值进行建立标志的处理。

该处理如下，预先设定加入在焊盘上的应力值的上限值和下限值，对于在步骤S66中得到的应力的二维分布像中的各坐标下的应力值，进行上限值以及下限值的比较，在超过上限值的情况下，作为应力高，例如建立第1标志，反之在小于下限值的情况下，作为应力小，例如建立第2标志，作为标志数据输出(步骤S67)。

这里，应力的上限值以及下限值可以作为外部参数输入到二维分布处理装置60中。另外，还可以简单地计算子芯片A～N中的变化量总体中的平均值，根据从该平均值的偏差，设定上限值以及下限值。

对于第1～第N工序的全部执行步骤S62～S67的处理，在步骤S68中，在判断为对于所有的工序执行了标志处理的情况下，从二维分布处理装置60输出工序的标志数据D9，在有未处理的工序的情况下，实施S62～S67的处理。

F-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率的二维分布处理装置以及处理方法，则能够进行遍及复制用掩膜总体的占有率的二维分布像，特别是仅显示了成为引起相关距离长的现象的主要原因的成分占有率的二维分布像的显示，能够得到在相关距离长的现象的分析中适用的二维分布像。

另外，在步骤S62中，对于占有率的二维分布像DP实施傅立叶变换，而通过实施傅立叶变换，在暗淡中导入周期性边界条件。即，在逆傅立叶像(即实际空间像)中的子芯片的右端的进一步右端一侧，存在子芯片的左端，进行计算使得子芯片隔开间隔连续配设。在步骤S61中导入与定时行对应的空白部分相关的坐标数据是为了导入这样的周期性边界条件。

在实际的半导体基板上，通过使用相同的复制用掩膜，错开位置反复进行曝光冲击，使得在第1曝光冲击的旁边成为第2曝光冲击，由于排列多个子芯片，因此通过导入上述的周期性边界条件，能够进行与实际的晶片加工良好地一致的分析，即使是相关距离遍及半导体基板总体那样长的加工也能够进行高精度的评价。

另外，在步骤S66中，求研磨焊盘的应力的二维分布像，通过对于该二维分布像，根据预先设定的与应力值有关的阈值进行建立标志的处理，能够使研磨焊盘的应力的二维分布像中的特异点视觉化，能够容易地进行考虑了由焊盘的形状、材质、转数等物理原因产生的影响的评价或者分析。进而通过取得应力分布，能够预测易于发生伴随着CMP的图形损伤的位置。另外，通过在加入过大应力的部分建立标志，容易进行数据的修正。

G.实施形态7

使特异点视觉化的二维分布像不限于占有率，还可以采用以下说明的结构。

G-1.占有率的二维分布处理方法

参照图19所示的二维分布处理装置70的结构，使用图18所示的流程，说明占有率的二维分布处理方法。

如图19所示，如果在图4所示的占有率数据变换装置20中生成的各个工序的占有数据D5输入到二维分布处理装置70中，则在占有率二维分布计算单元71中，在二维排列的各个该坐标中保存占有率数据，得到各个工序的占有率的二维分布像(步骤S71)。这时，通过还导入与定时行对应的空白部分相关的坐标数据，能够进行考虑了周期性边界条件的评价。另外，步骤S71的处理由于与使用图8说明过的步骤S31的处理相同因此省略说明。

如果结束占有率的二维分布的计算，则在傅立叶计算单元72中对于占有率的二维分布像DP实施傅立叶变换，计算二维的傅立叶像。如果对于占有率的二维分布像DP实施傅立叶变换，则进行从实际空间到频率空间的投影，实际空间中的二维像变换为用空间频率的大小表示的二维的傅立叶像(步骤S72)。

接着，在空间滤波器单元73中，对于二维的傅立叶像，加入仅通过空间频率小的成分的空间滤波，由此选择空间频率小的成分，去除空间频率大的成分(步骤S73)。

接着，在逆傅立叶计算单元74中，对于只保留空间频率小的成分的二维傅立叶像实施逆傅立叶变换，得到逆傅立叶像，即实际空间中的占有率的二维分布像(步骤S74)。

接着，在焊盘形状计算单元75中，使用占有率数据和在CMP中使用的研磨焊盘的杨氏模量率或者弹性系数的力学参数，计算在CMP中使用的研磨焊盘的凹凸的二维分布像(步骤S75)

该处理是用于求由CMP进行的研磨以后的加工面的高度分布的前处理，是用于分析相关距离长的CMP工序带来的影响的处理之一。

另外，对于步骤S75的处理，由于与在实施形态5中使用图13～图15说明过的处理相同，因此省略说明。

接着，在应力分布计算单元76中，计算加入在研磨焊盘上的应力分布(步骤S76)。

另外，对于步骤S76的处理，由于与在实施形态6中说明过的步骤S66的处理相同，因此省略说明。

如在实施形态6中说明过的那样，由于在研磨焊盘的变化量大的部分上加入较大的应力，因此被迅速研磨，反之在没有发生变形的部分中应力为0，难以研磨。根据这一点，在焊盘形状计算单元78中，计算研磨后的被加工面的凹凸的二维分布像(步骤S77)。

能够通过把根据被加工面的材质、研磨焊盘的材质、转数等确定的研磨率(/sec)，在计算对象部分中加入在研磨焊盘上的应力值(帕斯卡)，研磨时间(sec)进行乘法计算，取得计算对象部分的研磨量()，通过从研磨前的被加工面的计算对象部分的高度减去研磨量得到研磨后的被加工面的高度。

在计算出了研磨后的被加工面的凹凸的二维分布像以后，在标志数据生成单元78中，对于研磨后的被加工面的凹凸的二维分布像，根据预先设定的与高度有关的阈值进行建立标志的处理。

该处理如下，预先设定研磨后的被加工面的突出部分的高度的上限值和下限值，对于在步骤S77中得到的研磨后的被加工面的凹凸的二维分布像中的各坐标下的高度，进行上限值以及下限值的比较，在超过上限值的情况下，作为是高突出部分，例如建立第1标志，反之在小于下限值的情况下，作为是低突出部分，例如建立第2标志，作为标志数据输出(步骤S78)。

这里，突出部分的高度的上限值以及下限值可以作为外部参数输入到二维分布处理装置70中。另外，还可以简单地计算子芯片A～N中的突出部分的高度的总体中的平均值，根据从该平均值的偏差，设定上限值以及下限值。

对于第1～第N工序的全部执行步骤S72～S78的处理，在步骤S79中，在判断为对于所有的工序执行了标志处理的情况下，从二维分布处理装置70输出各个工序的标志数据D10，在有未处理的工序的情况下，实施S72～S78的处理。

G-2.作用效果

如以上说明的那样，如果使用本实施形态的占有率的二维分布处理装置以及处理方法，则能够进行遍及复制用掩膜总体的占有率的二维分布像，特别是仅显示了成为引起相关距离长的现象的主要原因的成分占有率的二维分布像的显示，能够得到在相关距离长的现象的分析中适用的二维分布像。

另外，在步骤S72中，对于占有率的二维分布像DP实施傅立叶变换，而通过实施傅立叶变换，在暗淡中导入周期性边界条件。即，在逆傅立叶像(即实际空间像)中的子芯片的右端的右侧，存在子芯片的左端，进行计算使得子芯片隔开间隔连续配设。在步骤S71中导入与定时行对应的空白部分相关的坐标数据是为了导入这样的周期性边界条件。

在实际的半导体基板上，通过使用相同的复制用掩膜，错开位置反复进行曝光冲击，使得在第1曝光冲击的旁边成为第2曝光冲击，由于排列多个子芯片，因此通过导入上述的周期性边界条件，能够进行与实际的晶片加工良好地一致的分析，即使是相关距离遍及半导体基板总体那样长的加工也能够进行高精度的评价。

另外，能够使研磨后的被加工面的二维分布像中的特异点视觉化，能够容易地进行考虑了由CMP工序中的焊盘的形状、材质、转数等物理原因产生的影响的评价或者分析。

另外，在步骤S77中，在计算出了研磨后的被加工面的凹凸的二维分布像以后，在标志数据生成单元78中，对于研磨后的被加工面的凹凸的二维分布像，由于根据预先设定的与高度有关的阈值进行建立标志的处理，因此能够进行设计数据的校正或者修正。

另外，在研磨后的被加工面的凹陷的二维分布像的计算时，由于作为加工参数通过输入在研磨时使用的药液或者粘合液的影响，能够考虑由药液或者粘合液的不同引起的研磨状态的差异，因此能够在CMP的化学方面的分析中进行高精度的评价。

例如，在研磨氧化硅膜或者铝的情况下，成为削除在铝表面产生的硬的氧化铝，这种情况下，使用包括二氧化硅或者氧化铝等微粉末的粘合液。另一方面，在研磨铜的情况下，由于铜易于氧化而且柔软，因此不能够使用与铝的情况相同的粘合液。这样，通过考虑药液或者粘合液的影响，能够高精度地取得研磨后的被加工面的凹凸的二维分布像，在CMP的化学方面的分析中能够进行高精度的评价。

H.实施形态8

以上说明的实施形态3～7中的二维分布处理装置30～70的每一个都示出了作为使特异点视觉化了的二维分布像度，输出各个工序的标志数据D6～D10的结构，而在使用标志数据D6～D10进行了各种物理现象的评价或者分析以后，最好合成各个工序的标志数据，得到每一个子芯片的标志数据。

以下，说明本发明实施形态8的标志数据的加工方法以及加工装置中使用的标志数据的合成方法以及变换装置。

H-1.标志数据的合成方法

参照图21所示的标志数据变换装置80的结构，使用图20所示的流程，说明标志数据的合成方法。

如图21所示，标志数据的合成根据例如在图19所示的二维分布处理装置70中生成的各个工序的标志数据D10以及各子芯片的配置数据D4进行。

即，如果从二维分布处理装置70以及设计数据的存储装置MR把各个工序的标志数据D10以及各子芯片的配置数据D4输入到标志数据变换装置80中，则在标志数据分割单元81中，把各个工序的标志数据分割为不同的子芯片的标志数据(步骤S81)。

即，在各个工序的标志数据的文件中，汇集并保存与通过该工序得到的研磨后的被加工面的凹凸的二维分布像有关的数据，从该文件按照不同的子芯片分割标志数据并取出的处理是步骤S81的处理。

图22模式地示出按照不同的子芯片分割的标志数据的状态。

图22中，对于第1工序～第N工序的每一个，顺序排列并且矩阵形地示出子芯片A～N的标志数据。

另外，在各子芯片的配置数据D4中，加入每一个子芯片的偏置数据，在步骤S81中还进行从不同工序的标志数据减去偏置数据的处理。

作为每一个子芯片的偏置数据，如在前面说明过的那样，是当在半导体基板上形成多子芯片时，使得相互不重叠那样，要加入在图形数据的坐标上的长度数据，而由于在每一个子芯片中合成各个工序的标志数据时，偏置数据不重要，因此去除偏置数据。

接着，在标志数据合成单元82中在每一个子芯片合成按照不同的子芯片分割的标志数据(步骤S82)。

该处理是在图22所示的矩阵中，例如，合成并输出子芯片A的第1工序～第N工序的每一个的标志数据的处理，把该数据称为子芯片A的标志数据。这一点在子芯片B～子芯片N中也相同，步骤S82的处理对于所有子芯片的每一个进行，在步骤S83中，在判断为对于所有的子芯片合成了标志数据的情况下从标志数据变换装置80输出每一个子芯片的标志数据D11，在有未处理的工序的情况下，实施步骤S82的处理。

E-2.作用效果

如果结束CMP工序或者干法腐蚀工序中的微载荷效果等的物理现象的分析，则在每一个子芯片合成其分析结果，反馈到设计数据或者掩膜数据中，而如果使用本实施形态的标志数据的变换装置以及合成方法，则能够容易得到每一个子芯片的标志数据D11，通过把该数据向设计数据或者掩膜数据反馈，容易进行设计数据或掩膜数据的调整。

另外，在以上的说明中，在标志数据的合成时，使用在图19所示的二维分布处理装置70中生成的每个工序的标志数据D10，而当然也可以使用从二维分布处理装置30～70输出的标志数据D6～D10。

I.实施形态9

作为本发明实施形态9的掩膜数据的加工方法以及加工装置，说明使用从实施形态8中的标志数据变换装置80输出的每一个子芯片的标志数据D11，调整设计数据的方法以及调整装置。

I-1.设计数据的调整方法

参照图24所示的设计数据调整装置90的结构，使用图23所示的流程，说明设计数据的调整方法。

如图24所示，设计数据的调整根据在图21所示的标志数据变换装置80中生成的每一个子芯片的标志数据D11以及各子芯片的设计数据D1进行。

即，如果从标志数据变换装置80以及设计数据的存储装置MR把每一个子芯片标志数据D11以及各子芯片的设计数据D1输入到设计数据调整装置90中，则在数据合成单元91中，合成两个数据，生成合成数据(步骤S91)。

该处理是在各个子芯片的设计数据D1上加入各个工序的标志数据的处理。

接着，在虚拟图形发生指示单元92中，从各个工序的标志数据检索第1标志。

这里，为了简化说明，从标志数据变换装置80输出的每一个子芯片的标志数据D11在这里采用根据从使用图7说明过的二维分布处理装置30输出的各个工序的标志数据D6生成的数据，设在标志数据D6中，在占有率的二维分布像上，根据占有率的上限值和下限值，建立第1以及第2标志。

从而，由于在占有率过高时建立第1标志，因此在存在第1标志的情况下，在虚拟图形发生指示单元92中进行控制，使得在设计数据D1的该部分中，限制发生占有率调整用的虚拟图形。

接着，从各个工序标志数据检索第2标志数据，如上述那样，由于在占有率过低时建立第2标志，因此在存在第2标志的情况下，在虚拟图形发生指示单元92中进行控制，使得在设计数据D1的该部分中，积极地发生占有率调整用的虚拟图形(步骤S92)。

对于所有子芯片的每一个执行步骤S92处理，在步骤S93中，在对于所有的子芯片进行了限制发生虚拟图形的情况下，输出在每一个子芯片调整了占有率分布的调整完毕的设计数据D12，在存在未处理的子芯片的情况下，实施步骤S92的处理。

另外，调整完毕的设计数据D12例如提供到掩膜绘图装置MS，根据调整完毕的设计数据D12进行掩膜绘图(步骤S94)。

I-2.作用效果

如以上说明的那样，通过使用本实施形态的设计数据调整装置以及调整方法，在有第1标志的情况下能够限制发生虚拟图形，在有第2标志的情况下能够推进发生虚拟图形，能够进行当初的设计数据中的设计图形的大致调整，通过使用调整完毕的设计数据，能够提高CMP工序或者干法腐蚀工序中的加工均匀性或者加工精度。

如果依据本发明的方案1记述的掩膜数据加工装置，则由于能够由占有率数据发生装置在每一个子芯片把子芯片的设计数据变换为规模更小的占有率数据，因此能够容易处理用于LSI设计的大规模的数据。

Claims (12)

1.一种掩膜数据加工装置，该掩膜数据加工装置加工在具有多个子芯片构成的半导体装置的形成中使用的复制用掩膜的掩膜数据，特征在于：具备占有率数据发生装置，该占有率数据发生装置具有，

接受在上述每一个子芯片分割了的设计数据和至少规定了上述掩膜数据的标准的掩膜数据生成标准数据，生成上述掩膜数据的数据运算单元；

进行包含在上述掩膜数据中的上述每一个子芯片的各个形成工序中的图形的面积计算的图形面积计算单元；以及

将上述图形的每单位区域的面积占有率作为上述每一个子芯片的占有率数据进行计算的占有率数据计算单元。

2.根据权利要求1所述的掩膜数据加工装置，特征在于：

上述数据运算单元对于上述每一个子芯片的上述设计数据，分别根据上述掩膜数据生成标准数据实施运算处理，生成上述掩膜数据；

上述占有率数据计算单元把上述图形区分为每个单位区域的图形要素，作为上述占有率数据计算上述图形要素的面积占有率。

3.根据权利要求2所述的掩膜数据加工装置，特征在于：

上述图形面积计算单元包括去除上述图形的重复位置的功能。

4.根据权利要求1所述的掩膜数据加工装置，特征在于：

还具备接受从上述占有率数据发生装置输出的上述每一个子芯片的占有率数据，变换为每一个形成工序的占有率数据的占有率数据变换装置。

5.根据权利要求4所述的掩膜数据加工装置，特征在于：

上述占有率数据变换装置具备

接受上述每一个子芯片的占有率数据，对于上述子芯片的每一个按照形成工序的不同进行分割的占有率数据分割单元；

把按照上述形成工序的不同分割的占有率数据在对于上述子芯片每一个的共同的形成工序中进行合成，作为上述每个形成工序的占有率数据输出的占有率数据合成单元。

6.根据权利要求5所述的掩膜数据加工装置，特征在于：

上述占有率数据分割单元包括

同时接受上述子芯片的配置数据，在上述按照形成工序的不同分割了的占有率数据的坐标数据上添加包含在上述配置数据中的上述每个子芯片的偏置数据的功能。

7.根据权利要求4所述的掩膜数据加工装置，特征在于：

还具备接受从上述占有率数据变换装置输出的上述每个形成工序的占有率数据，根据坐标数据把该占有率数据二维展开，作为每个形成工序的占有率的二维分布像输出的二维分布处理装置。

8.根据权利要求7所述的掩膜数据加工装置，特征在于：

上述二维分布处理装置具备对于上述每个形成工序的占有率的二维分布像，输出根据预先确定的与占有率有关的阈值，至少添加了一种标志的上述每个形成工序的标志数据的标志数据生成单元。

9.根据权利要求4所述的掩膜数据加工装置，特征在于：

具备二维分布处理装置，该二维分布处理装置具有

接受从上述占有率数据变换装置输出的上述每个形成工序的占有率数据，根据坐标数据二维展开该占有率数据，作为每个形成工序的占有率的二维分布像输出的占有率二维分布计算单元；

对于上述每个形成工序的占有率的二维分布像，实施傅立叶变换，输出二维的傅立叶像的傅立叶计算单元；

对于上述二维的傅立叶像，实施空间滤波处理使得仅通过预定的空间频率成分的空间滤波器单元；

对于实施了上述空间滤波处理的上述二维的傅立叶像，实施逆傅立叶变换，输出二维的逆傅立叶像的逆傅立叶计算单元；

对于上述二维的逆傅立叶像，输出根据预先确定的与占有率有关的阈值，添加了至少一种标志的上述每个形成工序的标志数据的标志数据生成单元。

10.根据权利要求4所述的掩膜数据加工装置，特征在于：

具备二维分布处理装置，该二维分布处理装置具有

接受从上述占有率数据变换装置输出的上述每个形成工序的占有率数据，根据坐标数据二维展开该占有率数据，作为每个形成工序的占有率的二维分布像输出的占有率二维分布计算单元；

对于上述每个形成工序的占有率的二维分布像，实施傅立叶变换，输出二维的傅立叶像的傅立叶计算单元；

对于上述二维的傅立叶像，实施空间滤波处理使得仅通过预定的空间频率成分的空间滤波器单元；

对于实施了上述空间滤波处理的上述二维的傅立叶像，实施逆傅立叶变换，输出二维的逆傅立叶像的逆傅立叶计算单元；

根据上述二维的逆傅立叶像，计算叠层在上述二维的逆傅立叶像上的叠层膜的化学机械研磨处理中使用的研磨焊盘的在按压了上述叠层膜的状态下的二维分布像的焊盘形状计算单元；

对于上述研磨焊盘的二维分布像，输出根据预先确定的与变化量有关的阈值，添加了至少一种标志的上述每个形成工序的标志数据的标志数据生成单元。

11.根据权利要求4所述的掩膜数据加工装置，特征在于：

具备二维分布处理装置，该二维分布处理装置具有

接受从上述占有率数据变换装置输出的上述每个形成工序的占有率数据，根据坐标数据二维展开该占有率数据，作为每个形成工序的占有率的二维分布像输出的占有率二维分布计算单元；

对于上述每个形成工序的占有率的二维分布像，实施傅立叶变换，输出二维的傅立叶像的傅立叶计算单元；

对于上述二维的傅立叶像，实施空间滤波处理使得仅通过预定的空间频率成分的空间滤波器单元；

对于实施了上述空间滤波处理的上述二维的傅立叶像，实施逆傅立叶变换，输出二维的逆傅立叶像的逆傅立叶计算单元；

根据上述二维的逆傅立叶像，计算叠层在上述二维的逆傅立叶像上的叠层膜的化学机械研磨处理中使用的研磨焊盘的在按压了上述叠层膜的状态下的二维分布像的焊盘形状计算单元；

根据上述研磨焊盘的二维分布像，计算加入在上述研磨焊盘上的应力的二维分布像的应力分布计算单元；

对于上述应力的二维分布像，输出根据预先确定的与应力值有关的阈值，添加了至少一种标志的上述每个形成工序的标志数据的标志数据生成单元。

12.根据权利要求4所述的掩膜数据加工装置，特征在于：

具备二维分布处理装置，该二维分布处理装置具有

接受从上述占有率数据变换装置输出的上述每个形成工序的占有率数据，根据坐标数据二维展开该占有率数据，作为每个形成工序的占有率的二维分布像输出的占有率二维分布计算单元；

对于上述每个形成工序的占有率的二维分布像，实施傅立叶变换，输出二维的傅立叶像的傅立叶计算单元；

对于上述二维的傅立叶像，实施空间滤波处理使得仅通过预定的空间频率成分的空间滤波器单元；

对于实施了上述空间滤波处理的上述二维的傅立叶像，实施逆傅立叶变换，输出二维的逆傅立叶像的逆傅立叶计算单元；

根据上述二维的逆傅立叶像，计算叠层在上述二维的逆傅立叶像上的叠层膜的化学机械研磨处理中使用的研磨焊盘的在按压了上述叠层膜的状态下的二维分布像的焊盘形状计算单元；

根据上述研磨焊盘的二维分布像，计算加入在上述研磨焊盘上的应力的二维分布像的应力分布计算单元；

根据上述应力的二维分布像，计算上述叠层膜在研磨后的凹凸的二维分布像的研磨形状计算单元；

对于上述叠层膜在研磨后的凹凸的二维分布像，输出根据预先确定的与高度有关的阈值，添加了至少一种标志的上述每个形成工序的标志数据的标志数据生成单元。

Images