CN1405797A - 形成贵金属薄膜构图的方法 - Google Patents

形成贵金属薄膜构图的方法 Download PDF

Info

Publication number
CN1405797A
CN1405797A CN02127334A CN02127334A CN1405797A CN 1405797 A CN1405797 A CN 1405797A CN 02127334 A CN02127334 A CN 02127334A CN 02127334 A CN02127334 A CN 02127334A CN 1405797 A CN1405797 A CN 1405797A
Authority
CN
China
Prior art keywords
film
noble metal
substrate
metal film
expendable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02127334A
Other languages
English (en)
Other versions
CN1306526C (zh
Inventor
夏目洁
内藤宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN1405797A publication Critical patent/CN1405797A/zh
Application granted granted Critical
Publication of CN1306526C publication Critical patent/CN1306526C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3644—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer the metal being silver
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/3602—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer
    • C03C17/3649—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal the metal being present as a layer made of metals other than silver
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2217/00—Coatings on glass
    • C03C2217/40—Coatings comprising at least one inhomogeneous layer
    • C03C2217/42—Coatings comprising at least one inhomogeneous layer consisting of particles only
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/34—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种形成贵金属薄膜的方法。在该方法中，在一衬底上形成一牺牲膜，并在该牺牲膜上形成一掩蔽层。经过该掩蔽层形成具有预定构图的开口。去除该开口中显露的牺牲膜，以形成比衬底上的开口宽的腔。在整个衬底表面上沉积贵金属薄膜。溶解并去除该牺牲膜以形成贵金属薄膜构图。

Description

形成贵金属薄膜构图的方法
                        技术领域
本发明涉及一种形成诸如铂的贵金属薄膜构图的方法。
                        背景技术
使用铂薄膜电阻的温度传感器通过将铂薄膜沉积在衬底上，并将其构图成细丝形状以形成电阻而形成。探测铂电阻的电阻值变化以测量温度。
铂薄膜的温度特性是重要的特性。铂薄膜的温度特性取决于膜的质量，例如铂薄膜的晶粒直径。晶粒直径受薄膜形成条件影响。
具有覆盖氧化物膜等的铂电阻的薄隔膜结构传感器已经引起人们注意，因为它具有小热容和良好的响应。绝缘膜形成在硅衬底上，且铂电阻形成在绝缘膜上。在铂电阻覆盖有绝缘膜后，铂电阻下方的硅衬底被刻蚀并除去。通过去除硅衬底的热导和热容，可以获得高灵敏性和高响应的温度传感器。
要求这种隔膜结构的温度传感器具有隔膜结构自身的高机械强度。需要用于加工和抛光铂薄膜构图的满足此要求的标准。
例如，需要防止粘附在铂薄膜构图上的灰尘和外界物质，并防止下面的氧化物膜形成得过薄或在构图该铂薄膜的过程中损坏。如果铂薄膜构图的侧壁垂直于衬底的表面层，则将沉积在铂薄膜构图上的诸如氧化物膜的绝缘膜的质量可能降低。隔膜结构的机械强度因此降低。需要使铂薄膜构图具有带倾斜或斜面侧壁的梯形截面。
采用以下两种方法来形成铂薄膜构图。
利用第一种方法，如图3A所示，绝缘膜7形成在衬底1的整个上表面上，铂薄膜2通过溅射等沉积在绝缘膜7上。抗蚀剂涂覆在铂薄膜2上，被曝光并显影以在需要的区域留下抗蚀剂构图3。抗蚀剂构图3被加热到150至200℃，以使其液化并形成锥形侧壁。
如图3B所示，铂薄膜2在铣削系统中铣削。抗蚀剂构图3的锥形侧壁过传递到铂薄膜上。在铂薄膜2构图后，抗蚀剂构图3通过灰化等去除。如图3C所示，绝缘膜8形成在衬底上，覆盖了图案化的铂薄膜2。
如图3D所示，铂薄膜2下方的衬底1被蚀刻并除去。利用此第一方法，因为铣削是利用具有高能量的离子冲击的物理加工，所以研磨后硬化的抗蚀剂和研磨所特有的溅射侧壁残余4(所谓的兔耳)被留下并且难以除去。
为了进行铣削，需要用夹子将衬底1固定。夹持可能损坏产品，并且产量会降低。衬底表面层也被铣削。取决于铣削条件，绝缘膜7被过度铣削，形成如图3C所示的槽形凹陷5。产品质量会降低，例如下降的机械强度。
铂薄膜构图侧壁的锥度或倾斜度取决于抗蚀剂构图侧壁的锥度或倾斜度。随着抗蚀剂构图宽度变窄，抗蚀剂构图的斜度不能做大。如果迅速烘烤抗蚀剂构图的温度被提高以增加抗蚀剂构图侧壁的倾斜度，则变得难以去除抗蚀剂构图。
利用第二种方法，如图4A所示，在形成在衬底1上的绝缘膜7上，涂覆抗蚀剂膜3。去除将要形成铂薄膜构图的区域内的抗蚀剂构图3。在此情形下，抗蚀剂膜3做得足够厚，使得在下一个工序中沉积的铂薄膜具有阶梯式切口。此外，抗蚀剂曝光的聚点故意偏移，以拓宽抗蚀剂膜沿厚度方向下的开口。因此，在抗蚀剂膜中形成的开口具有向上递减的宽度，或向内倾斜的侧壁。
如图4B所示，铂薄膜2沉积在整个表面上。抗蚀剂膜3上的铂薄膜2和绝缘膜7上的铂薄膜2具有阶梯式切口。绝缘膜7上的铂薄膜2具有向上逐渐变薄的外周。抗蚀剂膜3被去除，以去除抗蚀剂膜3上不需要的铂薄膜2。
如图4C所示，铂薄膜构图2得以留下。
利用此第二种方法，难以通过良好的可控性设置铂薄膜构图的侧壁的锥度或倾斜度。虽然通过采用两层抗蚀剂膜3结构可以提高可控性，但是工序数增加。如果使用诸如抗蚀剂的有机材料，则在铂薄膜2沉积时，从抗蚀剂膜3产生水成分、未反应成分、未溶解成分。这些成分对铂薄膜质量起副作用。因为铂具有结晶性，所以如果混合了杂质，则晶体生长变得不充分，且温度特性下降。难以形成具有良好质量的铂薄膜2。如果抗蚀剂膜3在高温下得以加工，以提前去除这些成分，则难以去除抗蚀剂膜3。
                      发明内容
本发明的一个目的是提供一种形成一贵金属薄膜构图的方法，该贵金属薄膜构图具有良好的质量，且易于用绝缘膜覆盖其表面。
本发明的另一个目的是提供一种形成贵金属薄膜构图的方法，该方法能以良好的再现性控制贵金属薄膜构图的侧壁的锥度或倾斜度、更少地被产生自抗蚀剂的气体影响、不过度蚀刻基底的表面层、且较少地降低机械强度。
根据本发明的一个方面，提供一种形成贵金属薄膜的方法，包括步骤：(a)在一衬底上形成一牺牲膜，并在该牺牲膜上叠放具有不同蚀刻特性的掩蔽层；(b)穿过所述掩蔽层形成具有预定构图的开口；(c)蚀刻暴露在所述开口中的所述牺牲膜，并侧蚀刻所述牺牲膜而越过所述掩蔽层的该开口的边界一预定的量；(d)在所述衬底的整个表面上沉积贵金属薄膜；以及(e)溶解并去除所述牺牲膜。
贵金属薄膜构图由具有预定形状(构图)的贵金属薄膜制造，并用以形成目标电路、电阻等。
根据上述贵金属薄膜构图形成方法，贵金属薄膜构图的侧壁的锥度或倾斜度可以具有良好再现性地得以控制。在沉积贵金属薄膜的同时，诸如抗蚀剂的有机材料不存在，使得沉积的贵金属薄膜不被有机材料产生的气体等污染。
所有工序可以通过半导体生产线的标准设备来进行。没有必要来准备特殊的设备。
                       附图说明
图1A至1H是示意性横截面视图，示出了形成贵金属薄膜构图的方法的一系列工序的示例，图1I和1J是温度传感器的示意性横截面视图和示意性平面图；
图2A和2B是示意性横截面视图，示出了在衬底上形成贵金属薄膜晶粒的颗粒的入射角和完成的贵金属薄膜构图的侧壁的锥度角或倾斜角之间的关系；
图3A至3D是示意性横截面视图，示出了根据现有技术的形成贵金属薄膜构图的方法的一系列工序的示例；
图4A和4C是示意性横截面视图，示出了根据现有技术的形成贵金属薄膜构图的一系列工序的示例；以及
图5是示出磁控溅射的示意性横截面视图。
                    具体实施方式
将参照附图对本发明的优选实施例进行说明。图1A至1G示出了根据本发明一实施例的贵金属薄膜构图形成方法的工序的一示例。
如图1A所示，在玻璃、石英、陶瓷、硅等制造的衬底11的表面上形成绝缘膜，例如氧化物膜或氮化物膜。以下，将对一示例进行说明，该示例使用形成有绝缘膜7的硅衬底，该绝缘膜例如为氧化硅膜。
牺牲膜12通过溅射或化学气相沉积(CVD)沉积在衬底11上。牺牲膜12的材料是一种材料，该材料可通过酸或碱液控制湿法蚀刻的侧蚀刻量、或可控制等离子体蚀刻的侧蚀刻量，可被酸或碱液有效溶解和去除，且不污染其最终产品和生产线。例如，牺牲膜12由除了贵金属外的金属制造，例如钛、铝、铬或铜。
接着，在此牺牲膜12的整个表面上，沉积掩蔽层13。掩蔽层13由一种材料制成，该材料具有抵抗蚀刻牺牲膜12的抵抗力，并可用作硬掩膜。例如，掩蔽层13具有300至500nm的厚度，且是分别由CVD等形成的诸如氧化硅膜的氧化物膜或者诸如氮化硅膜的氮化物膜、由大气压CVD形成的磷硅酸盐玻璃(PSG)膜或者硼磷硅酸盐玻璃(BPSG)膜、由涂覆法形成的旋涂玻璃(SOG)膜、由溅射形成的绝缘膜或金属膜。
如图1B所示，抗蚀剂构图14形成在掩蔽层13上，该抗蚀剂构图具有将在该处形成贵金属薄膜构图的开口。抗蚀剂构图14由常规光刻形成。
如图1C所示，通过将抗蚀剂构图14用作掩膜，干法蚀刻掩蔽层13以形成开口15。干法蚀刻可以是利用诸如CHF3和CF4的气体的反应离子蚀刻。
如图1D所示，暴露在开口15中的牺牲膜12被蚀刻和侧蚀刻，以在衬底11上形成比开口15宽的腔16。
此蚀刻可以利用诸如稀氢氟酸和硫酸+过氧化氢的化学品、或通过利用CF4的气体的等离子体蚀刻进行。
牺牲膜12的侧蚀刻量设置为1至5μm。如果牺牲膜12由钛制造且5％的HF用作刻蚀剂，则侧蚀刻在室温下以1μm/min的速度进行。如果使用更加稀释的HF，则侧蚀刻量可以更容易地控制。
硫酸+过氧化氢刻蚀剂侵蚀掩蔽层13，而根本不侵蚀衬底11，且仅侧蚀刻钛牺牲膜12。虽然此刻蚀剂是理想的，但是侧蚀刻可能进行得过多，且机械强度可能降低，除非严格控制刻蚀剂的浓度和温度。
如图1E所示，抗蚀剂构图14通过氧等离子体灰化等去除。抗蚀剂构图4可以在蚀刻牺牲膜12的先前工序之前去除。然而，在此情形中，因为牺牲膜12的氧化，可能难以控制牺牲膜12的侧蚀刻。接着，在沉积贵金属薄膜前进行预清洗。此预清洗得以进行而不损伤形成在衬底11上的膜结构。
例如，在使用有机材料去除剂的工序之后，衬底11用异丙醇清洗，然后用纯水清洗，其后干燥。如果抗蚀剂构图14在蚀刻牺牲膜12前去除，则用稀氢氟酸蚀刻牺牲膜12也可用于此预清洗。
如图1F所示，贵金属薄膜17沉积在衬底上，在掩蔽层13上形成贵金属薄膜17，在腔16内形成贵金属薄膜构图18。沉积贵金属薄膜通过利用诸如溅射和气相沉积的定向沉积进行。
优选的是，在此沉积之前，衬底11得以加热以去除吸附的水汽成分。在进行沉积的同时，衬底11可以得以加热以调节贵金属薄膜构图18的膜质量。
贵金属薄膜的材料可以是诸如铂和金的贵金属单一膜，也可以是具有贵金属最上层的叠层膜，诸如Au/Ni/Ti、Pt/Ti和Pt/TiO。
目标贵金属薄膜构图18于是形成在衬底11上方的腔16内。
衬底11完全浸没在牺牲膜12的刻蚀剂中，以溶解衬底11上的牺牲膜12，并除去掩蔽层13和沉积在掩蔽层13上的贵金属薄膜17。
图1G显示了贵金属薄膜构图18，它具有所需形状，且形成在衬底11上的所需区域内。
刻蚀剂是不腐蚀贵金属但溶解普通金属的化学试剂。例如，该化学试剂是诸如硝酸、盐酸、氢氟酸和硫酸的酸，诸如铵和氢氧化钾的碱、或者硫酸+过氧化氢。如果使用氢氟酸或碱且衬底11的表面层为氧化物膜，则此氧化物膜或多或少地腐蚀。如果氮化物膜用作衬底的表面层，则它不被氢氟酸或碱腐蚀。
如果牺牲膜12由钛制造，且在130℃使用硫酸+过氧化氢(3∶1)溶液，则仅钛溶解，且通常用作衬底11的表面层的氧化硅膜根本不被腐蚀。在这些条件下，在150℃的温度下进行5分钟约5μm的侧蚀刻。
贵金属薄膜构图18的形状由设置在牺牲膜12上的掩蔽层13的开口构图确定。在牺牲膜12被蚀刻的同时，不需要的贵金属薄膜被除去。此去除工序防止了衬底表面层被破坏。
如图1H所示，诸如氧化硅膜的绝缘膜19得以沉积，覆盖贵金属薄膜构图18。该绝缘膜还可由氮化硅膜、或氧化硅膜与氮化硅膜的叠层形成。当采用叠层结构时，优选的是，下和上绝缘膜7和19具有对称的结构，例如氧化物-氮化物和氮化物-氧化物。
图1I显示了衬底11，该衬底包括硅衬底1和形成在硅衬底1上的氧化硅膜7，贵金属薄膜构图18下方的一部分硅衬底1被除去。该硅衬底的去除可以通过蚀刻、或抛光或研磨与蚀刻的结合来进行。贵金属薄膜构图18保持被夹在上和下绝缘膜19和7之间。
图1J是显示温度传感器的布局的平面图。衬底11包括硅衬底1和形成在硅衬底1上的氧化硅膜7。在由虚线表示的窗口区V中，去除硅衬底1。铂电阻18形成在窗口区V的中心区内的氧化硅膜7上，并具有约几微米的宽度。引线L由具有约50至100μm宽的铂薄膜制造，且由与铂电阻18相同的层制造。引线L电连接到铂电阻18的相对端上。
氧化硅膜19得以形成，覆盖铂电阻18和引线L。焊点P形成在氧化硅膜19上，并通过开口电连接至引线L。
优选的是，牺牲膜12的厚度设置为要形成的贵金属薄膜构图的厚度的0.7至1.7倍。例如，如果贵金属薄膜构图的厚度为300nm，则牺牲膜12的厚度设置为200至500nm。如果牺牲膜12过厚，则构图贵金属薄膜的精度降低。如果牺牲膜过薄，则难以使要形成的贵金属薄膜构图的侧壁适当地倾斜，且去除牺牲膜12的化学试剂侵蚀不充分。此外，掩蔽层上的贵金属薄膜和沉积在腔内的贵金属薄膜可能连接，使得去除工序变得困难。
如果贵金属薄膜构图的侧壁的锥角或倾斜角做得轻缓，则优选的是将牺牲膜12的厚度设置为贵金属薄膜厚度的1至1.7倍。如果贵金属薄膜构图的侧壁的倾斜角做得较陡，则优选的是，将牺牲膜12的厚度设置为贵金属薄膜的厚度的0.7至1倍。
需要掩蔽层13，这样即使沉积了贵金属薄膜，伸到腔上的部分贵金属薄膜也不会变形；开口可以容易地形成；且氢氟酸或等离子体的蚀刻速率足够低，以在牺牲膜12的侧蚀刻过程中不增加尺寸转换差(size conversiondifference)(设计尺寸和实际加工尺寸之间的差)。大尺寸转换差意味着当金属牺牲膜12如图1D所示那样蚀刻时，掩蔽层13也被蚀刻，且掩蔽层13的开口宽度增加，使得贵金属薄膜构图18(图1G)的线宽变得比设计尺寸宽。
如果掩蔽层13做得厚，则其机械强度增加。然而，倾斜地沉积在腔内的贵金属颗粒的遮挡区增大。具有较宽线宽的贵金属薄膜构图和具有较窄线宽的贵金属薄膜构图之间，侧壁的斜度和厚度变得不同。
为了形成贵金属薄膜构图的邻近构图片断，形成在邻近构图片断间的掩蔽层13的宽度(图1E中W所示)需要适当选择。即，图1B所示的抗蚀剂构图14中的抗蚀剂区域的平面尺寸应当正确设置。
宽度W优选地设为约3至40μm。需要的是，后续工序中用于去除整个牺牲膜12的化学试剂充分抵达腔的内部。据此，宽度W优选地设定为约40μm或更小。宽度W优选地为约3μm或更宽，以在牺牲膜12在后续工序中被侧蚀刻的同时保持机械强度。
如果图1C所示的干法蚀刻的蚀刻条件适当选择，则开口15中显露的掩蔽层13的侧壁可以成锥形或倾斜，使得贵金属薄膜构图的侧壁的倾斜形状-具体地是具有窄的线宽的构图的厚度-可以精细调节。
优选的是，将衬底11上的贵金属颗粒的入射角相对于衬底法线倾斜，因为贵金属薄膜构图的侧壁可以倾斜成常规的锥形(构图的宽度被做成在越高的位置上越窄)。
贵金属颗粒在衬底11上的入射角可以容易地倾斜，例如通过调节衬底11和靶、或溅射系统或气相沉积系统的气相沉积源的相对位置。
图5示出了磁控溅射过程中靶和衬底之间的关系。晶片WF设置成与靶T平行。通常，靶T大于晶片WF，并在放置磁体处具有侵蚀E。随着靶T和晶片WF之间的距离变短，更倾斜地入射到晶片WF上的颗粒数量增加。即，随着晶片和靶之间距离的变化，入射角分布改变。
在DC磁控溅射系统的情形下，靶的腐蚀区域拓宽到与衬底相似的区域，以允许衬底上颗粒的均匀沉积。贵金属颗粒在衬底上的入射方向相对于衬底法线通常更为倾斜，且到腔16的平均入射角距离增大。如图2B所示，贵金属薄膜构图18的侧壁的倾斜变缓。
如图2A所示，随着相对于衬底法线入射角更少地倾斜，贵金属薄膜构图18的侧壁的倾斜变得越陡。
在诸如电子束(EB)沉积系统的气相沉积系统中，入射角不能比溅射系统那样更倾斜。然而，因为来自沉积源的飞行方向和衬底法线之间的角度可以自由改变，所以贵金属薄膜构图18的侧壁的倾斜角可以按需调节，例如通过自多个沉积源来沉积层。
利用这种贵金属薄膜构图形成方法，贵金属薄膜构图18的侧壁的倾斜角可以以良好的再现性在宽范围内得以控制。虽然沉积了贵金属薄膜，但是衬底11上没有有机材料。这可以防止沉积的贵金属薄膜被从有机材料产生的气体等污染。因为沉积在高真空状态下或在惰性气体的低压气氛下进行，所以能形成具有优良膜质量的贵金属薄膜构图18。
还可以避免外界物质或贵金属薄膜构图18的损伤。工艺过程中衬底11的损伤可得以防止，且可以避免机械强度的降低和产量的降低。因为制造工艺可以利用半导体生产线的标准设备进行，所以不需要任何特殊的额外设备。
将说明一具体的贵金属薄膜构图形成方法。
在形成在硅衬底表面上的氧化硅膜上，通过溅射沉积钛牺牲膜至300nm厚度。在此牺牲膜上，通过等离子体CVD沉积氮化硅掩蔽层至300nm厚度。在此掩蔽层上，正型光致抗蚀剂膜得以涂覆、曝光和显影，以形成具有宽度为1500nm的细丝形开口的抗蚀剂构图。通过将抗蚀剂构图用作掩膜，氮化硅掩蔽层通过利用CF4+CHF3气体的等离子体蚀刻而蚀刻，以形成具有宽度为1500nm的开口的细丝形开口。开口中显露的钛牺牲膜用硫酸和过氧化氢水溶液蚀刻和侧蚀刻，以在衬底上形成的氧化硅膜上形成具有宽度为3500nm的细丝形腔。
抗蚀剂构图被等离子体灰化和去除。在衬底被清洗和干燥后，铂薄膜利用DC磁控溅射系统沉积在整个衬底表面上。靶和晶片之间的距离等得以设置，使得铂颗粒的入射角相对于衬底法线为45度。沉积厚度为约300nm。
衬底在130℃浸入硫酸和过氧化氢水性蚀刻溶液中10分钟，以溶解钛牺牲膜并去除掩蔽层和铂薄膜。铂薄膜构图在衬底上形成，具有1200nm的上部线宽、1600nm的下部线宽、300nm的厚度和约45度的侧壁倾斜角。
以以上方式形成的铂薄膜构图在侧壁和上表面上没有外来物质，且衬底的表面氧化物层未被腐蚀。膜的质量优良。此铂薄膜构图用于铂电阻温度传感器。获得了良好的温度特性。
本发明已经结合优选实施例得以说明。本发明不限于以上实施例。对本领域技术人员而言，清楚的是，可作各种修改、改进、组合等等。

Claims (20)

1.一种形成贵金属薄膜的方法，包括步骤：
(a)在一衬底上形成一牺牲膜，并在该牺牲膜上叠置具有不同蚀刻特性的掩蔽层；
(b)经过所述掩蔽层形成具有预定构图的一开口；
(c)蚀刻所述开口中显露的所述牺牲膜，并侧蚀刻所述牺牲膜而越过所述掩蔽层的该开口的边界一预定的量；
(d)在所述衬底的整个表面上沉积贵金属薄膜；以及
(e)溶解并去除所述的牺牲膜。
2.如权利要求1所述的方法，其中，所述步骤(d)沿相对于衬底法线倾斜的方向沉积贵金属颗粒。
3.如权利要求1所述的方法，其中，所述步骤(b)形成多个开口，且相邻开口之间的掩蔽层的宽度为3至40μm。
4.如权利要求1所述的方法，其中，所述牺牲膜的厚度相对于该贵金属薄膜的厚度为0.7至1倍。
5.如权利要求1所述的方法，其中，所述衬底包括一下部衬底和形成于所述下部衬底上的第一绝缘膜，且该方法还包括步骤(f)：去除所述贵金属薄膜下方的所述下部衬底。
6.如权利要求5所述的方法，其中，所述下部衬底是硅衬底，且所述第一绝缘膜是氧化硅膜。
7.如权利要求5所述的方法，还包括步骤(g)：在所述步骤(f)前，在所述第一绝缘膜上形成第二绝缘膜，覆盖所述贵金属薄膜。
8.如权利要求7所述的方法，其中，所述第二绝缘膜是氧化硅膜。
9.如权利要求1所述的方法，其中，所述牺牲膜由金属制成。
10.如权利要求9所述的方法，其中，所述金属是钛。
11.如权利要求9所述的方法，其中，所述掩蔽层由绝缘体制成。
12.如权利要求11所述的方法，其中，所述步骤(d)沿相对于衬底法线倾斜的方向沉积贵金属颗粒。
13.如权利要求11所述的方法，其中，所述步骤(b)形成多个开口，且相邻开口之间的掩蔽层的宽度为3至40μm。
14.如权利要求11所述的方法，其中，所述牺牲膜的厚度相对于该贵金属薄膜的厚度为0.7至1倍。
15.如权利要求11所述的方法，其中，所述衬底包括一下部衬底和形成于所述下部衬底上的第一绝缘膜，且该方法还包括步骤(f)：蚀刻所述贵金属薄膜下方的所述下部衬底。
16.如权利要求15所述的方法，其中，所述下部衬底是硅衬底，且所述第一绝缘膜是氧化硅膜。
17.如权利要求15所述的方法，还包括步骤(g)：在所述步骤(f)前，在所述第一绝缘膜上形成第二绝缘膜，覆盖所述贵金属薄膜。
18.如权利要求17所述的方法，其中，所述第二绝缘膜是氧化硅膜。
19.如权利要求18所述的方法，其中，所述掩蔽层包括氧化硅或氮化硅。
20.如权利要求19所述的方法，其中，所述贵金属为铂。
CNB021273340A 2001-08-03 2002-08-02 形成贵金属薄膜构图的方法 Expired - Fee Related CN1306526C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001236062 2001-08-03
JP236062/01 2001-08-03
JP236062/2001 2001-08-03
JP398728/2001 2001-12-28
JP2001398728 2001-12-28
JP398728/01 2001-12-28

Publications (2)

Publication Number Publication Date
CN1405797A true CN1405797A (zh) 2003-03-26
CN1306526C CN1306526C (zh) 2007-03-21

Family

ID=26619903

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021273340A Expired - Fee Related CN1306526C (zh) 2001-08-03 2002-08-02 形成贵金属薄膜构图的方法

Country Status (5)

Country Link
US (1) US6890447B2 (zh)
KR (1) KR100490575B1 (zh)
CN (1) CN1306526C (zh)
HK (1) HK1051436A1 (zh)
TW (1) TW554557B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100565337C (zh) * 2005-08-22 2009-12-02 昆明物理研究所 一种铂钛金属薄膜图形化方法
CN102254815A (zh) * 2011-07-05 2011-11-23 上海宏力半导体制造有限公司 半导体器件制备过程中导电层的刻蚀方法
CN104377117A (zh) * 2014-09-26 2015-02-25 中国科学院半导体研究所 利用相对易腐蚀的金属制备另一种金属图形的剥离方法
CN113257662A (zh) * 2021-07-14 2021-08-13 苏州汉天下电子有限公司 一种半导体器件及其制作方法
CN114334616A (zh) * 2021-12-28 2022-04-12 中山大学南昌研究院 一种防止金属剥离残留的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334844B2 (ja) * 2002-06-26 2009-09-30 東京エレクトロン株式会社 デバイス用溝構造体の製造方法
JP4085384B2 (ja) * 2003-06-09 2008-05-14 ミネベア株式会社 薄膜パターンの形成方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
US7989146B2 (en) * 2007-10-09 2011-08-02 Eastman Kodak Company Component fabrication using thermal resist materials
US8367304B2 (en) * 2008-06-08 2013-02-05 Apple Inc. Techniques for marking product housings
US9884342B2 (en) * 2009-05-19 2018-02-06 Apple Inc. Techniques for marking product housings
US9173336B2 (en) 2009-05-19 2015-10-27 Apple Inc. Techniques for marking product housings
DE102009023371A1 (de) * 2009-05-29 2010-12-02 Acandis Gmbh & Co. Kg Verfahren zur Herstellung eines medizinischen Funktionselements mit einer freitragenden Gitterstruktur
US8663806B2 (en) 2009-08-25 2014-03-04 Apple Inc. Techniques for marking a substrate using a physical vapor deposition material
US8809733B2 (en) * 2009-10-16 2014-08-19 Apple Inc. Sub-surface marking of product housings
US10071583B2 (en) * 2009-10-16 2018-09-11 Apple Inc. Marking of product housings
US9845546B2 (en) 2009-10-16 2017-12-19 Apple Inc. Sub-surface marking of product housings
US8724285B2 (en) 2010-09-30 2014-05-13 Apple Inc. Cosmetic conductive laser etching
US20120248001A1 (en) 2011-03-29 2012-10-04 Nashner Michael S Marking of Fabric Carrying Case for Portable Electronic Device
US9280183B2 (en) 2011-04-01 2016-03-08 Apple Inc. Advanced techniques for bonding metal to plastic
US8879266B2 (en) 2012-05-24 2014-11-04 Apple Inc. Thin multi-layered structures providing rigidity and conductivity
US10071584B2 (en) 2012-07-09 2018-09-11 Apple Inc. Process for creating sub-surface marking on plastic parts
WO2014144266A1 (en) * 2013-03-15 2014-09-18 Semprius, Inc. Through-silicon vias and interposers formed by metal-catalyzed wet etching
US9434197B2 (en) 2013-06-18 2016-09-06 Apple Inc. Laser engraved reflective surface structures
US9314871B2 (en) 2013-06-18 2016-04-19 Apple Inc. Method for laser engraved reflective surface structures
CN105655257A (zh) * 2016-01-13 2016-06-08 深圳市华星光电技术有限公司 薄膜晶体管结构的制造方法
US10043672B2 (en) * 2016-03-29 2018-08-07 Lam Research Corporation Selective self-aligned patterning of silicon germanium, germanium and type III/V materials using a sulfur-containing mask
US10999917B2 (en) 2018-09-20 2021-05-04 Apple Inc. Sparse laser etch anodized surface for cosmetic grounding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141222A (ja) * 1983-01-31 1984-08-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6149437A (ja) * 1984-08-17 1986-03-11 Matsushita Electronics Corp 半導体装置
JPS61150379A (ja) * 1984-12-25 1986-07-09 Fujitsu Ltd 半導体装置の製造方法
JPS6465876A (en) * 1987-09-07 1989-03-13 Fujitsu Ltd Manufacture of semiconductor device
JPH0666163B2 (ja) * 1988-07-15 1994-08-24 日本電装株式会社 薄膜抵抗体を有する半導体装置及びその製造方法
US5091342A (en) * 1989-02-24 1992-02-25 Hewlett-Packard Company Multilevel resist plated transfer layer process for fine line lithography
US5017459A (en) * 1989-04-26 1991-05-21 Eastman Kodak Company Lift-off process
JPH0621052A (ja) 1992-06-30 1994-01-28 Sanyo Electric Co Ltd 導電膜の製造方法
JPH06267843A (ja) 1993-03-10 1994-09-22 Hitachi Ltd パターン形成方法
JP3158769B2 (ja) * 1993-04-05 2001-04-23 株式会社デンソー 半導体装置
KR970000538B1 (ko) * 1993-04-27 1997-01-13 엘지전자 주식회사 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법
JPH0770817A (ja) 1993-09-06 1995-03-14 Mitsubishi Rayon Co Ltd 難燃性アクリル繊維、及びそれを用いて得られる難燃繊維複合体
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
CN1116594C (zh) * 1998-01-21 2003-07-30 光磊科技股份有限公司 白金电阻温度感测元件及其制造方法
US6140198A (en) * 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
CN1139081C (zh) * 2000-07-27 2004-02-18 上海维安热电材料股份有限公司 一种热敏电阻器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100565337C (zh) * 2005-08-22 2009-12-02 昆明物理研究所 一种铂钛金属薄膜图形化方法
CN102254815A (zh) * 2011-07-05 2011-11-23 上海宏力半导体制造有限公司 半导体器件制备过程中导电层的刻蚀方法
CN104377117A (zh) * 2014-09-26 2015-02-25 中国科学院半导体研究所 利用相对易腐蚀的金属制备另一种金属图形的剥离方法
CN113257662A (zh) * 2021-07-14 2021-08-13 苏州汉天下电子有限公司 一种半导体器件及其制作方法
CN113257662B (zh) * 2021-07-14 2021-09-24 苏州汉天下电子有限公司 一种半导体器件及其制作方法
CN114334616A (zh) * 2021-12-28 2022-04-12 中山大学南昌研究院 一种防止金属剥离残留的方法

Also Published As

Publication number Publication date
KR20030013271A (ko) 2003-02-14
US20030024898A1 (en) 2003-02-06
CN1306526C (zh) 2007-03-21
TW554557B (en) 2003-09-21
KR100490575B1 (ko) 2005-05-17
US6890447B2 (en) 2005-05-10
HK1051436A1 (en) 2003-08-01

Similar Documents

Publication Publication Date Title
CN1306526C (zh) 形成贵金属薄膜构图的方法
US7829844B2 (en) Substrate for mass spectrometry, and method for manufacturing substrate for mass spectrometry
KR100285696B1 (ko) 패터닝된 금속층의 세정방법
TWI394211B (zh) 半導體製程方法
CN1649107A (zh) 降低半导体器件中有效介电常数的器件和方法
US5792593A (en) Method for forming a structure using redeposition of etchable layer
US5783097A (en) Process to avoid dielectric damage at the flat edge of the water
EP0171241B1 (en) Method of depositing silicon films with reduced structural defects
JPH0313743B2 (zh)
CN112158794A (zh) 一种采用等离子体刻蚀制备原子力显微镜探针阶梯型基底的方法
US8753974B2 (en) Charge dissipation of cavities
US20150221524A1 (en) Sloped photoresist edges for defect reduction for metal dry etch processes
KR102402913B1 (ko) 실리콘 산화물-실리콘 질화물-실리콘 산화물 스택을 패터닝하는 방법 및 그에 의해 형성된 구조물
JP3591529B2 (ja) 貴金属薄膜パターンの形成方法
US6710525B1 (en) Electrode structure and method for forming electrode structure for a flat panel display
CN1959931A (zh) 干式蚀刻工艺后的清洗工艺
CN1213782A (zh) 一种光波导装置的制造方法
KR20000044926A (ko) 반도체 소자의 비아홀 형성 방법
KR100781442B1 (ko) 웨이퍼 에지 비드 제거 방법
WO2023232595A1 (en) Metastructures including meta-atoms having outwardly sloping sidewalls
JP2000173448A (ja) 電界放射冷陰極の製造方法
JPH05160078A (ja) ドライエッチング方法
KR20010093006A (ko) 웨이퍼 에지 처리 방법
JP3964903B2 (ja) 半導体装置およびその製造方法
Ovchinnikov et al. Aperiodic arrays of metal nanostructures with controllable adhesion for applications in metamaterials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070321

Termination date: 20150802

EXPY Termination of patent right or utility model