KR100285696B1 - 패터닝된 금속층의 세정방법 - Google Patents
패터닝된 금속층의 세정방법 Download PDFInfo
- Publication number
- KR100285696B1 KR100285696B1 KR1019930027776A KR930027776A KR100285696B1 KR 100285696 B1 KR100285696 B1 KR 100285696B1 KR 1019930027776 A KR1019930027776 A KR 1019930027776A KR 930027776 A KR930027776 A KR 930027776A KR 100285696 B1 KR100285696 B1 KR 100285696B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- wafer
- metal
- etching
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004140 cleaning Methods 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000356 contaminant Substances 0.000 claims abstract description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 239000006227 byproduct Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011253 protective coating Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 238000013020 steam cleaning Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
- G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
- G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Micromachines (AREA)
Abstract
포토레지스트 층 상에서 금속 패턴이 에칭되는 가변 반사경 장치 또는 임의의 기타 장치를 제조하는 방법이 개시되었다. 이 방법은 금속 에칭 결과 발생되는 오염 층(11)을 제거하는 단계를 포함한다. 이 제거 단계는 무수 불화수소 에칭 및 후속하는 습식 세척에 의하여 웨이퍼 레벨에서 이루어진다.
Description
제1도는 금속층의 에칭 결과 스페이서 층 상에 오염된 층을 가지는 반도체 칩을 도시하는 도면.
제2A도 내지 제2F도는 웨이퍼 레벨에서 제1도의 오염층이 생기지 않도록 웨이퍼 상에 금속 패턴을 형성하는 공정을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명
11 : 오염층 12 : 스페이서 층
13 : 어드레스 회로 14 : 빔
15 : 힌지 16 : 지지 포스트
17,22 : 산화층 20 : 웨이퍼
21 : 금속층 24 : 포토레지스트 마스크
본 발명은 집적 회로의 제조에 관한 것으로서, 더 상세하게는 스페이서(spacer) 층 상에 패터닝된 금속층을 제조하고, 후속하여 스페이서 층을 에칭하여 제거하는 개선된 방법에 관한 것이다.
DMD는 공간 광 변조기의 한 형태로서, 반사면을 가지는 미소-기계적 픽셀소자의 어레이의 특징을 가진다. 픽셀 소자들은 전자적으로 어드레스될 수 있어서, 각각 선택적으로 배치되어 빛이 "온" 또는 "오프" 위치로 향하게 한다. 어드레스된 픽셀 소자의 어레이는 화상 프레임을 표현하는데, 화상은 픽셀 소자들이 빛을 화상 평면으로 향하도록 한 결과 형성된다. 화상은 광전 장치(opto-electrical devices)에 의하여 포착될 수 있으며, 이는 디스플레이 또는 인쇄물을 만드는 데 사용된다.
전형적으로, DMD의 픽셀 소자는 픽셀 소자들을 그 온 또는 오프 위치로 구동시킬 이진 신호를 저장하기 위한 관련 메모리 셀을 가진다. 많은 DMD 설계의 장점은 메모리 셀 및 어드레싱 회로 뿐만 아니라 픽셀 어레이까지도 집적 회로 기법으로 제조될 수 있다는 것이다.
일반적으로, DMD 픽셀 구조는 변형 모드 유형 즉, 토션 빔 또는 캔티레버 빔에 따라 구별된다. 토션 빔 픽셀은 에어갭 상에서 떠 있고 장력을 받고 있는 2개의 얇은 토션 힌지에 의하여 2개의 지지부 사이에 연결된 두꺼운 반사빔으로 구성된다. 토션 빔의 절반의 하부에 있는 어드레스 전극이 활성화되면, 토션 힌지가 비틀려 빔이 힌지의 축을 중심으로 회전하게 된다. 캔티레버 빔 픽셀은 에어갭 상에서 떠 있고 얇은 캔티레버 힌지에 의하여 지지부에 연결된 두꺼운 반사 빔으로 구성된다. 하부의 어드레스전극이 활성화되면, 캔티레버 힌지가 구부러져 빔의 끝(tip)이 어드레스 전극을 향하여 편향된다.
전형적으로 토션 빔 및 캔티레버 빔 형태의 픽셀은 반도체 웨이퍼 상에 이미 제조되어 있는 어드레스 회로의 상부에 제조된다. 일단 어드레스 회로가 형성되면, 평탄화 스페이서층이 웨이퍼 상에 형성된다. 이 스페이서 층은 힌지 및 빔이 형성될 평탄한 표면을 제공한다. 그리고 금속 층은 원하는 형태의 힌지 및 빔으로 패터닝된다. 최종적으로, 빔과 어드레스 전극 간에 에어갭을 형성하기 위하여 등방성 플라즈마 에칭법에 의하여 빔 하부로부터 스페이서 층이 제거된다.
많은 제조 공정에서, 웨이퍼 레벨에서 금속 패터닝을 실행하는 것이 바람직하다. 그리고나서, 전체 웨이퍼 상에 보호 코팅이 입혀지고, 웨이퍼가 칩으로 절단되며 보호 코팅이 제거된다. 그 후에 금속 패턴의 하부 침식이 발생하여 에어갭이 형성되도록 스페이서를 제거하기 위한 플라즈마 에칭이 실행된다. 따라서, 스페이서 제거는 칩 레벨에서 이루어진다.
기존의 제조 공정이 가지는 문제는 금속층의 패터닝이 스페이서의 상부에 오염층을 남긴다는 점이다. 이 오염층을 용이하게 에칭되지 않는 재료들의 혼합물이다.
제1도는 스페이서 층(12) 상에 이러한 오염층(11)을 가지는 칩(10)을 도시한다. 칩(10)은 그 다양한 층들이 웨이퍼 형태로 제작되고 그 웨이퍼가 칩으로 절단된 많은 칩 중의 하나이다. 절단 전에, 보호 코팅(18)이 전체 웨이퍼 상에 피착되었다. 제1도는 또한 금속 패터닝을 위하여 사용되고 아직 제거되지 않은 산화층(17)뿐만 아니라 이전의 제조공정에서 형성된 어드레스 회로(13), 미러 빔(14), 힌지(15), 지지 포스트(16)를 도시한다. 스페이서 층(12)을 제거할 때가 되면, 오염층(11)이 스페이서 층의 제거를 방해한다. 스페이서 층이 완전히 제거되지 않으면 미러 빔(14) 간에 "웨빙(webbing)"이 생겨 성능을 제한하게 된다.
오염층(11)을 제거하기 위한 이전의 노력들을 필요에 따라 실행되었다. 따라서, 웨이퍼가 칩으로 절단된 후까지 스페이서 층(12)이 제거되지 않기 때문에, 오염층(11)의 제거도 칩 레벨에서 수행되었다. 그러나, 이는 불필요한 시간 낭비이다. 따라서 칩 레벨에서 금속 패터닝에 의하여 남겨진 오염물을 제거할 필요가 없는 제조 방법이 요구된다.
본 발명의 한 양태는 반도체 웨이퍼의 포토레지스트 층 상에 피착된 금속층으로부터 금속을 패터닝하는 방법이다. 해당 단계는 반도체 웨이퍼 상의 포토레지스트 층 상에 금속 층을 피착하는 단계로부터 시작된다. 금속층의 일부는 원하는 금속 패턴을 형성하기 위해 에칭에 의하여 제거된다. 금속 에칭 단계의 부산물들은 웨이퍼의 표면의 무수 불화수소 증기 에칭에 의하여 제거된다. 이 증기 에칭은 에칭 쳄버 내에서 실행되는데, 이는 수증기와 불화수소산 기체의 반응 결과이다. 증기 에칭 후에 웨이퍼의 표면이 물로 세척(rinse)된다.
본 발명의 기술적인 장점은 금속 에칭으로부터 생긴 오염물이 칩 단위가 아닌 웨이퍼 레벨에서의 한 단계에서 제거되는 데 있다. 칩 레벨에서는 사전 하부 침식 세정 공정이 불필요해진다. 금속 패턴에 영향을 주지 아니하고 금속 패턴 아래의 스페이서 층의 완전한 하부 침식(under cutting)이 이루어질 수 있다.
본 발명에 따른 방법이 DMD 등의 특정 장치 제조에 사용되면, 제조 공정이 단축되고 장치 자체의 작동이 개선된다.
제2A도 내지 제2F도는 웨이퍼(20) 상에 금속 패턴을 제조하는 공정을 도시하며, 이는 웨이퍼 레벨에서 오염층(11)을 제거한다. 웨이퍼(20)는 결국에는 DMD를 제조하기 위하여 칩으로 절단된다. 도면에는 단지 하나의 픽셀 소자의 단면만이 도시되었다. 실제 웨이퍼(20)는 이러한 픽셀 소자를 수천개 가진다.
스페이서 층(12) 상의 금속 층(21)을 패터닝하는 데 관련된 다양한 층마다의 공정 단계가 도시되었다. DMD는 스페이서 층 상에 금속 패턴을 패터닝하여 제조되는 집적 회로 장치의 하나의 예로서, 스페이서 층은 금속 소자의 하부에 에어갭을 형성하기 위하여 결국 제거된다.
본 발명의 방법은 집적 회로 제조 기법으로 웨이퍼 형태로 제작되고 그 내부에 금속 층이 패터닝되는 어떠한 유형의 제품에 대하여도 유용하다. 그러나, 본 발명은 DMD와 같이 오염층(11)이 후속하는 공정 단계를 방해하는 제품 제조에 특히 유용하다. DMD의 경우에 오염층(11)은 금속 패턴 아래의 스페이서 층(11)의 하부 침식을 방해한다.
제2A도에서 스페이서 층(12)이 웨이퍼(20)의 어드레스 회로(13) 상에 위치한다. 도시된 예에서 스페이서 층(12)은 포토레지스트 재료로 제조되지만, 임의의 에칭될 수 있는 물질을 사용할 수 있다. 스페이서 층(12)은 금속 층(21)이 어느 곳에나 균등하게 피착될 수 있는 비아(via)를 형성하기 위하여 에칭되엇다. 그리고 금속층(21) 모두에 산화층(22)이 균등하게 피착되었다. 이하에서 설명하는 바와 같이, 금속 층(21)은 빔(14) 및 지지 포스트(16)가 될 것이다. 산화층(17)은 에칭을 위한 것이며 결국에는 제거된다. 이전의 패터닝 단계에서 이미 힌지(15)가 형성되었다고 가정한다.
제2A도에서 도시된 DMD는 지지 포스트(16)를 가진 캔티레버 빔 DMD이다. 본 명세서에서 설명된 공정은 스페이서 층(12)의 일부를 지지 포스트로 남기기 위하여 스페이서 층(12)을 부분적으로만 에칭해 내는 것과 같은 다른 유형의 DMD에도 적용될 수 있다.
제2B도에서, 산화층(22) 상에 포토레지스트 층이 피착되고 패터닝되어 포토레지스트 마스크(24)를 형성한다. 이 마스크(24)는 다음 단계인 에칭 단계에서 산화층(22)이 에칭되지 않도록 보호할 것이다. 마스크(24)는 에칭 후에 남아서 빔(14)이될 금속층(21)의 원하는 영역에 대응한다. 포토레지스트 마스크(24)는 종래의 포토레지스트 패터닝 및 노출 기법을 사용하여 형성된다.
제2C도는 빔 산화 마스크(17)를 도시하는데, 이는 빔(14)이 형성될 영역에 대응한다. 빔 산화 마스크(17)는 포토레지스트 마스크(24)에 의하여 보호되지 않은 산화층(22)의 영역이 에칭에 의하여 제거되고 남은 부분이다. 이 산화 에칭 후에, 포토레지스트 마스크(24)는 종래의 기법을 사용하여 제거된다.
제2D도는 빔(14)을 형성하기 위한 금속층(21)의 에칭 후의 웨이퍼(20)를 도시한다. 산화 마스크(17)는 에칭되지 않을 금속층(21)의 영역을 보호한다. 이 에칭은 플라즈마 에칭으로서, 금속 층(21)의 보호되지 않은 부분을 스페이서 층(12)의 표면까지 제거한다. 금속 에칭의 결과, 오염층(11)이 포토레지스트 층(12)의 표면 상에 남게 된다.
제2E도는 본 발명에 따라 불화수소(HF) 산 증기 세정에 의한 오염층(11)의 제거를 도시한다. 본질적으로 세정 공정은 건식 무수 HF 에칭과 습식 세척의 조합공정이다. 이 2단계의 세정 공정에서, 오염층(11)은 HF 에칭에 의하여 제거되고, 그 결과 습식 세척에 의하여 제거되는 수용성 부산물을 생성한다.
오염층(11)을 제거하는 공정은 웨이퍼(20)가 챔버 내에 위치한 상태에서 실행된다. 세정 공정의 기본적 단계들은 다음과 같다:
0) 공기를 제거하고 배경 수위(background water level)를 낮추기 위하여 고순도 질소를 쳄버 내로 유입시키는 단계
1) 질소가 반응물의 반송 기체로서 작용하도록 질소의 유동율을 선택된 수준으로 낮추는 단계. 이때 압력은 균일한 기체 분포를 촉진하기 위하여 약간의 정압력(positivie pressure)을 가지도록 안정화될 수 있음.
2) 웨이퍼(20)의 표면에 얇은 수막층이 응축되도록 하기 위하여 선정된 유동율로 수증기가 포함된 질소를 추가하는 단계, 이 단계는 본질적으로 수증기 "예비처리(pretreatment)" 단계임.
3) 무수 HF를 선정된 유동율로 추가하는 단계. 반송 기체 및 수증기에 대한 질소 유동률도 또한 선정된 수준으로 조정된다. 이 결과 질소, 수증기, 및 HF의 구성 성분을 사용하여 웨이퍼(20)의 표면의 에칭이 이루어진다. 웨이퍼(20)의 표면을 에칭하는 것은 HF 중기이다. 에칭은 선정된 시간 동안 지속된다. 이 에칭 과정 중에 오염층(11)이 제거된다.
4) 에칭 반응물을 제공하기 위하여 고 유동률 질소 세척제(purge)로 세척하는 단계.
5) 에칭 부산물을 제거하기 위하여 탈이온화된 세척수로 세척하는 단계.
6) 물 세척을 중단하고 건조 회전 속도로 회전시키기 이전에 웨이퍼(20) 상의 물을 제거하는 단계.
7) 산화의 재성장을 방지하기 위하여 질소 중에서 웨이퍼를 회전 건조 시키는 단계.
상기 단계를 위한 온도 및 압력은 별도로 명시되지 않은 경우에는 대기 상태이다.
이상의 세정 공정은 구입할 수 있는 증기상(vapor phase) 에칭 장비를 사용하여 실행될 수 있다. 그러한 장비의 예로서 FSI International사가 제작한 Excalibur 장비가 있다. 이 장비 및 그 작동은 미합중국 특허 제4,749,440호 "기판으로부터 막을 제거하기 위한 가스 공정 및 장치"에 설명되어 있다. 증기상 에칭기 내에서, 웨이퍼는 밀봉된 에칭 챔버 내에서 에칭되어 세척 챔버로 운송된다.
Excalibur 장비에서 사용될 수 있는 증기 세정/습식 세척 "비법(recipe)"의 특정 예가 이하의 표에 실려 있다. 표의 단계의 번호들은 전술한 단계들의 번호와 대응한다. 반응물들은 리터/분 (lpm) 및 cm3/분 (ccm)의 단위로 측정된다. 웨이퍼(20)는 챔버 내의 플랫폼에서 회전/분 (rpm)으로 측정되는 속도로 회전한다.
위의 표에서, N2A 아래의 값들은 일차적 유동을 나타낸다. N2B 아래의 값들은 증기상 장비의 유형에서 특징적인 낮은 범위의 "배면(backside)" 유동을 나타낸다.
증기 세정법의 장점은 선택적이라는 점이다. 즉, 이는 빔(14) 또는 스페이서 층(12)에 해가 없이 단지 오염층(11)만을 제거한다. 스페이서 층(12)은 칩 레벨에서 제거될 필요가 있을 때까지는 절단 단계 중에 그대로 잔류한다.
제2F도는 오염층(11)이 제거된 웨이퍼(20)를 도시한다. 다음 단계들은 보호 코팅을 입히고 칩으로 절단하는 단계이다. 제1도와 비교하면, 전술한 공정의 결과, 종래 기술에 따른 방법에서의 오염층(11)이 칩 레벨에서 존재하지 않게 된다.
실험적 시험을 통하여, 특정 웨이퍼 샘플에 대하여, 오염층(11)은 실리콘 이산화물, 유기 재료, 불소 중합체(H4C5O3F6), 및 알루미늄 산화물 형태의 12.9% 농도의 산소를 포함한다. 알루미늄 산화물 및 실리콘 이산화물의 농도는 각각 6.1% 및 1.6%였다. 오염층(11) 내의 오염 물질의 성질에 대한 이러한 분석은 스페이서 층(12)의 제거 도중 "웨빙"의 특정 원인을 제시한다. 증기 세정 후에 이러한 산소 함유 성분들의 농도는 8.1%로 감소되었다. 실리콘 산화물 및 알루미늄 산화물의 농도는 명목적인 양으로 감소되었다.
본 발명은 특정 실시예에 관련하여 설명되었으나, 본 명세서의 설명은 본 발명의 범위를 제한하는 것으로 해석되어서는 안된다. 본 발명이 속하는 분야의 기술자들은 본 발명의 원리 및 범위를 벗어나지 아니하고 개시된 실시예를 다양하게 변형ㆍ변경할 수 있다. 따라서, 첨부된 특허 청구의 범위는 본 발명의 진정한 범위에 속하는 모든 변경들을 포함하는 것으로 해석되어야 한다.
Claims (13)
- 반도체 웨이퍼의 포토레지스트 층 상부에 피착된 금속층으로부터 금속을 패터닝하는 방법에 있어서,상기 반도체 웨이퍼 상의 포토레지스트 층 상부에 금속층을 피착하는 단계;상기 금속층의 일부를 금속 에칭하여 원하는 금속 패턴을 형성하는 단계;상기 웨이퍼의 표면을 무수 불화수소 증기로 에칭하여 상기 금속 에칭 단계의 부산물을 제거하는 단계; 및상기 웨이퍼의 표면을 액체로 세척(rinse)하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 금속 에칭 단계는 상기 금속층 상에 산화층을 피착하고, 상기 산화층 상에 포토레지스트 층을 피착하며, 상기 포토레지스트 층을 패터닝하여 상기 원하는 금속 패턴에 대응하는 포토레지스트 패턴을 형성하고, 상기 산화물 층 중에서 상기 포토레지스트 패턴에 의하여 덮이지 않은 부분을 제거하여 상기 원하는 금속 패턴에 대응하는 산화물 패턴을 형성하며, 상기 금속층 중에서 상기 산화물 패턴에 의하여 덮이지 않은 부분을 에칭하여 제거함으로써 수행되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 부산물 제거 단계는 수증기 및 불화수소산 기체를 사용하여 수행되는 것을 특징으로 하는 방법.
- 제3항에 있어서, 상기 수증기 및 불화수소산 기체가 질소 반송체에 의하여 반송되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 부산물 제거 단계 직전에 수증기 예비처리가 선행되는 것을 특정으로 하는 방법.
- 제1항에 있어서, 상기 부산물 제거 단계 직전에 고속 질소 세척(high flow pruge of nitrogen)이 선행되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 부산물 제거 단계 직전에 고속 질소 세척을 실시하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 세척 단계는 물을 사용하여 실시되는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 세척 단계 후에 회전 건조(spin dry) 단계를 더 포함하는 것을 특징으로 하는 방법.
- 기판 상에 이격된 금속 패턴을 구비하고 칩 형태로 후속 절단되는 웨이퍼에 있어서,스페이서 층 상부의 패터닝된 금속 층 -상기 금속층은 에칭 공정에 의해 패터닝됨-; 및상기 금속층 하부의 스페이서 층 -상기 스페이서 층의 표면은 상기 금속층에 의해 덮이지 않은 영역이 노출되며, 상기 표면의 노출 영역은 불화수소 증기에 의해 에칭된 후 습식 세척됨으로써 오염물이 제거됨-을 포함하는 것을 특징으로 하는 웨이퍼.
- 제10항에 있어서, 상기 스페이서 층은 수증기 및 불화수소산 기체의 유동에 의한 증기 에칭을 이용하여 에칭되는 것을 특징으로 하는 웨이퍼.
- 기판 상에 이격된 미러 소자의 패턴을 구비하고 가변 미러 장치(deformable mirror device) 칩들로 절단되는 웨이퍼에 있어서,에칭 공정에 의하여 미러 소자로 패터닝된 금속층; 및상기 금속층 하부의 스페이서 층 -상기 스페이서 층의 표면은 상기 금속층에 의해 덮이지 않은 영역이 노출되며, 상기 표면의 노출 영역은 불화수소 증기에 의해 에칭된 후 습식 세척됨으로써 오염물이 제거됨-을 포함하는 것을 특징으로 하는 웨이퍼.
- 제12항에 있어서, 상기 스페이서 층은 수증기 및 불화수소산 기체의 유동에 의한 증기 에칭을 이용하여 에칭되는 것을 특징으로 하는 웨이퍼.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US99122992A | 1992-12-16 | 1992-12-16 | |
| US07/991,229 | 1992-12-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100285696B1 true KR100285696B1 (ko) | 2001-09-17 |
Family
ID=25537004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027776A KR100285696B1 (ko) | 1992-12-16 | 1993-12-15 | 패터닝된 금속층의 세정방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5506171A (ko) |
| EP (1) | EP0602633A3 (ko) |
| JP (1) | JPH06260470A (ko) |
| KR (1) | KR100285696B1 (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219015B1 (en) | 1992-04-28 | 2001-04-17 | The Board Of Directors Of The Leland Stanford, Junior University | Method and apparatus for using an array of grating light valves to produce multicolor optical images |
| US5485304A (en) * | 1994-07-29 | 1996-01-16 | Texas Instruments, Inc. | Support posts for micro-mechanical devices |
| US5841579A (en) | 1995-06-07 | 1998-11-24 | Silicon Light Machines | Flat diffraction grating light valve |
| US6849471B2 (en) * | 2003-03-28 | 2005-02-01 | Reflectivity, Inc. | Barrier layers for microelectromechanical systems |
| US5982553A (en) | 1997-03-20 | 1999-11-09 | Silicon Light Machines | Display device incorporating one-dimensional grating light-valve array |
| US6088102A (en) | 1997-10-31 | 2000-07-11 | Silicon Light Machines | Display apparatus including grating light-valve array and interferometric optical system |
| US6271808B1 (en) | 1998-06-05 | 2001-08-07 | Silicon Light Machines | Stereo head mounted display using a single display device |
| US6130770A (en) | 1998-06-23 | 2000-10-10 | Silicon Light Machines | Electron gun activated grating light valve |
| US6101036A (en) | 1998-06-23 | 2000-08-08 | Silicon Light Machines | Embossed diffraction grating alone and in combination with changeable image display |
| US6215579B1 (en) | 1998-06-24 | 2001-04-10 | Silicon Light Machines | Method and apparatus for modulating an incident light beam for forming a two-dimensional image |
| US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
| US6323834B1 (en) * | 1998-10-08 | 2001-11-27 | International Business Machines Corporation | Micromechanical displays and fabrication method |
| KR100319881B1 (ko) | 1999-02-03 | 2002-01-10 | 윤종용 | 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법 |
| WO2000046838A2 (en) * | 1999-02-05 | 2000-08-10 | Massachusetts Institute Of Technology | Hf vapor phase wafer cleaning and oxide etching |
| US6740247B1 (en) | 1999-02-05 | 2004-05-25 | Massachusetts Institute Of Technology | HF vapor phase wafer cleaning and oxide etching |
| KR100370241B1 (ko) * | 2000-10-31 | 2003-01-30 | 삼성전자 주식회사 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의 도전 라인 및 그 제조방법 |
| US6707591B2 (en) | 2001-04-10 | 2004-03-16 | Silicon Light Machines | Angled illumination for a single order light modulator based projection system |
| US6747781B2 (en) | 2001-06-25 | 2004-06-08 | Silicon Light Machines, Inc. | Method, apparatus, and diffuser for reducing laser speckle |
| US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
| US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
| US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
| US6728023B1 (en) | 2002-05-28 | 2004-04-27 | Silicon Light Machines | Optical device arrays with optimized image resolution |
| US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
| US6822797B1 (en) | 2002-05-31 | 2004-11-23 | Silicon Light Machines, Inc. | Light modulator structure for producing high-contrast operation using zero-order light |
| US6829258B1 (en) | 2002-06-26 | 2004-12-07 | Silicon Light Machines, Inc. | Rapidly tunable external cavity laser |
| US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
| US6714337B1 (en) | 2002-06-28 | 2004-03-30 | Silicon Light Machines | Method and device for modulating a light beam and having an improved gamma response |
| US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
| US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
| US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
| US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
| US7569126B2 (en) | 2004-06-18 | 2009-08-04 | Roche Diagnostics Operations, Inc. | System and method for quality assurance of a biosensor test strip |
| US7262900B2 (en) * | 2005-05-10 | 2007-08-28 | Texas Instruments Incorporated | Utilizing a protective plug to maintain the integrity of the FTP shrink hinge |
| US7871931B2 (en) * | 2005-09-20 | 2011-01-18 | Texas Instruments Incorporated | Method for chemical mechanical planarization of a metal layer located over a photoresist layer and a method for manufacturing a micro pixel array using the same |
| US10928624B2 (en) | 2017-12-29 | 2021-02-23 | Texas Instruments Incorporated | Microelectromechanical system (MEMS) structure and method of formation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4445966A (en) * | 1983-06-20 | 1984-05-01 | Honeywell Inc. | Method of plasma etching of films containing chromium |
| GB8404062D0 (en) * | 1984-02-16 | 1984-03-21 | Pa Consulting Services | Heat sealing thermoplastic straps |
| US4710732A (en) * | 1984-07-31 | 1987-12-01 | Texas Instruments Incorporated | Spatial light modulator and method |
| US4749440A (en) * | 1985-08-28 | 1988-06-07 | Fsi Corporation | Gaseous process and apparatus for removing films from substrates |
| US4897154A (en) * | 1986-07-03 | 1990-01-30 | International Business Machines Corporation | Post dry-etch cleaning method for restoring wafer properties |
| US4690728A (en) * | 1986-10-23 | 1987-09-01 | Intel Corporation | Pattern delineation of vertical load resistor |
| JPH0758706B2 (ja) * | 1987-01-13 | 1995-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE3818714A1 (de) * | 1988-06-01 | 1989-12-14 | Wacker Chemitronic | Verfahren zur nasschemischen oberflaechenbehandlung von halbleiterscheiben |
| US4857481A (en) * | 1989-03-14 | 1989-08-15 | Motorola, Inc. | Method of fabricating airbridge metal interconnects |
| US4923828A (en) * | 1989-07-07 | 1990-05-08 | Eastman Kodak Company | Gaseous cleaning method for silicon devices |
| DE69011529T2 (de) * | 1989-11-03 | 1994-12-01 | Asm Int | Verfahren zum ätzen von halbleiterscheiben mit halogenid in gegenwart von wasser. |
| EP0451644A1 (en) * | 1990-04-10 | 1991-10-16 | Texas Instruments Incorporated | An improved metallization system for reduced corrosion susceptibility |
| US5083857A (en) * | 1990-06-29 | 1992-01-28 | Texas Instruments Incorporated | Multi-level deformable mirror device |
| US5352327A (en) * | 1992-07-10 | 1994-10-04 | Harris Corporation | Reduced temperature suppression of volatilization of photoexcited halogen reaction products from surface of silicon wafer |
-
1993
- 1993-12-15 JP JP5315595A patent/JPH06260470A/ja active Pending
- 1993-12-15 KR KR1019930027776A patent/KR100285696B1/ko not_active IP Right Cessation
- 1993-12-16 EP EP93120289A patent/EP0602633A3/en not_active Withdrawn
-
1995
- 1995-06-07 US US08/485,201 patent/US5506171A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5506171A (en) | 1996-04-09 |
| JPH06260470A (ja) | 1994-09-16 |
| EP0602633A3 (en) | 1997-01-29 |
| EP0602633A2 (en) | 1994-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100285696B1 (ko) | 패터닝된 금속층의 세정방법 | |
| EP0390134B1 (en) | Method and apparatus for cleaning semiconductor devices | |
| US6696326B2 (en) | Cleaning method to prevent watermarks | |
| US20050233589A1 (en) | Processes for removing residue from a workpiece | |
| US20070240737A1 (en) | Post etch wafer surface cleaning with liquid meniscus | |
| US5240555A (en) | Method and apparatus for cleaning semiconductor etching machines | |
| US7790625B2 (en) | Method for manufacturing semiconductor device | |
| US5567332A (en) | Micro-machine manufacturing process | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| KR20000070378A (ko) | 금속층의 패시베이션 방법 | |
| CN109557774A (zh) | 光刻胶去除方法及铝制程工艺方法 | |
| US20090250431A1 (en) | Substrate processing apparatus and substrate processing method | |
| JPH11176791A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| US20050136662A1 (en) | Method to remove fluorine residue from bond pads | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| US20030119331A1 (en) | Method for manufacturing semiconductor device | |
| US12040175B2 (en) | Semiconductor structure processing method and manufacturing method | |
| JPH0766168A (ja) | 半導体製造方法および半導体製造装置 | |
| KR100234401B1 (ko) | 웨이퍼 세정방법 | |
| WO2004067692A1 (en) | Solution for removal of post dry etching residues | |
| KR100356621B1 (ko) | 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법 | |
| JPH0474421A (ja) | 半導体装置の製造方法 | |
| TW202418385A (zh) | 基板處理方法、及基板處理裝置 | |
| JP3677956B2 (ja) | 半導体装置の製造方法 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |