CN1399404A - 相位差检测电路 - Google Patents

相位差检测电路 Download PDF

Info

Publication number
CN1399404A
CN1399404A CN02124895A CN02124895A CN1399404A CN 1399404 A CN1399404 A CN 1399404A CN 02124895 A CN02124895 A CN 02124895A CN 02124895 A CN02124895 A CN 02124895A CN 1399404 A CN1399404 A CN 1399404A
Authority
CN
China
Prior art keywords
phase
mentioned
input signal
delay
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02124895A
Other languages
English (en)
Inventor
伊藤良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1399404A publication Critical patent/CN1399404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Phase Differences (AREA)

Abstract

用模拟量表示相位差检测结果。因此，难以实现相位差检测电路后级电路的数字化，进而妨碍了PLL电路或DLL电路的数字化。为解决此问题，设置比较输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路2；比较通过延迟电路1P1～1Pn延迟的输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路3P1～3Pn；比较输入信号A的相位和通过延迟电路1N1～1Nn延迟的输入信号B的相位，并输出其比较结果的触发器电路3N1～3Nn。

Description

相位差检测电路
技术领域
本发明涉及检测2个输入信号的相位差的相位差检测电路。
现有技术
伴随着LSI细微化的进步，为了提高晶体管的可靠性，实现低能耗，就要进行电源电压的低电压化。电源电压的低电压化对模拟电路来说，设计安全系数较低，而且也隐藏着模拟电路的设计本身为不可能的可能性。
因此应考虑的是作为现有模拟电路设计了的电路的数字化。
PLL(Phase Locked Loop)电路或DLL(Delay Locked Loop)电路也随其潮流被逼向必须数字化。
图7是表示置于PLL电路的现有相位差检测电路的结构图，图8是表示现有的相位差检测电路动作的时间图。
其次，说明相位差检测电路的动作。
现有的相位差检测电路如图8所示，例如，输入信号A的相位比输入信号B的相位超前时，输出与输入信号A和输入信号B的相位差相称的脉冲幅的输出信号A。
由于现有的相位差检测电路如上构成，所以用模拟量表示相位差的检测结果(输出信号A的脉冲幅表示相位差)。因此，产生了相位差检测电路后级电路的数字化难以实现，成为PLL电路或DLL电路数字化的障碍等的课题。
发明内容
本发明是为了解决上述课题而实施，目的为获得可用数字量表示相位差的检测结果的相位差检测电路。
涉及本发明的相位差检测电路，设置了比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果的第1相位的比较装置；比较第2输入信号和通过第1延迟电路延迟的第1输入信号的相位，并输出其比较结果的第2相位的比较装置；比较第1输入信号和通过第2延迟电路延迟的第2输入信号的相位，并输出其比较结果的第3相位的比较装置。
涉及本发明的相位差检测电路的从第1到第3相位比较装置，含有触发器电路，该触发器电路当第1输入信号的相位比第2输入信号的相位超前时，从对应第1输入信号的输出端口输出H电平的信号，同时从对应第2输入信号的输出端口输出L电平的信号，另一方面当第1输入信号的相位比第2输入信号的相位延迟时，从对应第1输入信号的输出端口输出L电平的信号，同时从对应第2输入信号的输出端口输出H电平的信号。
涉及本发明的相位差检测电路，设置了比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果的第1相位比较装置；比较第2输入信号和通过多个第1延迟电路分别延迟的第1输入信号的相位，并输出其比较结果的多个第2相位比较装置；比较第1输入信号和通过多个第2延迟电路分别延迟的第2输入信号的相位，并输出其比较结果的多个第3相位比较装置。
涉及本发明的相位差检测电路的第1相位比较装置、多个第2相位比较装置及多个第3相位比较装置的每一个，都分别含有触发器电路，该触发器电路当第1输入信号的相位比第2输入信号的相位超前时，从对应第1输入信号的输出端口输出H电平的信号，同时从对应第2输入信号的输出端口输出L电平的信号，另一方面当第1输入信号的相位比第2输入信号的相位延迟时，从对应第1输入信号的输出端口输出L电平的信号，同时从对应第2输入信号的输出端口输出H电平的信号。
涉及本发明的相位差检测电路的多个第1延迟电路分别串联连接不同个数的延迟单元而构成，多个第2延迟电路分别串联连接不同个数的延迟单元而构成。
涉及本发明的相位差检测电路的多个第1延迟电路的每一个具备的延迟单元的个数及多个第2延迟电路的每一个具备的延迟单元的个数各自具有指数关系。
涉及本发明的相位差检测电路的多个第1延迟电路的每一个具备的延迟单元的个数及多个第2延迟电路的每一个具备的延迟单元的个数各自具有比例关系。
涉及本发明的相位差检测电路适用于PLL电路的相位差检测部件。
涉及本发明的相位差检测电路适用于DLL电路的相位差检测部件。
附图说明
图1是表示基于本发明实施方式1的相位差检测电路的结构图。
图2是表示图1的相位差检测电路动作的时间图。
图3是表示基于本发明实施方式2的相位差检测电路的结构图。
图4是表示图3的相位差检测电路动作的时间图。
图5是表示PLL电路结构图。
图6是表示DLL电路结构图。
图7是表示置于PLL电路的现有相位差检测电路的结构图。
图8是表示现有相位差检测电路动作的时间图。
符号说明
1N1～1Nn延迟电路；1P1～1Pn延迟电路；2触发器电路(第1相位比较装置)；3N1～3Nn触发器电路(第3相位比较装置)；3P1～3Pn触发器电路(第2相位比较装置)。
实施方式
以下参照附图说明本发明的实施方式。
实施方式1
图1是表示本发明实施方式1的相位差检测电路的结构图，在图1中，1P1～1Pn是将输入信号A(第1输入信号)延迟相互不同时间的延迟电路(第1延迟电路)，延迟电路1P1由1个延迟单元构成，延迟电路1P2由2个延迟单元构成，延迟电路1Pn由n个延迟单元构成。1N1～1Nn是将输入信号B(第2输入信号)延迟相互不同时间的延迟电路(第2延迟电路)，延迟电路1N1由1个延迟单元构成，延迟电路1N2由2个延迟单元构成，延迟电路1Nn由n个延迟单元构成。
2是比较输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路(第1相位比较装置)；3P1～3Pn是比较通过延迟电路1P1～1Pn延迟的输入信号A和输入信号B的相位，并输出其比较结果的触发器电路(第2相位比较装置)；3N1～3Nn是比较输入信号A和通过延迟电路1N1～1Nn延迟的输入信号B的相位，并输出其比较结果的触发器电路(第3相位比较装置)。
其中，触发器电路2，3P1～3Pn，3N1～3Nn在输入信号A的相位比输入信号B的相位超前时，从对应输入信号A的输出端口Q输出H电平的信号，同时从对应输入信号B的输出端口QC输出L电平的信号。另一方面，当输入信号A的相位比输入信号B的相位延迟时，触发器电路2，3P1～3Pn，3N1～3Nn从输出端口Q输出L电平的信号，同时从输出端口QC输出H电平的信号。但是，当同时输入了输入信号A和输入信号B时，从输出端口Q输出H电平的信号，从输出端口QC输出L电平的信号。
下面说明有关相位差检测电路的动作。
例如，输入信号A的相位比输入信号B的相位超前4个延迟单元时，如图2所示，相位差检测电路，由于延迟电路1N1～1Nn使输入信号B的输入进一步延迟，所以从输入了输入信号A的时刻开始，从触发器电路2，3N1～3Nn的各输出端口Q输出H电平的信号。
另外，相位差检测电路，虽然延迟电路1P1～1P4使输入信号A的输入延迟，但即使这样，由于输入信号A比输入信号B先输入，所以到输入输入信号B为止，从触发器电路3P1～3P4的各输出端口Q输出H电平的信号。
而且，相位差检测电路，由于通过延迟电路1P5～1Pn使输入信号A的输入延迟，输入信号B比输入信号A先输入，所以从触发器电路3P5～3Pn的各输出端口Q输出L电平的信号。
因而，若着眼于触发器电路3Nn～3N1，2，3P1～3Pn的各输出端口Q所输出的信号电平“H...HHHHLL...L”，则相位差检测电路的后级电路如果检测出在何处存在“H”和“L”的分界，就可以检测出输入信号A和输入信号B的相位差。在图2的例子中，由于触发器电路3P4的输出信号A4P和触发器电路3P5的输出信号A5P之间有分界，所以可知道输入信号A和输入信号B的相位差是4个延迟单元。
正如以上所明确的那样，若根据实施方式1，相位差检测电路的结构为设置：比较输入信号A的相位和输入信号B的相位，并输出其比较结果的触发器电路2；比较通过延迟电路1P1～1Pn延迟的输入信号A和输入信号B的相位，并输出其比较结果的触发器电路3P1～3Pn；比较输入信号A和通过延迟电路1N1～1Nn延迟的输入信号B的相位，并输出其比较结果的触发器电路3N1～3Nn，则可以达到用数据量表示相位差的检测结果的效果。
实施方式2
在上述实施方式1中，各延迟电路1P1～1Pn，1N1～1Nn将含有的延迟单元的个数设为“1，2，3，4，5...，n”，表示延迟单元的个数是一个一个增加，但各延迟电路1P1～1Pn，1N1～1Nn含有的延迟单元的个数也可以设为具有指数关系。
例如图3所示，各延迟电路1P1～1Pn，1N1～1Nn含有的延迟单元的个数设为“1，2，4，8，16...，2n-1”，延迟单元的个数是被2倍设定的。图4是表示图3的相位差检测电路动作的时间图。
由此，可以达到不增加触发器电路的个数，而扩大相位差的检测范围的效果。
其中，延迟单元个数的倍数不限于2倍，例如，也可以是3倍或4倍。
实施方式3
在上述实施方式1中，各延迟电路1P1～1Pn，1N1～1Nn将含有的延迟单元的个数设为“1，2，3，4，5...，n”，表示延迟单元的个数是一个一个增加，但延迟电路1P1～1Pn，1N1～1Nn含有的延迟单元的个数也可以设为具有比例关系。
例如，各延迟电路1P1～1Pn，1N1～1Nn含有的延迟单元的个数也可设为“1，3，5，7，9...，2n-1”，延迟单元的个数是按增加2个设定的。
由此，可以达到不增加触发器电路的个数，而扩大相位差的检测范围的效果。
实施方式4
在上述实施方式1～3中未特别言及，但是上述实施方式1～3中的相位差检测电路也适用于图5所示的PLL电路的相位差检测部件。
由此，可以达到谋求PLL电路数字化的效果。
实施方式5
在上述实施方式1～3中未特别言及，但是上述实施方式1～3中的相位差检测电路也适用于图6所示的DLL电路的相位差检测部件。
由此，可以达到谋求DLL电路数字化的效果。
以上这样，由于根据本发明的相位差检测电路构成为：设置比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果的第1相位的比较装置；比较第2输入信号和通过第1延迟电路延迟的第1输入信号的相位，并输出其比较结果的第2相位的比较装置；比较第1输入信号和通过第2延迟电路延迟的第2输入信号的相位，并输出其比较结果的第3相位的比较装置，所以可以达到用数字量表示相位差检测结果的效果。
由于根据本发明的相位差检测电路构成为：从第1到第3相位比较装置含有触发器电路，该触发器电路当第1输入信号的相位比第2输入信号的相位超前时，从对应第1输入信号的输出端口输出H电平的信号，同时从对应第2输入信号的输出端口输出L电平的信号，另一方面当第1输入信号的相位比第2输入信号的相位延迟时，从对应第1输入信号的输出端口输出L电平的信号，同时从对应第2输入信号的输出端口输出H电平的信号，所以有可以避免结构的复杂化，输出相位的比较结果的效果。
由于根据本发明的相位差检测电路构成为：设置比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果的第1相位比较装置；比较第2输入信号和通过多个第1延迟电路分别延迟的第1输入信号的相位，并输出其比较结果的多个第2相位比较装置；比较第1输入信号和通过多个第2延迟电路分别延迟的第2输入信号的相位，并输出其比较结果的多个第3相位比较装置，所以可以达到用数字量表示相位差检测结果的效果。
由于根据本发明的相位差检测电路构成为：第1相位比较装置、多个第2相位比较装置及多个第3相位比较装置的每一个，都含有触发器电路，该触发器电路当第1输入信号的相位比第2输入信号的相位超前时，从对应第1输入信号的输出端口输出H电平的信号，同时从对应第2输入信号的输出端口输出L电平的信号，另一方面当第1输入信号的相位比第2输入信号的相位延迟时，从对应第1输入信号的输出端口输出L电平的信号，同时从对应第2输入信号的输出端口输出H电平的信号，所以可以达到避免结构的复杂化，输出相位的比较结果的效果。
由于根据本发明的相位差检测电路的多个第1延迟电路分别串联连接不同个数的延迟单元而构成，多个第2延迟电路分别串联连接不同个数的延迟单元而构成，所以可以达到简单的延迟输入信号的效果。
由于根据本发明的相位差检测电路构成为：多个第1延迟电路的每一个具备的延迟单元的个数及多个第2延迟电路的每一个具备的延迟单元的个数各自具有指数关系，所以可以达到不增加相位比较装置的个数，而扩大相位差的检测范围的效果。
由于根据本发明的相位差检测电路构成为：多个第1延迟电路的每一个具备的延迟单元的个数及多个第2延迟电路的每一个具备的延迟单元的个数各自具有比例关系，所以可以达到不增加相位比较装置的个数，而扩大相位差的检测范围的效果。
由于根据本发明的相位差检测电路构成为：适用于PLL电路的相位差检测部件，所以可以达到谋求PLL电路的数字化的效果。
由于根据本发明的相位差检测电路构成为：适用于DLL电路的相位差检测部件，所以可以达到谋求DLL电路的数字化的效果。

Claims (9)

1.一种相位差检测电路，具备：
第1相位比较装置，比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果；
使上述第1输入信号延迟的第1延迟电路；
使上述第2输入信号延迟的第2延迟电路；
第2相位比较装置，比较上述第2输入信号的相位和通过上述第1延迟电路延迟的第1输入信号的相位，并输出其比较结果；
第3相位比较装置，比较上述第1输入信号的相位和通过上述第2延迟电路延迟的第2输入信号的相位，并输出其比较结果。
2.权利要求1记载的相位差检测电路，其特征在于：
第1到第3相位比较装置，分别含有当第1输入信号的相位比第2输入信号的相位超前时，从对应上述第1输入信号的输出端口输出H电平的信号，同时从对应上述第2输入信号的输出端口输出L电平的信号，另一方面当上述第1输入信号的相位比上述第2输入信号的相位延迟时，从对应上述第1输入信号的输出端口输出L电平的信号，同时从对应上述第2输入信号的输出端口输出H电平的信号的触发器电路。
3.一种相位差检测电路，具备：
第1相位比较装置，比较第1输入信号的相位和第2输入信号的相位，并输出其比较结果；
多个第1延迟电路，使上述第1输入信号分别延迟不同时间；
多个第2延迟电路，使上述第2输入信号分别延迟不同时间；
多个第2相位比较装置，比较上述第2输入信号和通过上述多个第1延迟电路分别延迟的第1输入信号的相位，并输出其比较结果；
多个第3相位比较装置，比较上述第1输入信号和通过上述多个第2延迟电路分别延迟的第2输入信号的相位，并输出其比较结果。
4.权利要求3记载的相位差检测电路，其特征在于：
第1相位比较装置、多个第2相位比较装置及多个第3相位比较装置，分别含有当第1输入信号的相位比第2输入信号的相位超前时，从对应上述第1输入信号的输出端口输出H电平的信号，同时从对应上述第2输入信号的输出端口输出L电平的信号，另一方面当上述第1输入信号的相位比上述第2输入信号的相位延迟时，从对应上述第1输入信号的输出端口输出L电平的信号，同时从对应上述第2输入信号的输出端口输出H电平的信号的触发器电路。
5.权利要求3记载的相位差检测电路，其特征在于：
多个第1延迟电路分别串联连接不同个数的延迟单元而构成；多个第2延迟电路分别串联连接不同个数的延迟单元而构成。
6.权利要求5记载的相位差检测电路，其特征在于：
多个第1延迟电路的每一个具备的延迟单元的个数以及多个第2延迟电路的每一个具备的延迟单元的个数各自具有指数关系。
7.权利要求5记载的相位差检测电路，其特征在于：
多个第1延迟电路的每一个具备的延迟单元的个数以及多个第2延迟电路的每一个具备的延迟单元的个数各自具有比例关系。
8.权利要求1至权利要求7之一记载的相位差检测电路，其特征在于：
适用于PLL电路的相位差检测部件。
9.权利要求1至权利要求7之一记载的相位差检测电路，其特征在于：
适用于DLL电路的相位差检测部件。
CN02124895A 2001-07-23 2002-06-24 相位差检测电路 Pending CN1399404A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001222098A JP2003037486A (ja) 2001-07-23 2001-07-23 位相差検出回路
JP222098/2001 2001-07-23

Publications (1)

Publication Number Publication Date
CN1399404A true CN1399404A (zh) 2003-02-26

Family

ID=19055649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02124895A Pending CN1399404A (zh) 2001-07-23 2002-06-24 相位差检测电路

Country Status (6)

Country Link
US (1) US20030016766A1 (zh)
JP (1) JP2003037486A (zh)
KR (1) KR20030011239A (zh)
CN (1) CN1399404A (zh)
DE (1) DE10227839B4 (zh)
TW (1) TW560182B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694181B (zh) * 2004-05-06 2010-05-26 海力士半导体有限公司 延迟闭锁回路装置
CN101206236B (zh) * 2006-12-22 2011-01-26 旺玖科技股份有限公司 相位差检测装置及其相位检测方法
CN102176319A (zh) * 2011-01-31 2011-09-07 华为技术有限公司 一种降低同步翻转噪声的方法和装置
CN101105510B (zh) * 2006-07-11 2012-04-25 联发科技股份有限公司 相位误差测量电路与其方法
CN102466779A (zh) * 2010-11-16 2012-05-23 北京中电华大电子设计有限责任公司 触发器延时的内建测试方法及电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
KR100808055B1 (ko) * 2006-10-31 2008-02-28 주식회사 하이닉스반도체 반도체 소자의 지연 고정 루프와 그의 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322643A (en) * 1980-04-28 1982-03-30 Rca Corporation Digital phase comparator with improved sensitivity for small phase differences
TW234796B (zh) * 1993-02-24 1994-11-21 Advanced Micro Devices Inc
US5451894A (en) * 1993-02-24 1995-09-19 Advanced Micro Devices, Inc. Digital full range rotating phase shifter
JPH07162296A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd ディジタル位相同期回路
JP2882385B2 (ja) * 1996-09-20 1999-04-12 日本電気株式会社 クロック位相同期回路
JP3481065B2 (ja) * 1997-01-17 2003-12-22 富士通株式会社 位相比較回路および半導体集積回路
KR19980083125A (ko) * 1997-05-12 1998-12-05 유기범 동기식 전송모드의 디지털 위상비교기
KR100261287B1 (ko) * 1997-12-22 2000-07-01 이계철 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
US6011412A (en) * 1998-05-01 2000-01-04 International Business Machines Corporation Frequency shift detection circuit with selectable granularity
JP3049050B1 (ja) * 1999-03-31 2000-06-05 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とその制御方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694181B (zh) * 2004-05-06 2010-05-26 海力士半导体有限公司 延迟闭锁回路装置
CN101105510B (zh) * 2006-07-11 2012-04-25 联发科技股份有限公司 相位误差测量电路与其方法
CN101206236B (zh) * 2006-12-22 2011-01-26 旺玖科技股份有限公司 相位差检测装置及其相位检测方法
CN102466779A (zh) * 2010-11-16 2012-05-23 北京中电华大电子设计有限责任公司 触发器延时的内建测试方法及电路
CN102466779B (zh) * 2010-11-16 2014-01-15 北京中电华大电子设计有限责任公司 触发器延时的内建测试方法及电路
CN102176319A (zh) * 2011-01-31 2011-09-07 华为技术有限公司 一种降低同步翻转噪声的方法和装置

Also Published As

Publication number Publication date
KR20030011239A (ko) 2003-02-07
US20030016766A1 (en) 2003-01-23
DE10227839B4 (de) 2004-07-08
JP2003037486A (ja) 2003-02-07
DE10227839A1 (de) 2003-02-20
TW560182B (en) 2003-11-01

Similar Documents

Publication Publication Date Title
US8612651B2 (en) FIFO buffer
CN1222857C (zh) 产生内部时钟信号的电路和方法
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1691203A (zh) 用在半导体存储器件中的工作周期校正设备及方法
CN1905366A (zh) 用于动态地改变时钟信号的频率的方法和电路
CN1921309A (zh) 一种同步信号检测装置
CN1399404A (zh) 相位差检测电路
CN1450464A (zh) 半导体器件
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
Chen et al. Fpga-accelerated samplesort for large data sets
CN1252932C (zh) 半导体集成电路
CN1892528A (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
CN1147047C (zh) 用于一数字倍频器的组合延迟电路
CN1666290A (zh) 用于延迟电路的方法和装置
CN1750396A (zh) 多相位时钟发生器电路
CN101470553A (zh) 触摸屏控制器数据预处理排序电路及方法
CN1191420A (zh) 串并转换器
CN1275177C (zh) 基于可满足性的组合电路等价性检验方法
CN1921315A (zh) 时脉信号调整方法与装置
US20220303483A1 (en) Digital serial read-out architecture
Petrut et al. Configurable fpga architecture for hardware-software merge sorting
CN1588639A (zh) 集成电路复位方法及复位系统
CN100339793C (zh) 选通信号及并列数据信号的输出电路
CN1315018C (zh) 时钟脉冲切换系统及其时钟脉冲切换方法
CN1167989C (zh) 用于将非同步脉冲信号转换为同步脉冲信号的同步元件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned