CN1275177C - 基于可满足性的组合电路等价性检验方法 - Google Patents

Abstract

本发明涉及超大规模集成电路设计验证技术领域，特别是组合电路的形式验证方法——等价性检验方法。该方法是以可满足性算法为引擎，增量地验证整个电路设计，所述方法具有两个阶段，第一阶段是确定两个电路内部的候选等价信号，并通过电路结构分析，对候选等价信号作静态筛选，第二阶段是通过子句分组实现增量可满足性方法，并验证每对候选信号的等价性。其主要特点在于：1)通过电路结构分析对电路内部的候选等价信号进行筛选，在验证过程中则动态地选择分割集中的等价信号，保证分割集中信号是相互独立的。2)通过对子句进行分组，来实现增量的可满足性算法，节省计算资源，提高算法性能和处理能力。

Description

基于可满足性的组合电路等价性检验方法

技术领域

本发明涉及超大规模集成电路的设计验证技术领域，特别是一种基于可满足性的组合电路等价性检验方法，尤其是组合电路的形式化验证方法。它通过电路结构分析来筛选电路内部的候选等价信号，并利用增量可满足性算法来改善组合电路等价性检验方法的性能，极大地提高了方法的处理能力。

背景技术

随着集成电路设计规模和复杂度的日益增加，系统的功能验证已经成为整个设计流程的瓶颈。模拟是最常用的功能验证方法。然而对于当今的大型、复杂设计，单独使用模拟需要大量的运行时间，而且是不完全的方法，某些边缘的设计错误难以检测到。目前，形式验证方法已逐渐发展成模拟验证方法的重要补充。形式验证方法是通过数学方法来证明设计的功能正确性，它不需要产生测试激励，又能提供100％的功能覆盖率，可以节省大量的验证时间，缩短整个设计周期。形式验证方法大致可以分为三类：等价性检验、模型检验、定理证明。目前在实际的电子设计自动化工具中用得较多的形式方法是等价性检验，即验证两个不同形式的设计之间的功能等价性，这是本发明涉及的主要内容。在集成电路设计流程中，等价性检验可用来验证寄存器传输级(RTL)模型与门级模型、门级模型与门级模型、RTL模型与RTL模型之间的功能等价性，从而尽早发现设计错误，保证设计在流程中各阶段的功能正确性。

在实际的大规模集成电路芯片设计中，含有大量的存储元素(触发器)，基于有限状态机遍历的传统方法经常由于状态空间太大而导致失败。因此大多数实际的等价性检验工具往往使用组合验证的方法来验证大型时序电路，即首先构造出各寄存器或锁存器之间的一个映射，从而将时序电路分解成多个对应的组合模块，接着验证相应的各组合模块是否等价，如果各组合模块都等价，那么整个电路就是功能等价的。因此，可以说组合验证是形式等价性检验的核心之一。然而当芯片规模太大时，形式验证方法仍然不尽人意，有时因算法超时或内存爆炸而失败，如何提高算法性能和处理能力仍是急需解决的问题。

目前组合等价性检验方法大多数是以二叉判决图(BDD)为主要引擎，其它方法则主要用来演绎内部等价信号或消除误判。事实上，随着对SAT算法的不断深入研究，出现了不少高效、实用的程序，SAT算法具备一些BDD所缺少的优点，如果我们能够充分利用这些优势，完全有可能构造出更强健、灵活的等价性检验方法。本发明提出了一种基于可满足性的组合电路增量等价性检验方法，该方法吸收了下面这篇文献中的技术：

“Verification of Large Synthesized Designs，”Daniel Brand，In Proceedings of International Conference on Computer-aidedDesign，pp.534-537，1993.

上述文献提出了基于可置换性的电路分割方法，利用电路内部的结构相似性，增量地验证两个电路的功能等价性。这里的可置换性是由自动测试产生(ATPG)工具来推导，并用传统的故障模拟方法来缩减候选等价信号表，计算复杂性较高，并且极大地依赖于被验证电路的结构相似性，对于某些真实的设计很可能失败。通过大量的实验表明，如果候选等价信号太多，将严重影响算法性能，必须通过某种启发式的策略进行筛选。此外，在推导内部等价性时，需要充分利用已知的等价关系，并防止验证过程往后变得过于复杂。本发明使用了创新的方法来解决上述问题，极大地提高了算法的性能与处理能力，并可方便地应用于设计自动化工具中。因此，具有较高的实用价值。

发明内容

本发明提出了一种基于可满足性的组合电路等价性检验方法。它是利用电路内部结构相似性，以可满足性算法为引擎，增量地验证两个电路的功能等价性。为了进一步阐明方法的原理和创新之处，首先介绍一些基本概念。可满足性问题是指找到一个变量赋值使得给定的布尔函数是可满足的，或证明这样的赋值不存在。为了解决方便，SAT问题常常用合取范式(CNF)公式。一个CNF公式是由一些子句组成的集合，集合中的每个子句是由一些变量或它们的否定(称为文字)构成的析取。逻辑电路的CNF公式是每个门的CNF公式构成的集合，每个门的CNF公式很容易推导出来。如一个与门a＝bc，可以表示为(b+﹁a)(c+﹁a)(﹁b+﹁c+a)，它包含三个子句。等价性检验是指，在已知两个电路输入与输出之间的一一对应关系情况下，验证它们的输出函数(布尔函数)是功能等价的。有时也称之为逻辑验证或布尔比较。不妨用函数F(X)表示规范电路，而用G(X)表示实现电路，以单输出电路为例，为了验证F(X)＝G(X)，一个很自然的想法是，只需证明两个电路输出的异或值固定为0，即F(X)G(X)＝O。如附图1所示，前面参考文献中称这种结构为miter。通常在设计周期中，处于不同阶段的两个电路可能包含许多的结构相似性，因此，可以利用这些相似性来简化miter结构，从而提高算法的性能。例如，如附图2所示，假设f和g是分别来自规范和实现中的一对候选等价信号，并且被证明确实等价。那么在后续验证过程中，可以用g置换f，从而简化miter结构，如图3所示。这里f和g的等价性也是通过类似的方法验证，即验证它们的异或值固定为0。

大量的实验表明，如果候选的等价信号对太多或太少，都会严重影响算法的性能。此外，如果直接应用传统的ATPG工具来验证中间信号的等价性，对于大型设计，将需要大量的运行时间。本发明旨在通过某种策略对候选信号进行筛选，减少一部分不必要的候选信号，避免可满足性程序的频繁调用；为了充分应用已知的内部等价性，使用增量可满足性算法来提高算法性能。实验表明，本发明提出的方法比以往多数方法要快。由于在集成电路设计流程中，设计的不同版本之间常保留许多结构相似性，同时，目前国内外对可满足性算法的研究日益成熟，出现了许多高效的程序包，本发明提出的方法可以很方便地与这些程序包集成起来，因此具有广阔的应用前景。

发明技术方案

一种基于可满足性的组合电路等价性检验方法，所述方法具有两个阶段，第一阶段是确定两个电路内部的候选等价信号，并通过电路结构分析，对候选等价信号作静态筛选，第二阶段是通过子句分组实现增量可满足性方法，并验证每对候选信号的等价性。

第一阶段是确定候选等价信号，并通过电路结构分析，对候选信号作静态筛选，其具体步骤如下：

第一步：使用并行随机模拟或名称匹配的方法找出两个电路内部的候选等价信号，凡是响应特征(signature)相同的或者名称匹配的两个信号(一个来自规范电路，另一个来自实现电路)当作一对候选等价信号；

第二步：对候选等价信号进行静态筛选，如果规范电路中某个信号的扇入数少于2，那么删除该信号所对应所有候选信号对，另外，如果规范电路中信号a的某个候选信号b依赖的原始输入个数比a多，那么删除该候选信号对。

第二阶段是通过子句分组实现增量可满足性方法，并验证候选信号的等价性，其具体步骤如下：

1)在验证过程第一阶段对候选信号作出筛选之后，构造整个实现电路的CNF公式，作为永久子句组；

2)动态选择分割集，验证每对候选信号的等价性，如果分割集中的信号存在依赖关系，即某个信号是其它信号的扇出信号，那么从分割集中删除这个信号，此外，尽可能选择扇入数多的信号进入分割集合；

3)通过对CNF公式的子句进行分组来实现增量可满足性算法，当验证一对信号是等价后，用实现电路中的信号置换规范电路中的等价信号，为表示已知的等价关系，增加相应CNF子句到永久子句组，规范电路中的CNF公式则是动态地构造(作为另外的子句组)，并可根据需要进行增减。

本发明提出的方法处理的电路格式是门级网表(逻辑电路)，事实上，对于寄存器传输级的描述，目前商业工具中普遍都是通过一定的手段，将其转换成门级网表，再进行验证。下面详细说明该方法的实施方案，图4给出了该方法的总体流程。

附图说明

图1给出了验证两个电路(规范与实现)功能等价性的miter结构模型。

图2是验证内部候选等价信号的示意图。

图3描述了使用实现中的信号置换规范中相应的等价信号的过程。

图4描述了本发明提出的方法的总体流程。

图5给出了一个简单的实例，即规范电路与实现电路。

图6描述了基于等价信号的置换来验证图5给出的两个电路的过程。

具体实施方式

附图中各标号的含义如下：

1：对应的方框代表设计规范电路。

2：异或门。

3：对应的方框代表实现电路。

4：与门。

5：或门。

6：非门。

此外，附图4中，S1，S2，S3，S4，S5分别对应于技术发明方案中的五个步骤。

附图1中，(1)是代表设计规范电路。(3)是代表实现电路。为了验证两个对应的信号等价，只需要将这两个信号联接到一个异或门(2)，然后证明这个异或门的输出固定为0故障不可测。值得注意的是，在使用可满足性算法验证时，并不需要实现这种物理上的联接，而只是构造相应的CNF公式子句。

附图2中，为了验证两个候选信号的等价性，需要应用可满足性算法验证这两个信号的异或值固定为0。如前面所述，同样只需要增加相应的CNF公式子句。

附图3中，通过内部等价信号的不断置换，miter结构变得越来越简单，从而使后续验证过程更简化、更容易。

附图4描述了本发明提出的方法的总体流程，第一步对两个电路进行分级处理；第二步确定两个电路的候选等价信号；第三步通过电路结构分析，筛选候选等价信号；第四步按照扇入优先次序验证各候选等价信号的等价性；最后一步检查各对候选原始输出信号是否等价。具体步骤如下：

S1：对被验证的两个电路进行分级处理。原始输入信号是第0级，其它任意的非原始输入信号a的分级为1(a)＝b{max(l(b))+1，b是a的扇入信号}。然后，将所有电路信号按所在分级从小到大顺序排列。

S2：找出两个被验证电路(规范与实现)的内部候选等价信号。首先使用相同的随机向量对两个电路同时作并行模拟，存储各电路信号的响应特征。然后对规范电路中的各个信号按第S1步的排列次序遍历，对于任意信号a，如果实现电路中的某个信号b与信号a名称匹配或模拟响应特征相同，那么信号b为信号a的一个候选等价信号。注意，可能在实现电路中会有多个信号是a的候选等价信号。此外，在这一步，如果发现某个原始输出信号没有相应的候选等价信号，那么已经说明两个电路是不等价的，算法至此结束。

S3：对上一步得到的候选等价信号进行静态筛选。遍历规范电路中的各个信号，进行下列电路结构分析：

1)如果信号a的扇入数少于2，那么从候选表中删除所有包含信号a的候选等价信号对(原始输出信号除外)。

2)如果信号a的某个候选信号依赖的原始输入个数比a多，那么删除该候选信号对。

S4：按扇入优先的次序，调用增量可满足性算法验证每一对候选信号的等价性。这一步是我们方法的核心步骤，该方法使用了两个主要策略：动态选择分割集合，增量验证候选信号对的等价性；通过子句分组来实现增量的可满足性算法。具体过程如下：

2)造实现电路的合取范式(CNF)公式，作为永久子句组，避免重复构造相同信号的CNF公式。

2)动态调整分割集合中的候选等价信号。对于每对候选信号(a，b)，假定a是规范电路中的信号，b是实现电路中的信号。构造ab的CNF公式，对于a的扇入逻辑锥作深度优先搜索，直到遇到原始输入或已知的等价信号为止，我们称之这些信号为一个分割集合。注意，b的CNF子句已在前面所述的永久子句组中，不需重复构造。基于上述的分割集合，如果得到的CNF公式不可满足，那么a与b是等价的。否则，我们需要进一步确定是否误判。这时对分割集中的信号继续深度优先搜索，重复上述构造CNF公式的过程。最坏的情况下，可能分割集中只包含原始输入信号。为了尽量避免误判的发生，在每次得到的分割集中，如果某个信号是另一信号的扇出信号，那么把该信号从分割集中删除。也就是说，要保证分割集中各信号是相互独立的。

3)使用增量可满足性算法验证每对候选信号的等价性。如果一对候选信号a和b是等价的，那么用b置换a。这时要增加相应的表示等价关系的子句，并加入永久子句组。最后，删除表示信号a及ab的CNF子句组，并且与a对应的其它候选信号对不必再验证。然后验证剩余的每对候选等价信号。

S5：检查每一对原始输出信号是否等价，如果是，则两个电路等价，否则不等价。

附图5给出了一个实例，即两个简单的电路，两者的唯一区别是原始输出门的类型不同。规范电路中是或门(5)，而实现电路中则是异或门(2)。

下面以一个简单的例子来说明我们的算法。如图5所示，需要验证规范电路与实现电路等价，即输出信号a1和a2是等价的，这两个电路的唯一区别是两个输出门的类型不同，即规范电路中是一个或门，而实现电路中是一个异或门。首先通过少量的随机模拟，为了加快速度，通常使用并行模拟，然后比较响应特征，可以得到四对候选的等价信号：{(u1，u2)，(s1，s2)，(t1，t2)，(a1，a2)}。本例中，没有名称匹配的候选信号对。接着对候选信号进行筛选，通过静态检查，将候选信号对(u1，u2)删除。最后是按扇入优先次序，依次验证余下各候选信号对的等价性，先构造整个实现电路的CNF公式。实际上，扇入优先次序就是按信号所在分级从小到大的次序。很容易验证(s1，s2)与(t1，t2)的等价性(构造CNF公式的过程略去)，然后用s2置换s1，并用t2置换t1，并删除表示s1与t1的CNF公式，如图6所示。现在我们来验证输出信号候选对(a1，a2)的等价性，这里o表示a1和a2的异或。先根据分割{s2，t2}来验证，我们可以得到如下CNF公式：

φ1＝(﹁s2+a1)(﹁t2+a1)(s2+t2+﹁a1)(s2+﹁t2+a2)(﹁s2+t2+a2)(s2+t2+﹁a2)(﹁s2+﹁t2+﹁a2)

(a1+﹁a2+o)(﹁a1+a2+o)(a1+a2+﹁o)(﹁a1+﹁a2+﹁o)o

在上述公式中，第一行表示了信号a1和a2的CNF公式，第二行表示信号o的CNF公式，最后一个单子句表示使异或输出信号o的值为1。很容易发现，赋值{s2＝1，t2＝1}使得上述公式是可满足的，即根据分割{s2，t2}推断出(a1，a2)是不等价的。这时，我们还需进一步判断是否属于误判。按照上述方法，将分割{s2，t2}继续往后展开，直到分割集为{x1，x2，x3}。因此还要构造下述CNF公式φ2：

φ2＝(﹁s2+x1)(﹁s2+x2)(s2+﹁x2+﹁x1)(x2+u2)(﹁x2+﹁u2)

     (x3+﹁t2)(u2+﹁t2)(t2+﹁x3+﹁u2)

在公式φ2中，第一行表示了信号s2和u2对应的CNF公式，第二行表示信号t2的CNF公式，现在我们来解决CNF公式φ1·φ2，即由上述两个公式共同组成的CNF公式。不难发现，φ1·φ2是不可满足的。这就证明信号a1和a2是等价的，从而消除了误判。事实上，我们从电路结构分析就知道，赋值{s2＝1，t2＝1}是永远不会成立的。这样就证明了规范与实现电路是功能等价的。

关于分割集中信号的选取，还要举例说明如何避免相关信号的情况，因为这种情形是常有的。在上面的例子中，假设我们没有删除候选信号对(u1，u2)，并验证其为真正的等价对后，那么将分割集{s2，t2}往后展开时，会遇到分割集{x1，x2，x3，u2}。由于u2是x2的扇出信号，即这两者不是独立的，可能引起误判。所以应该删除信号u2，从而也得到分割集为{x1，x2，x3}。

附图6阐明了如何通过等价信号的置换来验证上例中两个电路的功能等价性。在验证两对候选信号(s1，s2)与(t1，t2)的等价性后，分别用实现电路中的信号s2和t2置换s1和t1。这样在验证候选信号对(a1，a2)的等价性时，miter结构就变得简单了。

本发明提出了一种基于可满足性的组合电路等价性检验方法。该方法通过对候选等价信号的静态筛选，避免验证过程频繁调用可满足性程序。如果候选信号太多，将会影响算法的性能。在验证过程中，动态地选择分割集的等价信号，保证分割集中的信号相互独立。此外，该方法通过对子句进行分组，实现了增量可满足性算法，从而进一步提高算法的性能。实验结果表明，该方法比大多数传统方法速度快。由于传统基于有限状态机遍历的方法验证大型时序电路很困难，而组合电路的形式验证方法可以直接应用于大规模集成电路的设计验证中。因此，本发明提出的方法实现简单，可以很方便地集成到电子设计自动化工具中，具有很强的实用价值。

本发明涉及超大规模集成电路设计验证，特别是组合电路的形式验证方法——等价性检验方法。该方法是以可满足性算法为引擎，增量地验证整个电路设计，其主要特点在于：1)通过电路结构分析对电路内部的候选等价信号进行筛选，在验证过程中则动态地选择分割集中的等价信号，保证分割集中信号是相互独立的。2)通过对子句进行分组，来实现增量的可满足性算法，节省计算资源，提高算法性能和处理能力。

Claims (1)

1、一种基于可满足性的组合电路等价性检验方法，其特征在于，第一步对两个电路进行分级处理；第二步确定两个电路的候选等价信号；第三步通过电路结构分析，筛选候选等价信号；第四步按照扇入优先次序验证各候选等价信号的等价性；最后一步检查各对候选原始输出信号是否等价，具体步骤如下：

S1：对被验证的两个电路进行分级处理，原始输入信号是第0级，其它任意的非原始输入信号a的分级为l(a)＝b{max(l(b))+1，b是a的扇入信号}，然后，将所有电路信号按所在分级从小到大顺序排列；

S2：找出两个被验证电路的内部候选等价信号，首先使用相同的随机向量对两个电路同时作并行模拟，存储各电路信号的响应特征，然后对规范电路中的各个信号按第S1步的排列次序遍历，对于任意信号a，如果实现电路中的某个信号b与信号a名称匹配或模拟响应特征相同，那么信号b为信号a的一个候选等价信号；

S3：对上一步得到的候选等价信号进行静态筛选，遍历规范电路中的各个信号，进行下列电路结构分析：

1)如果信号a的扇入数少于2，那么从候选表中删除所有包含信号a的候选等价信号对；

2)如果信号a的某个候选信号依赖的原始输入个数比a多，那么删除该候选信号对；

S4：按扇入优先的次序，调用增量可满足性算法验证每一对候选信号的等价性，该算法使用了两个主要策略：动态选择分割集合，增量验证候选信号对的等价性；通过子句分组来实现增量的可满足性算法，具体过程如下：

1)构造实现电路的合取范式公式，作为永久子句组，避免重复构造相同信号的合取范式公式；

2)动态调整分割集合中的候选等价信号，对于每对候选信号(a，b)，假定a是规范电路中的信号，b是实现电路中的信号，构造ab的合取范式公式，对于a的扇入逻辑锥作深度优先搜索，直到遇到原始输入或已知的等价信号为止，称这些信号为一个分割集合，基于上述的分割集合，如果得到的CNF公式不可满足，那么a与b是等价的；否则，需要进一步确定是否误判，这时对分割集中的信号继续深度优先搜索，重复上述构造合取范式公式的过程，在分割集中只包含原始输入信号的情况下，为了尽量避免误判的发生，在每次得到的分割集中，如果某个信号是另一信号的扇出信号，那么把该信号从分割集中删除，保证分割集中各信号是相互独立的；

3)使用增量可满足性算法验证每对候选信号的等价性，如果一对候选信号a和b是等价的，那么用b置换a，这时要增加相应的表示等价关系的子句，并加入永久子句组，最后，删除表示信号a及ab的合取范式子句组，并且与a对应的其它候选信号对不必再验证，然后验证剩余的每对候选等价信号；

S5：检查每一对原始输出信号是否等价，如果是，则两个电路等价，否则不等价。

Images