CN111797588B - 一种形式验证比较点匹配方法、系统、处理器及存储器 - Google Patents

一种形式验证比较点匹配方法、系统、处理器及存储器 Download PDF

Info

Publication number
CN111797588B
CN111797588B CN202010632501.7A CN202010632501A CN111797588B CN 111797588 B CN111797588 B CN 111797588B CN 202010632501 A CN202010632501 A CN 202010632501A CN 111797588 B CN111797588 B CN 111797588B
Authority
CN
China
Prior art keywords
circuit model
matched
comparison points
comparison
reference circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010632501.7A
Other languages
English (en)
Other versions
CN111797588A (zh
Inventor
张岩
刘美华
黄国勇
金玉丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guomicrochip Technology Co ltd
Original Assignee
Shenzhen Guomicrochip Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guomicrochip Technology Co ltd filed Critical Shenzhen Guomicrochip Technology Co ltd
Priority to CN202010632501.7A priority Critical patent/CN111797588B/zh
Priority to PCT/CN2020/102281 priority patent/WO2022000576A1/zh
Publication of CN111797588A publication Critical patent/CN111797588A/zh
Application granted granted Critical
Publication of CN111797588B publication Critical patent/CN111797588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种形式验证比较点匹配方法、系统、处理器及存储器，该方法包括：接收待验证的时序电路的参考电路模型和实现电路模型；控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功，则验证成功；若存在参考电路模型和实现电路模型待匹配的比较点匹配失败，则验证失败。本发明降低了时序电路等价检验过程中对应比较点的匹配复杂度，降低了匹配时间，降低了内存的消耗。

Description

一种形式验证比较点匹配方法、系统、处理器及存储器
技术领域
本发明涉及时序电路的等价性验证技术领域，特别是涉及识别和匹配两个时序电路的对应比较点的一种形式验证比较点匹配方法、系统、处理器及存储器。
背景技术
组合等价检验是证明或反驳两个电路设计的功能等价性的验证方法。这种验证方法特别适用于仅使用组合综合技术进行优化的情况。两个电路设计（一个称为参考电路，另一个称为实现电路）的对应组合块可以使用组合形式技术进行比较和验证。随着电路设计的规模越来越大和越来越复杂，利用组合等价检验的验证方法，从而提供快速的周转验证时间和完整的验证，正迅速地在传统的基于仿真的验证方法上取得进展。
对于时序电路，应用组合等价检验的一个重要步骤是识别和匹配待验证的两个电路设计中的对应比较点。电路设计中的比较点是验证期间的组合逻辑端点。比较点可以是输出端口、寄存器、锁存器或黑盒输入引脚。商业验证工具中的比较点匹配方法大致可分为两类：非功能匹配的方法和功能匹配的方法。
非功能匹配的方法使用名称或结构比较来匹配电路设计中的比较点。在大多数生产验证流程中，比较点的很大一部分通常使用非功能匹配的方法进行匹配。由于设计转换不保留信号名称或显著修改部分设计的电路结构，大量比较点通常不匹配。功能匹配的方法是唯一可行的自动方法，用于匹配剩余的比较点。
目前，大部分功能匹配的方法基于定点计算的精确方法，在每个时序电路的设计中给定N个存储元件（锁存器，寄存器等），就有N!个可能的组合来匹配它们。在最坏的情况下，所有这些精确地方法可能都必须枚举所有的组合，这就使得比较点匹配的复杂度很高，致使计算时间长，内存占用大。
还有基于功能匹配的启发式方法，通过在比较点之间建立不等价关系，然后通过使用不等价信息将最有可能等价的点分组成对，假设给定N个比较点，采用这种方法的计算复杂度是N-1，比精确计算的复杂度减小。但是，当比较点较多时，计算时间依旧会很长，同时存储不等价信息占用的内存也会很大。
因此，如何设计一种能够快速的识别和匹配待验证的两个电路设计中的对应比较点的匹配方法是业界亟待解决的技术问题。
发明内容
为了解决上述现有技术中识别和匹配待验证的两个电路设计中的对应比较点的时间长的技术问题，本发明提出一种形式验证比较点匹配方法、系统、处理器及存储器。
本发明首先提出一种形式验证比较点匹配方法，包括：步骤S1:接收待验证的时序电路的参考电路模型和实现电路模型，还包括：步骤S2:控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；步骤S3：基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功，则验证成功；若存在参考电路模型和实现电路模型待匹配的比较点匹配失败，则验证失败。
在一实施方式中，控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成采用ATPG方法进行控制，使参考电路模型的待匹配的比较点的输出值之和或者实现电路模型的待匹配的比较点的输出值之和等于待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半。
在一实施方式中，所述步骤S2包括：步骤S21，随机生成参考电路模型和实现电路模型待匹配的比较点的测试向量；步骤S22，将对应的测试向量分别输入至参考电路模型和实现电路模型，得到参考电路模型和实现电路模型待匹配的比较点的输出值；步骤S23，计算参考电路模型的待匹配的比较点的输出值之和以及实现电路模型的待匹配的比较点的输出值之和；步骤S24，判断参考电路模型的待匹配的比较点的输出值之和或者实现电路模型的待匹配的比较点的输出值之和是否等于待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半；若否，则返回步骤S21直至参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配。
在一实施方式中，所述参考电路模型或实现电路模型第一次待匹配的比较点的数量为所述参考电路模型或实现电路模型的总数的一半或者为总数加一或减一后的一半；所述参考电路模型或实现电路模型第n次待匹配的比较点的数量为上一次待匹配的比较点的数量的一半或者为上一次待匹配的比较点的数量加一或减一后的一半；直至当前次待匹配的比较点的数量小于2，所述n＞1。
在一实施方式中，所述参考电路模型或实现电路模型待匹配的比较点的测试向量包括由外界输入的基本输入向量、和/或由各比较点的上一级比较点产生的伪主输入向量，所述参考电路模型及实现电路模型的基本输入向量相同，所述参考电路模型及实现电路模型的伪主输入向量相同或不相同。
本发明其次提出一种时序电路形式验证的比较点匹配系统，其采用上述形式验证比较点匹配方法对时序电路进行验证。
在一实施方式中，包括：输入模块，用于接收所述参考电路模型和实现电路模型的输入模块；测试向量搜索模块，控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；匹配模块，基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功。
本发明还提出一种处理器，用于运行计算机程序，所述处理器运行所述计算机程序时执行上述形式验证比较点匹配方法。
本发明还提出一种存储器，用于存储计算机程序，所述计算机程序时执行上述的形式验证比较点匹配方法。
与现有技术比较，本发明具有如下优点。
本发明基于二叉树匹配方法对实现电路模型Cimp的比较点与参考电路模型Cref的比较点进行匹配，每一次输入测试向量进行匹配后，还剩下的待匹配的比较点的数量减少一半左右，经过有限次匹配之后即可实现所有比较点的匹配。设需要匹配的比较点的数量为n，则约经过
Figure 790155DEST_PATH_IMAGE001
次后即可实现所有比较点的匹配，即比较点匹配的复杂度约为
Figure 767470DEST_PATH_IMAGE002
，相比于传统匹配方法中最小的复杂度为n-1,本发明显著的降低了时序电路组合等价检验过程中对应比较点的匹配复杂度，降低了对应比较点匹配的计算匹配时间，降低了内存的消耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以如这些附图获得其他的附图。
图1为本发明实施例中形式验证比较点匹配方法的流程示意图；
图2为本发明实施例中形式验证比较点匹配方法的具体流程示意图；
图3为传统技术中基于功能的启发式比较点匹配方法的电路模型示意图；
图4为本发明实施例中形式验证比较点匹配方法的参考电路模型示意图；
图5为本发明实施例中形式验证比较点匹配方法的实现电路模型示意图；
图6为图3的传统技术中基于功能的启发式比较点匹配方法的实施例的第一组测试向量及其匹配结果的示意表；
图7为图3的传统技术中基于功能的启发式比较点匹配方法的实施例的第二组测试向量及其匹配结果的示意表；
图8为图3的传统技术中基于功能的启发式比较点匹配方法的实施例的第三组测试向量及其匹配结果的示意表；
图9为本发明实施例中形式验证比较点匹配方法的实施例的第一组测试向量及其匹配结果的示意表；
图10为本发明实施例中形式验证比较点匹配方法的实施例的第一组测试向量及其匹配结果的示意表。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
由此，本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征，而不是暗示本发明的每个实施方式必须具有所说明的特征。此外，应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计，但是这些特征也可用于其他的未明确说明的组合。由此，除非另有说明，所说明的组合并非旨在限制。
下面结合附图以及实施例对本发明的原理及结构进行详细说明。
请参阅图1，本发明提供一种形式验证比较点匹配方法，包括：步骤S1:接收待验证的时序电路的参考电路模型和实现电路模型；步骤S2:控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；步骤S3：基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功，则验证成功；若存在参考电路模型和实现电路模型待匹配的比较点匹配失败，则验证失败。本发明用于两个时序电路的功能等价性验证过程，具体用于对两个时序电路对应比较点的识别和匹配。本发明基于二叉树原理对实现电路模型Cimp的比较点与参考电路模型Cref的比较点进行匹配，每一次输入测试向量进行匹配后，还剩下的待匹配的比较点的数量减少一半左右，经过有限次匹配之后即可实现所有比较点的匹配。设需要匹配的比较点的数量为n，则经过约
Figure 71412DEST_PATH_IMAGE004
次后即可实现所有比较点的匹配，即比较点匹配的复杂度约为
Figure 658120DEST_PATH_IMAGE005
。相比于传统技术中没有逻辑约束的启发式匹配方法的比较点匹配的复杂度为n-1，本发明显著的降低了时序电路组合等价检验过程中对应比较点的匹配复杂度，降低了比较点匹配的计算匹配时间，降低了内存的消耗。下面对上述形式验证比较点匹配方法进行详细说明。
请参阅图2、4-5，在步骤S1中:接收参考电路模型Cref和实现电路模型Cimp。
具体的，参考电路模型Cref包括基本输入向量PI1-PIp和对应参考电路模型Cref的伪主输入向量RPI1-RPIs。参考电路模型Cref内的每个待匹配的比较点根据基本输入向量PI1-PIp和/或伪主输入向量RPI1-RPIs得到参考电路模型Cref的每个待匹配的比较点的输出值RPO1-RPOn。
实现电路模型Cimp包括基本输入向量PI1-PIp和对应实现电路模型Cimp的伪主输入向量IPI1-IPIs。实现电路模型Cimp每个待匹配的比较点根据基本输入向量PI1-PIp和/或伪主输入向量IPI1-IPIs得到实现电路模型Cimp的每个待匹配比较点的输出值IPO1-IPOn。
上述PI1-PIp中的p为输入参考电路模型Cref和实现电路模型Cimp的基本输入向量的个数。RPI1-RPIs和IPI1-IPIs中的s为输入参考电路模型Cref和实现电路模型Cimp的伪主输入向量的个数。RPO1-RPOn或IPO1-IPOn中的n表示待匹配的比较点的数量。p、s、n为正整数。
在步骤S2中: 控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；
具体的，测试向量是用于对实现电路模型Cimp的比较点与参考电路模型Cref的比较点进行匹配而分别输入实现电路模型Cimp和参考电路模型Cref的向量。测试向量由ATPG法或随机产生法生成，每一次生成的测试向量不同。测试向量包括由外界输入参考电路模型Cref和实现电路模型Cimp的基本输入向量PI1-PIp、和/或由各比较点的上一级比较点产生的伪主输入向量（即是上一级比较点的输出值），所述参考电路模型及实现电路模型的基本输入向量相同，所述参考电路模型及实现电路模型的伪主输入向量相同或不相同。其中，用于输入参考电路模型Cref的为伪主输入向量RPI1-RPIn、用于输入实现电路模型Cimp的为伪主输入向量IPI1-IPIn。需要说明的是，参考电路模型Cref根据基本输入向量PI1-PIp和伪主输入向量RPI1-RPIn得到每个待匹配的比较点的输出值RPO1-RPOn。实现电路模型Cimp根据基本输入向量PI1-PIp和伪主输入向量IPI1-IPIn得到每个待匹配比较点的输出值IPO1-IPOn。此步骤通过控制测试向量，使得参考电路模型Cref中待匹配的比较点的输出值RPO1-RPOn与实现电路模型Cimp中待匹配比较点的输出值IPO1-IPOn可以以二叉树的形式进行匹配。
步骤S2，具体包括下列步骤：
步骤S21，随机生成参考电路模型和实现电路模型待匹配的比较点的测试向量；
步骤S22，将对应的测试向量分别输入至参考电路模型和实现电路模型，得到参考电路模型和实现电路模型待匹配的比较点的输出值；
步骤S23，计算参考电路模型的待匹配的比较点的输出值之和以及实现电路模型的待匹配的比较点的输出值之和；
需要对步骤S23说明的是：参考电路模型Cref和实现电路模型Cimp的比较点的输出值为逻辑值1或0。因此比较点的输出值之和为0-n。此步骤中的计算表达为数学公式为：
参考电路模型Cref的待匹配的比较点的输出值之和为：
Figure 363908DEST_PATH_IMAGE006
。
实现电路模型Cimp的待匹配的比较点的输出值之和为：
Figure 512124DEST_PATH_IMAGE007
。
步骤S24，判断参考电路模型的待匹配的比较点的输出值之和或者实现电路模型的待匹配的比较点的输出值之和是否等于待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半；
若否，则返回步骤S21直至参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配。若是，则进入步骤S3。
此步骤中的计算表达为数学公式为：
当待匹配的比较点的数量为偶数时，判断参考电路模型Cref的待匹配的比较点的输出值之和以及实现电路模型Cimp的待匹配的比较点的输出值之和是否等于待匹配的比较点的数量的一半，公式为：
Figure 37783DEST_PATH_IMAGE008
当待匹配的比较点的数量为奇数时，判断参考电路模型Cref的待匹配的比较点的输出值之和以及实现电路模型Cimp的待匹配的比较点的输出值之和是否等于待匹配的比较点的数量加一或减一后的一半，公式为：
Figure 178914DEST_PATH_IMAGE009
或
Figure 988476DEST_PATH_IMAGE010
需要对步骤S24进行说明的是，若参考电路模型Cref的待匹配的比较点的输出值之和以及实现电路模型Cimp的待匹配的比较点的输出值之和不等于待匹配的比较点的数量的一半或不等于待匹配的比较点的数量加一或减一后的一半，说明该测试向量的效果没有达到刚好使得待匹配的比较点中的一半或待匹配的比较点加一或减一后的一半得到匹配，不满足基于二叉树原理的匹配形式，因此返回步骤S21。然后步骤S21随机生成另一组测试向量输入参考电路模型Cref和实现电路模型Cimp，重复步骤S21-步骤S24,直至步骤S24中的判断结果为是，即参考电路模型Cref的待匹配的比较点的输出值之和以及实现电路模型Cimp的待匹配的比较点的输出值之和等于待匹配的比较点的数量的一半或不等于待匹配的比较点的数量加一或减一后的一半，即满足基于二叉树原理的匹配形式。则说明此次的测试向量输入参考电路模型和实现电路模型后，使得待匹配的比较点中的一半得到匹配或待匹配的比较点的数量加减一后的一半得到匹配。然后便可进入步骤S3。
在步骤S3中：基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功，则验证成功；若存在参考电路模型和实现电路模型待匹配的比较点匹配失败，则验证失败。
需要说明的是，参考电路模型或实现电路模型第一次待匹配的比较点的数量为参考电路模型或实现电路模型中待匹配的比较点的总数的一半或者为总数加一或减一后的一半。然后需要检测参考电路模型Cref和实现电路模型Cimp中还剩下的当前次的待匹配的比较点的数量，判断当前次待匹配的比较点的数量是否小于2。若当前次待匹配的比较点的数量大于等于2时，则说明参考电路模型和实现电路模型中各还至少有2个比较点没有进行匹配，即实现电路模型Cimp中的比较点没有完全一一对应地与参考电路模型Cref中的比较点完成匹配，需要进一步的匹配实现电路模型Cimp和参考电路模型Cref中剩下的待匹配比较点。因此需要再次返回步骤S2，生成新的一组测试向量输入进参考电路模型和实现电路模型，并将待匹配的比较点的数量的值（步骤S2里数学公式中的n）赋值为更新后的剩下的当前次的待匹配的比较点的数量的值，并对当前次的待匹配比较点进行进一步匹配。如此循环步骤S2-S3。
参考电路模型或实现电路模型第n次待匹配的比较点的数量为上一次（第n-1次）待匹配的比较点的数量的一半或者为上一次待匹配的比较点的数量加一或减一后的一半。直至大约
Figure 822440DEST_PATH_IMAGE011
次后，使得当前次待匹配的比较点的数量小于2，则说明实现电路模型Cimp中的每一个比较点已经完全一一对应地与参考电路模型Cref中的每一个比较点匹配，则不需要进行进一步的匹配，整个匹配过程结束，验证成功。n＞1。
本发明基于二叉树原理对实现电路模型Cimp与参考电路模型Cref中的比较点进行匹配，仅仅需要
Figure 586128DEST_PATH_IMAGE011
次即能完成所有比较点的一一匹配，即将比较点匹配的复杂度降为
Figure 530950DEST_PATH_IMAGE012
。相比于传统技术中没有逻辑约束的启发式匹配方法的比较点匹配的复杂度为n-1，显著的降低了比较点匹配复杂度，降低了时序电路组合等价检验过程中比较点匹配的计算匹配时间，降低了内存的消耗。
为便于理解本发明的原理和方法以及便于理解本发明相比于传统技术的优点，下面以一对具有确定数值的实施例对本发明的原理、方法及优点进行说明。
在该实施例中，参考电路模型Cref具有2个基本输入向量PI1、PI2，以及4个比较点M1、M2、M3、M4。实现电路模型Cimp 具有2个基本输入向量PI1、PI2，以及4个比较点N1、N2、N3、N4。
请参阅图3、6-8，采用传统技术的基于功能的启发式比较点匹配方法如下：
1）请参阅图6，通过第一组测试向量，得到[M1, N1], [M2,M3,M4,N2,N3,N4]。其中，[M1,N1]是匹配的比较点。
2）请参阅图7，通过第二组测试向量，得到[M1, N1], [M2, N3]，[M3,M4,N2,N4]。其中，[M2,N3]是匹配的比较点。
3) 请参阅图8，通过第三组测试向量，得到[M1, N1], [M2, N3]，[M3, N2], [M4,N4]。其中，[M3, N2], [M4,N4]是匹配的比较点。
可以看出，采用传统技术中基于功能的启发式匹配方法，在没有逻辑约束的情况下，需要 3次（n-1次）才能完成所有比较点的匹配，即比较点匹配的复杂度为3（n-1）。
请参阅图9-10，采用本发明的形式验证比较点匹配方法如下：
1)请参阅图9，通过第一组测试向量（PI1, PI2, RPI1, RPI2, RPI3, RPI4, IPI1,IPI2, IPI3, IPI4），可以将比较点分为2组：[M1,M2,N1,N3]、 [M3,M4,N2,N4]。
2) 请参阅图10，通过第二组测试向量（PI1, PI2, RPI1, RPI2, RPI3, RPI4,IPI1, IPI2, IPI3, IPI4），可以将比较点分为4组，[M1,N1], [M2,N3], [M3,N2], [M4,N4]。
可以看出，采用本发明的形式验证比较点匹配方法，在基于二叉树原理的逻辑约束情况下，需要2次（
Figure 195018DEST_PATH_IMAGE012
次）即能完成所有比较点的匹配，即比较点匹配的复杂度为2（
Figure 934304DEST_PATH_IMAGE012
）。
需要说明书的是在其他实施例中，伪主输入向量的个数可以等于比较点的数量，也可以不等于比较点的数量。
本发明其次提出一种时序电路形式验证的比较点匹配系统，其采用上述形式验证比较点匹配方法对时序电路进行验证。该系统包括：输入模块，用于接收所述参考电路模型和实现电路模型的输入模块；测试向量搜索模块，控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；匹配模块，基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功。
本发明还提出一种处理器，用于运行计算机程序，所述处理器运行所述计算机程序时执行上述形式验证比较点匹配方法。
本发明还提出一种存储器，用于存储计算机程序，所述计算机程序时执行上述的形式验证比较点匹配方法。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种形式验证比较点匹配方法，包括：步骤S1:接收待验证的时序电路的参考电路模型和实现电路模型，其特征是，还包括：
步骤S2:控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配，所述可进行二叉树匹配为使得参考电路模型的待匹配的比较点的输出值之和以及实现电路模型的待匹配的比较点的输出值之和为待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半；
根据参考电路模型的待匹配的比较点的输出值以及实现电路模型的待匹配的比较点的输出值将相同输出值的比较点划分为组，将当前每一组中的比较点分别作为参考电路模型的待匹配的比较点以及实现电路模型的待匹配的比较点返回步骤S2继续进行匹配，直至每一组中作为的参考电路模型的待匹配的比较点或者实现电路模型的待匹配的比较点的数量小于2；
步骤S3：基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功，则验证成功；若存在参考电路模型和实现电路模型待匹配的比较点匹配失败，则验证失败。
2.如权利要求1所述的形式验证比较点匹配方法，其特征是，控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成采用ATPG方法进行控制，使参考电路模型的待匹配的比较点的输出值之和或者实现电路模型的待匹配的比较点的输出值之和等于待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半。
3.如权利要求1所述的形式验证比较点匹配方法，其特征是，所述步骤S2包括：
步骤S21，随机生成参考电路模型和实现电路模型待匹配的比较点的测试向量；
步骤S22，将对应的测试向量分别输入至参考电路模型和实现电路模型，得到参考电路模型和实现电路模型待匹配的比较点的输出值；
步骤S23，计算参考电路模型的待匹配的比较点的输出值之和以及实现电路模型的待匹配的比较点的输出值之和；
步骤S24，判断参考电路模型的待匹配的比较点的输出值之和或者实现电路模型的待匹配的比较点的输出值之和是否等于待匹配的比较点的数量的一半或待匹配的比较点的数量加一或减一后的一半；
若否，则返回步骤S21直至参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配。
4.如权利要求1所述的形式验证比较点匹配方法，其特征是，
所述参考电路模型或实现电路模型第一次待匹配的比较点的数量为所述参考电路模型或实现电路模型的总数的一半或者为总数加一或减一后的一半；
所述参考电路模型或实现电路模型第n次待匹配的比较点的数量为上一次待匹配的比较点的数量的一半或者为上一次待匹配的比较点的数量加一或减一后的一半；直至当前次待匹配的比较点的数量小于2，所述n＞1。
5.如权利要求1所述的形式验证比较点匹配方法，其特征是，所述参考电路模型或实现电路模型待匹配的比较点的测试向量包括由外界输入的基本输入向量、和/或由各比较点的上一级比较点产生的伪主输入向量，所述参考电路模型及实现电路模型的基本输入向量相同，所述参考电路模型及实现电路模型的伪主输入向量相同或不相同。
6.一种时序电路形式验证的比较点匹配系统，其特征是，采用权利要求1-5任一项所述的形式验证比较点匹配方法对时序电路进行验证。
7.如权利要求6所述的时序电路形式验证的比较点匹配系统，其特征是，包括：
输入模块，用于接收所述参考电路模型和实现电路模型的输入模块；
测试向量搜索模块，用于控制参考电路模型和实现电路模型待匹配的比较点的测试向量随机生成，使得参考电路模型和实现电路模型的比较点的输出值可进行二叉树匹配；
匹配模块，用于基于二叉树匹配对参考电路模型的待匹配的各比较点的输出值与实现电路模型的待匹配的各比较点的输出值进行匹配，直至参考电路模型和实现电路模型所有比较点全部一一匹配成功。
8.一种处理器，用于运行计算机程序，其特征是，所述处理器运行所述计算机程序时执行如权利要求1至5任一项所述的形式验证比较点匹配方法。
9.一种存储器，用于存储计算机程序，其特征是，所述计算机程序时执行如权利要求1至5任一项所述的形式验证比较点匹配方法。
CN202010632501.7A 2020-07-03 2020-07-03 一种形式验证比较点匹配方法、系统、处理器及存储器 Active CN111797588B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010632501.7A CN111797588B (zh) 2020-07-03 2020-07-03 一种形式验证比较点匹配方法、系统、处理器及存储器
PCT/CN2020/102281 WO2022000576A1 (zh) 2020-07-03 2020-07-16 一种形式验证比较点匹配方法、系统、处理器及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010632501.7A CN111797588B (zh) 2020-07-03 2020-07-03 一种形式验证比较点匹配方法、系统、处理器及存储器

Publications (2)

Publication Number Publication Date
CN111797588A CN111797588A (zh) 2020-10-20
CN111797588B true CN111797588B (zh) 2022-11-11

Family

ID=72810228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010632501.7A Active CN111797588B (zh) 2020-07-03 2020-07-03 一种形式验证比较点匹配方法、系统、处理器及存储器

Country Status (2)

Country Link
CN (1) CN111797588B (zh)
WO (1) WO2022000576A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114896921B (zh) * 2022-06-10 2023-06-27 深圳国微芯科技有限公司 一种集成电路形式验证方法、系统及存储介质
CN115048887A (zh) * 2022-06-21 2022-09-13 深圳国微芯科技有限公司 带门控时钟的实现电路的处理方法、验证方法、存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567165A (zh) * 2011-12-29 2012-07-11 中国科学院自动化研究所 对寄存器传输级硬件实现进行验证的系统及方法
CN105589993A (zh) * 2015-12-18 2016-05-18 中国科学院微电子研究所 微处理器功能验证设备及微处理器功能验证方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6408424B1 (en) * 1999-06-04 2002-06-18 Fujitsu Limited Verification of sequential circuits with same state encoding
CN1275177C (zh) * 2004-03-05 2006-09-13 中国科学院计算技术研究所 基于可满足性的组合电路等价性检验方法
CN107798203B (zh) * 2017-11-16 2019-07-26 宁波大学 一种组合逻辑电路等效性检测方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102567165A (zh) * 2011-12-29 2012-07-11 中国科学院自动化研究所 对寄存器传输级硬件实现进行验证的系统及方法
CN105589993A (zh) * 2015-12-18 2016-05-18 中国科学院微电子研究所 微处理器功能验证设备及微处理器功能验证方法

Also Published As

Publication number Publication date
WO2022000576A1 (zh) 2022-01-06
CN111797588A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
Ghosh et al. Test generation and verification for highly sequential circuits
US11763054B2 (en) Verification of hardware design for integrated circuit implementing polynomial input variable function
CN111797588B (zh) 一种形式验证比较点匹配方法、系统、处理器及存储器
KR102448018B1 (ko) 메모리를 테스트하는 방법, 장치, 전자 기기, 저장 매체 및 프로그램
US5491639A (en) Procedure for verifying data-processing systems
JP2021081413A (ja) 人工知能チップのテスト方法、装置、機器、及び記憶媒体
US11455451B2 (en) Verifying a hardware design for a component that implements a permutation respecting function
US6567959B2 (en) Method and device for verification of VLSI designs
US11514225B2 (en) Verification platform for system on chip and verification method thereof
CN116663493A (zh) 基于约束求解器的条件约束语句求解方法、设备和介质
CN116976248A (zh) 使用冗余节点的电路设计调整
CN116483633A (zh) 一种数据增广方法及相关装置
Entrena et al. Timing optimization by an improved redundancy addition and removal technique
US20220147677A1 (en) Verification of hardware design for an integrated circuit that implements a function that is polynomial in one or more sub-functions
CN112632890B (zh) 用于数据变换组件的硬件设计的验证
US7865348B1 (en) Performance of circuit simulation with multiple combinations of input stimuli
CN117131824A (zh) 自动生成芯片设计rtl代码的方法、电子设备和介质
CN109933948B (zh) 一种形式验证方法、装置、形式验证平台及可读存储介质
Mahzoon et al. Polynomial formal verification of general tree-like circuits
CN112904187A (zh) 一种扫描链构建方法、装置、设备及存储介质
US11010520B1 (en) System and method for circuit synthesis using partial boolean quantification
CN115906731A (zh) 电路的划分方法、等价性验证方法、存储介质
CN116861829B (zh) 用于定位逻辑系统设计中错误的方法、电子设备
JP2003030270A (ja) 同期式順序回路のプロパティ検証方法および装置
Gharehbaghi et al. A new approach for constructing logic functions after ECO

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220706

Address after: 518000 Room 201, A building, 1 front Bay Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretarial Co., Ltd.)

Applicant after: Shenzhen guomicrochip Technology Co.,Ltd.

Address before: 22A, Guoshi building, 1801 Shahe West Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: GUOWEI GROUP (SHENZHEN) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant