CN1300838C - 包含黑盒的电路设计验证与错误诊断方法 - Google Patents

Abstract

本发明涉及超大规模集成电路的设计验证与错误诊断技术领域，一种有效的包含黑盒的电路设计验证与错误诊断方法。该方法首先使用并行逻辑模拟验证含黑盒的设计，然后用基于可满足性(SAT)的布尔比较增强模拟算法。包含两个核心步骤：第一步并行逻辑模拟，第二步基于可满足性的布尔比较。其主要特点：1)使用规范电路的固定型故障测试集并行模拟含黑盒的设计，模拟过程中用两位布尔值(0和1)编码每个电路信号。2)在基于可满足性的布尔比较过程中，使用全称量化的合取范式公式(CNF)表示未知约束。3)该方法不需要修改电路结构，降低了计算复杂性，可以应用到大型设计验证。4)该方法可以直接应用于提高设计错误诊断的准确性。

Description

包含黑盒的电路设计验证与错误诊断方法

技术领域

本发明涉及超大规模集成电路的设计验证与错误诊断技术领域，提出了一种有效的包含黑盒的电路设计验证与错误诊断方法。该方法结合逻辑模拟与布尔可满足性算法，用来验证包含黑盒的电路设计，其计算复杂性远比传统算法低，而且具有较强的错误检测能力，能够进一步增强设计者的信心。该方法还可以直接应用于提高错误诊断的准确性。

背景技术

随着超大规模集成电路设计功能复杂性的日益增加，基于IP(intellectual property)的设计方法越来越流行。由于知识产权的保护，来自第三方的IP模块其内部结构或功能往往是未知的。此外，在设计期间，常有某些模块功能或其内部具体实现未知。比如，一个设计的不同部分或模块可能由不同的设计者分阶段完成，相对于特定的设计者而言，在整个设计完成以前的某个阶段，某些模块的功能是未知的。为了在早期阶段保证设计的功能正确性，经常需要验证这种包含未知模块的电路，这时可以把这种未知的模块当成黑盒来处理。含黑盒的验证方法在层次化的设计验证中也经常用到，例如，我们可以首先验证规范与设计的相应子模块是功能一致的，然后把已经验证过的模块设置为黑盒，再来验证顶层模块的功能正确性，从而提高验证工具的效率和处理能力。另外，这种方法可以提取出设计中的某些难验证的部分，如存储器模块，使得验证能够在有限的内存条件下顺利完成；黑盒验证方法还能提高设计错误诊断的准确性，非常有助于设计的调试。例如，如果错误诊断工具给出了关于错误区域的假设，可以将这个区域置入黑盒，若黑盒的外部被验证是功能正确的，那么这个错误区域的假设是正确的，否则说明错误不完全包含在假设的区域内。

目前验证含黑盒设计的方法主要分为两类。第一类方法使用二叉判决图(BDD)作为基本的数据结构，并依赖于符号模拟。这类方法通过把黑盒输出当成实现的原始输入，来计算实现的特征函数，从而可以关于黑盒作功能蕴涵。对于含有黑盒的设计来说，计算特征函数可以提取出尽可能多的功能，但由于使用BDD表示特征函数时，其支撑变量不仅包含原始输入，还包含原始输出。因此这类方法的空间复杂性很高，有可能导致内存爆炸，故不适于验证较大的电路。第二类方法是通过解决含有未知约束的布尔可满足性问题，并需要修改电路结构。这类方法使用两位的0，1，X编码来表示受未知约束影响的电路结点，导致电路信号的复制，使得SAT公式规模容易变大。因此时间复杂度较高，但能够处理较大的电路。

本发明提出了一种结合逻辑模拟和SAT的黑盒验证方法，不需要修改电路结构，也不会导致电路信号的复制。该方法主要吸收了以下文献的思想：

“Testing，Verification，and Diagnosis in the Presence ofUnknowns，”A.Jain，V.Boppana，R.Mukherjee，J.Jain，M.Fujita，andM.Hsiao，In proceedings of 18^th VLSI Test Symposium，pp.263～269，2000.

“Verification of Designs Containing Black Boxes，”WolfgangGunther，Nicole Drechsler，Rolf Drechsler and Bernd Becker，Inproceedings of IEE EUROMICRO Conference，100～105，2000.

“Modeling the Unknown！Towards Model-Independent Fault andError Diagnosis，”V.Boppana and M.Fuj ita，In Proceedings ofInternational Test Conference，pp.1094-1101，1998.

由于BDD算法内在的局限性，不适于验证大规模的设计。本发明提出的方法是基于逻辑模拟与SAT相结合的算法，首先使用固定型故障的测试向量进行含X值的逻辑模拟，检测到尽可能多的错误，然后使用基于SAT布尔比较验证含黑盒设计的功能正确性。与传统的两类方法相比，该方法节省了大量的内存开销，而且提高了运算速度，实验表明，对于大多数国际通行的基准电路，该方法比前述的两类方法快1到2个数量级。此外，该方法还可以直接应用于提高设计错误诊断的准确性，而且实现简单。随着集成电路设计功能复杂性的增加，基于IP的设计方法与层次化验证方法日益流行，在设计早期进行错误诊断能够极大节省成本。因此本发明提出的方法具有广阔的应用前景。

发明内容

针对上述传统算法计算复杂，错误检测能力差，需要修改电路结构，浪费计算资源的问题，本发明提出了一种包含黑盒的电路设计验证与错误诊断方法，以简化算法计算的复杂性，提高算法性能和错误检测能力，节约计算资源。

本发明提供方法的前提是已知规范与实现电路的原始输入及原始输出之间分别存在一一对应关系。该方法首先用规范电路的固定型故障测试向量集对含黑盒的实现电路作并行模拟，以检测尽可能多的设计错误。然后使用基于可满足性的算法对规范和实现作含未知约束的布尔比较(Boolean comparison)。具体内容包括：

一种包含黑盒的电路设计的验证方法，该方法包括：

A、使用规范电路的固定型故障测试集，并行模拟规范电路与实现电路，比较规范电路与实现电路的响应，如果证明实现电路存在错误，则结束；否则，继续并行模拟其余的向量，直至检测到实现电路存在设计错误或已经模拟所有的测试向量，结束；如果所有的测试向量都被模拟完了，仍未能找到实现电路中的设计错误，则执行步骤B；

B、使用基于可满足性的算法SAT对规范电路和实现电路作含未知约束的布尔比较，进一步增强错误检测能力，提高设计错误诊断的准确性。

所述步骤A具体包括：

步骤S1：设置所有黑盒输出为X值；

步骤S2：使用规范电路的固定型故障测试集，并行模拟规范电路与含黑盒的实现电路，当测试激励多于32个时，每次模拟32个向量，每模拟一次后，进入步骤S3；

步骤S3：比较规范与实现的响应是否分别为0与1，或者是否分别为1与0，如果是，则在实现电路的黑盒外部有设计错误，结束；否则，返回步骤S2，继续模拟其它向量，直至发现设计错误或所有向量都被模拟完毕，结束；如果所有的测试向量都被模拟完了，仍未能找到实现电路中的设计错误，则执行步骤B。

步骤B中所述使用基于可满足性的算法SAT对规范电路和实现电路作含未知约束的布尔比较具体包括：

步骤S10：把黑盒的所有输出当成设计的新原始输入，构造布尔比较所需的合取范式CNF公式；

步骤S20：使用全称量化的方法来表示未知约束，即将所有表示新原始输入的变量从CNF公式中直接删除；

步骤S30：使用SAT程序解决上述CNF公式，如果公式有解，说明黑盒外部有错。

该方法在检测到错误之后进一步包括：将检测到错误的区域从候选区域列表中删除。

从上述技术方案可以看出，本发明具有以下优点：

1、本发明提出的方法是基于逻辑模拟与可满足性相结合的方法，不需要修改电路结构，节省了计算资源，显著提高了算法性能。本发明还给出了应用该方法来提高设计错误诊断准确性的详细方案。

2、本发明提出的方法首先使用并行逻辑模拟验证含黑盒的设计，然后用基于可满足性(SAT)的布尔比较(Boolean comparison)增强模拟算法。包含两个核心步骤：第一步并行逻辑模拟，第二步基于可满足性的布尔比较。其主要特点在于：1)使用规范电路的固定型故障测试集并行模拟含黑盒的设计，模拟过程中用两位布尔值编码(0和1)每个电路信号。2)在基于可满足性的布尔比较过程中，使用全称量化的合取范式公式(CNF)表示未知约束。3)该方法不需要修改电路结构，降低了计算复杂性，可以应用到大型设计验证。4)该方法可以直接应用于提高设计错误诊断的准确性。

3、本发明提出了一种包含黑盒的电路设计验证方法，并给出了应用该方法提高设计错误诊断准确性的具体方案。该方法首先使用规范电路的固定型故障测试集作逻辑模拟，以发现尽可能多的设计错误。如果模拟方法没有能够发现设计错误，再进一步使用基于可满足性的布尔比较验证含黑盒设计的功能正确性。由于该方法不需要构造BDD，而且不需要电路结构的修改，因此极大地节省了计算资源，对许多基准电路的实验表明，该方法比传统的含黑盒设计验证方法快1至2个数量级。目前，基于IP的设计方法日益流行，含黑盒的验证方法在层次化验证方法学中经常用到，而在设计的早期阶段进行设计错误诊断和调试能够节省更多成本。本发明提出的方法实现简单，可以很方便地集成到电子设计自动化工具中。

附图说明

图1是使用含X值的逻辑模拟验证含黑盒设计的示意图。

图2描述了本发明提出的结合逻辑模拟与布尔比较的验证方法的总体流程图。

图3描述了使用并行模拟方法验证含黑盒设计的流程图。

图4描述了使用基于SAT的布尔比较方法验证含黑盒设计的流程图。

图5给出了验证两个电路(规范与实现)功能等价性的miter结构模型图。

图6给出了一个实例阐明使用模拟方法检测含黑盒设计中错误。

图7阐明了如何使用基于可满足性的布尔比较来验证含黑盒的设计图。

图8描述了使用本发明提出的方法提高设计错误诊断准确性的流程图。

附图中，各标号表示的元素分别如下：

1：任意给定的设计规范电路。

2：与规范相对应的含有黑盒的实现电路。

3：实现电路中的一个黑盒。

4：单输出的设计规范。

5：异或门。

6：单输出的含黑盒的实现电路。

7：黑盒。

8：与非门。

9：或门。

10：黑盒。

具体实施方式

为了阐明我们的方法，先介绍一些基本概念。可满足性问题(SAT)是指找到一个变量赋值使得给定的布尔函数是可满足的，或证明这样的赋值不存在。为了解决方便，SAT问题常常用合取范式(CNF)公式。一个CNF公式是由一些子句组成的集合，集合中的每个子句是由一些变量或它们的否定(称为文字)构成的析取。逻辑电路的CNF公式是每个门的CNF公式构成的集合，每个门的CNF公式很容易推导出来。如一个与门a＝bc，可以表示为(b+a)(c+a)(b+c+a)，它包含三个子句。黑盒是指电路中的某个功能模块，其内部实现或功能未知。验证含黑盒的设计指的是验证设计中黑盒外部的实现是否功能正确。本发明提出的方法主要思想基于下面的定理：

给定一个含黑盒的电路设计以及相应的设计规范，如果存在一个输入向量及一个原始输出，使得对于黑盒的所有可能实现，规范与实现的响应分别为0(1)和1(0)，那么设计中黑盒的外部一定存在设计错误。

为了表示黑盒所有可能的实现，可以使用X值来表示所有黑盒的输出。如果某个向量在黑盒输出置为X值的情况下，存在某个原始输出，使得规范与含黑盒的设计的响应分别为0(1)和1(0)，那么这个向量检测到设计中的黑盒外部区域的错误。图1反映了上述定理的思想，在相同的向量作用下，规范与实现的响应分别为0和1，所以实现电路的黑盒外部肯定有错误。注意，当两者响应为0(1)和X值时，并不能说明黑盒的外部一定存在错误。另外，由于X值的屏蔽，这种方法不能保证检测到所有的错误，所以本发明提出的方法是一种不完全的方法。在含X值的逻辑模拟过程中，怎样给电路信号的编码以及电路信号的逻辑运算方案是首先要解决的问题。为了表示X值，该方法使用两位(0或1)来编码每个信号。下表给出编码方案：

W	W1	W2
			01X	011	101

这里，W是电路中任意信号，W1和W2表示W的两个编码，即W＝(W1，W2)，上表给出了W分别为0，1，X时的编码。

下面的表格给出了电路信号的逻辑运算方案。其中，W1和W2表示参与运算的两个信号，它们的编码分别为W1＝(A1，A2)，W2＝(B1，B2)。这里，“&”表示逻辑与运算，“|”表示逻辑或运算。从表中可以看出，一个信号的非运算只是交换它的两位编码。

运算类型	W1	W2
			与或非	A1&B1A1|B1A2	A2|B2A2&B2A1

Wolfgang Gunther的方法，通过比较规范与设计的特征函数来验证设计的功能正确性，其计算复杂性很高，很容易引起内存爆炸，因此不能应用于大型设计的层次化验证。A.Jain的方法虽然是基于SAT的方法，减少了内存需求，但需要电路结构的修改，同时还要使用两位编码来表示每个电路信号，导致SAT公式容易变大，时间复杂度高。

包含黑盒的电路设计的验证方法，可以用来提高设计错误诊断的准确性，把候选错误区域当成黑盒，验证黑盒的外部区域是否有错误，如果有错误，说明该区域可以从候选区域列表中删除。对每个候选区域重复应用上述步骤，尽可能多地消除假的候选区域，使得错误定位更准确、更容易。

一种包含黑盒的电路设计的验证方法，分四个步骤进行，第一步是并行逻辑模拟；第二步是比较规范电路与实现电路的响应，若不能证明实现电路有错，则进入第三步；第三步是基于可满足性的布尔比较；第四步是检查第三步的布尔比较是否有解，若有解，说明实现电路有错。此外该方法可用来提高设计错误诊断的准确性。

本发明提出的方法处理的电路格式是门级网表。该方法分为两阶段完成含黑盒的设计验证，前一阶段使用含X值的并行逻辑模拟，如果逻辑模拟发现了设计错误，那么算法结束。否则进入第二阶段，即使用基于SAT的含X值的布尔比较。图2给出了这种结合逻辑模拟与布尔比较的验证方法的总体流程图，下面详细说明该方法的实施方案。

下面以一个简单例子来说明我们的算法。图6给出了应用模拟方法验证含黑盒的电路设计的示意图，假设在实现电路中，与非门e位于黑盒中，而黑盒外部的与非门d则被换成了或门d′。在向量(000)的作用下，虽然黑盒输出置为X值，但规范与实现的输出分别为0和1，即无论黑盒输出为什么值，规范与实现的响应都是0和1。所以实现电路中的门置换错误被检测到了。当然这里只是用一个向量模拟得到的结果，如果是并行模拟多个向量，并且电路中有多个输出；那么需要用两个32位的机器字来存储各电路信号的响应，分别表示响应的第一位与第二位，然后针对各个原始输出比较它们的响应字。如果发现某对相应的原始输出的响应分别是0(1)与1(0)，那么说明检测到了设计错误，模拟过程结束。否则，继续模拟其余向量，直到检测到设计错误或已经模拟所有的测试向量。

接下来，再来看如何使用可满足性算法验证含黑盒的设计。对于图6的例子，将规范与实现的对应原始输出d和d′联接到一个异或门res，建立miter模型，如图7所示。然后把黑盒输出当作实现电路的一个新原始输入z，构造miter模型的CNF公式：

φ＝(a+d)(b+d)(a+b+d)(b+e)(c+e)(b+c+e)(d+g)(e+g)(d+e+g)

(a+d′)(b+d′)(a+b+d′)(d′+g′)(z+g′)(d′+z+g′)

(g+g′+res)(g+g′+res)(g+g′+res)(g+g′+res)res

上式中，第一行表示与非门d，e，g的CNF公式，第二行表示或门d′和与非门g′的CNF公式，第三行则表示异或门res的CNF公式。最后的单子句res用来检测miter输出固定为0故障的测试。为了反映出黑盒所有可能的实现，需要把黑盒输出置为X值，在CNF公式中只须把表示黑盒输出的文字删除即可。这样就得到下面的CNF公式：

φ1＝(a+d)(b+d)(a+b+d)(b+e)(c+e)(b+c+e)(d+g)(e+g)(d+e+g)

(a+d′)(b+d′)(a+b+d′)(d′+g′)g′(d′+g′)

(g+g′+res)(g+g′+res)(g+g′+res)(g+g′+res)res

现在很容易求得上述公式的一个解为{a＝0，b＝0，c＝0}，从而说明实现电路中存在错误。

下面，我们再介绍如何应用本发明提出的方法来提高错误诊断的准确性。通常在进行设计错误诊断时，诊断工具会给出电路中一些候选的错误区域。然后需要根据规范，对这些区域作进一步筛选，确定最有可能发生错误的区域，消除尽可能多的假候选区域，以便更准确地定位错误。应用本发明提出的方法的前提是，给定一定数量的错误候选区域，设计错误一定完全位于其中至少一个区域之内。判断任意一个候选区域是否为假的流程如图8所示。

图1中，因为规范电路(1)的功能与具体实现都是完全知道的，所以使用布尔向量模拟时，其输出响应为确定的布尔值，即0或1。但模拟含黑盒(3)的实现电路(2)时，因为要将黑盒(3)输出置为X值，所以其输出响应可能会出现X值。

图2中，S100、S200、S300及S400分别表示验证方法的四个主要步骤，即并行逻辑模拟阶段、比较规范与实现的输出响应阶段、基于SAT的布尔比较阶段以及检查布尔比较结果阶段。

S100：使用规范电路的固定型故障测试集，同时并行模拟规范与实现电路。图3给出了这种并行模拟方法的实现流程。在模拟含

黑盒的实现电路时，要设置所有的黑盒输出为X值。

S200：比较规范与实现的响应。如果给定的测试集多于32个向量，那么每次并行模拟32个向量，并比较规范与实现的响应，如果证明实现电路存在错误，那么结束模拟过程及整个算法。反之回到上一步，继续并行模拟其余的向量，直到检测到设计错误或已经模拟所有的测试向量。如果所有的向量都被使用完了，仍未能找到实

现中的设计错误，那么算法进入第S300步。

S300：基于SAT的含未知约束的布尔比较。图4给出了这种布尔比较方法的实现流程。这时，需要把规范和实现中每对相应原始输出联接到一个异或门，如果是多个输出的电路，还需把这些异或门联接到一个或门，我们称这种结构模型为miter，如图5所示(单输出的电路)。然后把所有黑盒输出当成实现电路的新原始输入，并构造miter的CNF公式。为了反映出黑盒的所有可能实现，需要设置这些黑盒输出为X值，这只需将CNF公式中所有表示新原始输入的变量及其否定删除即可。然后使用SAT程序求解最后所得的CNF公式。

S400：如果最后得到的CNF公式是可满足的，即存在一个解(向量)，使得无论黑盒如何实现，规范与实现的响应分别为0(1)和1(0)，那么说明黑盒外部有错误。

图3中，S1、S2、S3分别对应于权利要求书中所描述的并行逻辑模拟方法的三个步骤。

第一步使用并行逻辑模拟，其具体步骤如下：

步骤S1：设置所有黑盒输出为X值；

步骤S2：使用规范电路的固定型故障测试集，同时并行模拟规范与含黑盒的实现电路，当测试激励多于32个时，每次模拟32个向量，每模拟一次后，进入步骤S3；

步骤S3：比较规范与实现的响应是否分别为0(1)与1(0)，如果是，则在实现电路的黑盒外部有设计错误，否则，继续模拟其它向量(即返回第S2步)，直到发现设计错误或所有向量都被模拟完毕。

图4中，S10、S20、S30分别对应于权利要求书中所描述的基于SAT的布尔比较方法的三个步骤。

第二步使用基于可满足性的布尔比较，其主要步骤如下：

步骤S10：把黑盒的所有输出当成设计的新原始输入，构造布尔比较所需的CNF公式；

步骤S20：使用全称量化的方法来表示未知约束，即将所有表示新原始输入的变量从CNF公式中直接删除；

步骤S30：使用SAT程序解决上述CNF公式，如果公式有解，说明黑盒外部有错。

图5中，为了验证两个对应的输出函数F和G等价，只需要将F和G联接到一个异或门，然后证明这个异或门(5)输出的固定为0故障是不可测的。值得注意的是，在使用可满足性算法验证时，并不需要实现这种物理上的联接，而只是构造相应的CNF公式。

图6中，本例只是说明如何通过测试激励进行模拟，比较规范与实现的响应来发现错误，而没有涉及到并行模拟的具体实现细节。

图7中，在使用基于SAT的布尔比较以前，先要建立miter模型。这时要把规范与实现中相对应的每对原始输出联接到一个异或门(5)，如果是多输出的电路，还要将每一个异或门再联接到一个或门。然后验证miter结构的输出固定为0故障是否是可测的，若是可测的，则说明存在一个向量，使得无论黑盒是怎样实现的，规范与实现的响应分别是1(0)与0(1)。从而知道设计中黑盒的外部有错误。

图8中，S1000、S2000、S3000及S4000分别表示使用本发明提出的验证方法提高设计错误诊断准确性的四个主要步骤，具体描述如下：

S1000：任选实现电路中的一个候选区域，将它设置为黑盒；

S2000：设置黑盒的所有输出为X值，使用规范电路的固定型故障测试集，同时并行逻辑模拟规范电路与实现电路，如果能够证明

黑盒外部有错，那么转到第S4000步，否是转到第S3000步；

S3000：使用基于SAT的布尔比较方法，如果验证黑盒外部存在设计错误，那么转到第S4000步，否则，认为这个候选区域是真正的候选区域；

S4000：这个候选区域是假的，从候选区域列表中删除该候选区域。

Claims (4)

1、一种包含黑盒的电路设计的验证方法，其特征在于，该方法包括：

A、使用规范电路的固定型故障测试集，并行模拟规范电路与实现电路，比较规范电路与实现电路的响应，如果证明实现电路存在错误，则结束；否则，继续并行模拟其余的向量，直至检测到实现电路存在设计错误或已经模拟所有的测试向量，结束；如果所有的测试向量都被模拟完了，仍未能找到实现电路中的设计错误，则执行步骤B；

B、使用基于可满足性的算法对规范电路和实现电路作含未知约束的布尔比较，进一步增强错误检测能力，提高设计错误诊断的准确性。

2、根据权利要求1所述的包含黑盒的电路设计的验证方法，其特征在于，所述步骤A具体包括：

步骤S1：设置所有黑盒输出为X值；

步骤S2：使用规范电路的固定型故障测试集，并行模拟规范电路与含黑盒的实现电路，当测试激励多于32个时，每次模拟32个向量，每模拟一次后，进入步骤S3；

步骤S3：比较规范与实现的响应是否分别为0与1，或者是否分别为1与0，如果是，则在实现电路的黑盒外部有设计错误，结束；否则，返回步骤S2，继续模拟其它向量，直至发现设计错误或所有向量都被模拟完毕，结束；如果所有的测试向量都被模拟完了，仍未能找到实现电路中的设计错误，则执行步骤B。

3、根据权利要求1所述的包含黑盒的电路设计的验证方法，其特征在于，步骤B中所述使用基于可满足性的算法对规范电路和实现电路作含未知约束的布尔比较具体包括：

步骤S10：把黑盒的所有输出当成设计的新原始输入，构造布尔比较所需的合取范式公式；

步骤S20：使用全称量化的方法来表示未知约束，即将所有表示新原始输入的变量从合取范式公式中直接删除；

步骤S30：使用可满足性的算法程序解决上述合取范式公式，如果公式有解，说明黑盒外部有错。

4、根据权利要求1所述的包含黑盒的电路设计的验证方法，其特征在于，该方法在检测到错误之后进一步包括：

将检测到错误的区域从候选区域列表中删除。

Images