CN1395295A - 半导体器件的生产方法及其使用的浆体 - Google Patents

半导体器件的生产方法及其使用的浆体 Download PDF

Info

Publication number
CN1395295A
CN1395295A CN02140212A CN02140212A CN1395295A CN 1395295 A CN1395295 A CN 1395295A CN 02140212 A CN02140212 A CN 02140212A CN 02140212 A CN02140212 A CN 02140212A CN 1395295 A CN1395295 A CN 1395295A
Authority
CN
China
Prior art keywords
slurry
film
polishing
silicon substrate
bury
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02140212A
Other languages
English (en)
Other versions
CN1276475C (zh
Inventor
胜村宣仁
胜村义辉
佐藤秀己
内田宪宏
金井史幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1395295A publication Critical patent/CN1395295A/zh
Application granted granted Critical
Publication of CN1276475C publication Critical patent/CN1276475C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

使用一种在基板材料(特别地，二氧化硅)上的抛光速率，与在内埋膜材料(特别地，钨)上的抛光速率和在阻挡膜材料(特别地，二氧化钛)上的抛光速率彼此基本相等的浆体，同时抛光内埋膜和阻挡膜。这可以高抛光速率实现无任何台阶或多个台阶的内埋结构。

Description

半导体器件的生产方法及其使用的浆体
发明领域
本发明涉及特别适合于抛光有薄膜的硅基板的浆体(抛光介质)，还涉及使用这种浆体的半导体生产方法。
技术背景
当半导体器件集成变得更高时，通过形成多层布线或在储存超大集成电路中将电容单元制成三维，使器件结构制成三维的。但是，通过形成多层使其成为三维可由此得到有台阶的器件表面(在表面高度不同)。这种台阶可能导致布线图案的破坏，或平版印刷过程中景深余量缩短。为了防止这一点，多层薄膜的平面化技术是不可缺少的。为了进行毫米级范围的平面化，通常采用化学-机械抛光(缩写为“CMP”)。在浅沟隔离、金属扦头和金属线成形(金属镶嵌)中也使用化学-机械抛光，在二氧化硅薄膜、钨、多晶硅、铜等上进行过这种研究。
但是，采用这种化学-机械抛光时，在抛光时出现的任何表面凹陷和由腐蚀引起的任何台阶都可能额外地成为一个问题。顺便提及，表面凹陷是一种现象，即例如在绝缘膜中形成金属内埋布线时，由于对超过绝缘膜的过量金属抛光，产生了像盘的凹陷。腐蚀是一种现象，即在布线接近的地方，由于对与没有任何布线的部分相比过量的布线和绝缘膜抛光，产生了台阶。采用化学-机械抛光时，必需不让这些现象出现。
因此，在基板中形成内埋图案时，通常是在基板与内埋图案之间提供阻挡层，再利用不同的浆体，通过两级抛光，抛光内埋材料和阻挡材料，因此可以避免引起这种表面台阶的现象。
更具体地，在基板中形成槽，再在其表面按照顺序形成由阻挡材料组成的阻挡膜和由内埋膜材料组成的内埋膜，接着利用不同的浆体进行两-级抛光，得到埋入槽中的内埋图案，同时保持不出现表面凹陷和腐蚀。
在这种方法中，在第一级抛光时使用在内埋膜材料上的抛光速率比在阻挡材料上的抛光速率高得多的浆体，以便在阻挡膜表面除槽之外的部分除去内埋膜。然后，在第二级抛光时使用在阻挡材料上的抛光速率比在基板材料上的抛光速率高得多的浆体，以便从阻挡模上除槽之外的部分除去阻挡膜。作为这样抛光的方法，例如下述技术(a)-(c)是已知的。
(a)日本专利申请公开号10-163142公开了在钨(W)/二氧化硅(SiO2)膜的化学-机械抛光中，使用W/SiO2抛光-速率比(选择比)≥6以及在钨上有高抛光速率的抛光组合物，可以使表面凹陷出现得很少。
(b)日本专利申请公开号10-214834公开了一种抛光方法，其中在基板上按照下述顺序形成二氧化硅膜、钛(Ti)膜、氮化钛(TiN)膜和钨膜，此后采用化学-机械抛光法生成钨接触孔图案。在这种方法中，使用W＞Ti的抛光-速率选择比(优选地W/Ti＞2)和W/SiO2≥3的浆体进行第一次抛光，直到钛膜没有被覆盖，然后使用Ti＞SiO2的抛光-速率选择比和0.5≤W/SiO2≤3的浆体进行第二次抛光，以保持不出现腐蚀。
(c)日本专利申请公开号2001-44156公开了一种抛光方法，其中以下述顺序在基板上生成二氧化硅膜、氮化钽(TaN)膜和铜(Cu)膜，再采用化学-机械抛光形成布线图案等，第一次抛光是抛光Cu和TaN，直到二氧化硅膜没有被覆盖，此后使用SiO2/Cu的抛光-速率选择比＝0.2-5的浆体进行第二次抛光，以保持不出现腐蚀。
采用上述方法(a)在硅基板中形成内埋布线时，抛光速率的选择比是如此之大，以致SiO2膜未被覆盖时可以很容易检测抛光终点。因此，根据这种方法，不太可能出现过度抛光，因此，如报导的那样，不怎么出现表面凹陷。但是，事实上，在布线部分的钨稍微被抛光掉，于是相应地引起表面凹陷。这种轻微的表面凹陷不可能在现在产生水平问题，但认为在将来会产生问题，这可能促使精细布线图案的发展。另外，在没有任何钨图案的部位，SiO2几乎未被抛光时，在钨图案接近的区域中的布线部分处的钨被抛光，同时SiO2也被抛光，尽管轻微，但不可避免地还会引起腐蚀。也存在这样一个问题。
在方法(b)中，第二次抛光的选择比设定在0.5≤W/SiO2≤3。但是，该发明人进行的实验出现一种情况，其中事实上使用W/SiO2抛光-速率比为约0.5或3的浆体进行抛光时，出现了表面凹陷和腐蚀。
还如日本专利申请公开号10-214834中公开的，在第二次抛光时使用以二氧化硅微粒作为磨料颗粒及以氢氧化铵或氢氧化钾作为pH调节剂的浆体。这种浆体是抛光绝缘薄膜通常使用的浆体，并指出“钨几乎未被抛光”(第8页，第30行)。但是，事实上，使用这样一种碱性浆体会稍微侵蚀钨。因此，特别在钨的细布线或插头上进行CMP时，该浆体可能通过生成钨薄膜时形成的接缝，在布线或插头处造成侵蚀，因此可能产生键孔，从而导致布线阻抗增加。可能出现这样一个问题。
另外，使用这种浆体，钨几乎不被抛光，可能出现反向表面凹陷(钨插头或布线突出绝缘薄膜的状态)，于是产生附加的台阶。此外，在第一次抛光时留下任何钨薄膜时，留下的这部分钨在第二次抛光时未被抛光，于是提供短路。另外，这种浆体可以分别实现“钛薄膜和氧化物薄膜的平均抛光速率是100纳米/分”(第8页，第29行)和“在上层导电薄膜(W)的抛光速率是在绝缘薄膜上的抛光速率的三倍或三倍以下的抛光-速率选择比”(第10页，第34行)。但是，这两者同时实现是不可能的，因为使用钨几乎不被抛光的这种浆体。此外，没有使用任何氧化剂来抛光钛和钨，因此，在精细图案中，任何作为抛光残留物留下的钛和钨可能又粘附，从而不可避免地引起短路。
在这种方法中，在第一次抛光后还必需充分地清洁晶片，因为第一次抛光使用的浆体是酸性的，而第二次抛光使用的浆体是碱性的。如果清洁不充分，浆体可能在第二次抛光中被污染，从而造成其中含有的化学组分的作用发生变化，同时第一种浆体中使用的磨料颗粒氧化铝在碱性条件下可能聚结，从而损坏抛光。
按照上述方法(c)，第二次抛光的SiO2/W选择比设定在0.2-5。但是，该发明人所进行的实验出现这种情况，其中使用SiO2/Cu抛光-速率比为约0.2-5的浆体进行形成钨布线的金属镶嵌时，出现了表面凹陷和腐蚀。另外，在这种方法中，使用含有氧化铝磨料颗粒的浆体作为抛光铜的浆体，使用含有二氧化硅磨料颗粒的浆体作为抛光SiO2的浆体。但是，一般地，在酸性条件下，氧化铝带正电荷，另一方面，二氧化硅带负电荷。因此，它们混合时，氧化铝和二氧化硅相互吸引聚结，从而损坏抛光。
发明概述
因此，本发明的目的是提供一种浆体，以及化学-机械抛光的方法，该方法可以高抛光速率实现无任何台阶或多个台阶的埋入结构，还提供一种利用该方法生产布线-基板工艺。
为了达到上述目的，本发明提供一种生产半导体器件的方法，其中在有槽的硅基板表面上提供阻挡膜和内埋膜，该槽内壁和底部覆盖阻挡膜，该槽内填充内埋膜，阻挡膜和内埋膜用含有氧化剂和10-28重量％磨料颗粒的第三种酸性浆体进行抛光。
通常通过在硅基板上形成抗蚀图获得半导体等的图案，在硅基板上形成绝缘膜，蚀刻硅基板，除去该抗蚀图，形成导电体膜，以及采用CMP除去除规定图案外的这部分导电膜。但是，对于L/S＝150/150(纳米)精细图案，不可能采用直接光刻法进行任何的制作布线图案，因为分辨率不够。
因此，作为一个它的实例，本发明提供一种生产半导体器件的方法，该方法包括下述步骤：
(1)成槽步骤，例如采用光刻法在硅基板上形成抗蚀图，再蚀刻硅基板，例如采用脱模除去该抗蚀图，以便在硅基板的表面上形成槽；
(2)生成绝缘膜的步骤，例如采用CVD(化学汽相沉积)在已形成槽的基板上以这样的方式生成绝缘膜，以致槽的内壁和底部被绝缘膜覆盖；
(3)生成阻挡膜的步骤，以这样的方式在基板表面上生成阻挡膜，以致槽的内壁和底部被阻挡膜覆盖；
(4)生成内埋膜的步骤，以这样的方式生成内埋膜，即以其填充槽内部，覆盖内埋膜表面；以及
(5)抛光步骤，使用含有氧化剂和10-28重量％磨料颗粒的第三种酸性浆体对硅基板表面上的阻挡膜和内埋膜进行化学-机械抛光。
将能够抛光硅基板或氧化物膜的第一种浆体与能够抛光阻挡膜和内埋膜的第二种浆体混合制备一种浆体，可得到上述第三种浆体。因此，本发明的半导体器件生产方法还可以包括将能够抛光硅基板或氧化物膜的第一种浆体与能够抛光阻挡膜和内埋膜的第二种浆体混合制备第三种浆体的浆体制备步骤。
附图简述
通过下面结合附图的描述，本发明的这些和其他的特征，目的以及优点将变得更加显而易见，其附图：
图1说明通常的抛光方法。
图2说明本发明抛光方法的实施例。
图3A-3G说明这些实施例中的生产步骤。
图4是显示待抛光膜的抛光速率与浆体混合比例之间关系的图。
图5说明实施例10中混合浆体的方法。
图6说明实施例17中形成的内埋布线截面形状的SEM图像。
图7说明对比实施例中形成的内埋布线截面形状的SEM图像。
图8是用于说明本发明半导体器件的示意性截面视图。
优选实施方案的描述
在本发明中，使用第三种浆体，它是将能够抛光硅基板或氧化物膜的第一种浆体与能够抛光阻挡膜和内埋膜的第二种浆体混合所制备的。
这里，“能够抛光”是指钨膜和二氧化硅膜在抛光压力14千帕(约2磅/英寸2)和90转/分或更高的压板旋转数条件下抛光速率为50纳米/分或50纳米/分以上。
第一种和第二种浆体的混合方法没有任何特别的限制。例如，两种浆体可以在溶液中混合，或可以在管道中混合，通过该管道将第三种浆体加到抛光表面，或可以在抛光垫上混合。对待混合的浆体也没有任何特别的限制，可以使用通常广泛采用的任何抛光钨膜的浆体和抛光SiO2膜的浆体。还可以适当确定它们的混合比。它们的混合比优选地是使钨膜和基板(SiO2膜)的抛光速率基本相等(优选地W/SiO2抛光-速率(选择)比＝0.55-1.8)。
在将抛光硅基板或氧化物膜的第一种浆体与抛光阻挡膜和内埋膜的第二种浆体混合制备第三种浆体的情况下，还可以加入氧化剂。这种氧化剂也没有任何特别的限制，只要它具有可以氧化内埋膜(优选地钨膜)的氧化还原电位。不含有任何金属杂质的H2O2是优选的。本发明使用的第一种浆体是酸性pH，特别优选地是pH为4或4以下，在这个pH钨不会溶解。
本发明的生产半导体器件方法特别适合于这样一种情况，其中硅基板在其表面上有二氧化硅绝缘膜，生成氮化钛阻挡膜和生成钨内埋膜。
作为本发明生产半导体器件方法的优选浆体，本发明还提供在基板材料(特别地，二氧化硅)上的抛光速率与在内埋膜材料(特别地，钨)上的抛光速率之比为0.55∶1至1.8∶1的浆体。本发明的这种浆体在阻挡膜材料(特别地，二氧化钛)上的抛光速率与在内埋膜材料(特别地，钨)上的抛光速率之比优选地是0.55∶1至1.8∶1。
本发明还提供一种化学-机械抛光的浆体，该浆体用于抛光在硅基板表面上的阻挡膜和内埋膜，而硅基板表面有槽，槽内壁和槽底部覆盖有阻挡膜，而槽内充填内埋膜；该浆体是酸性的，含有氧化剂和10-28重量％磨料颗粒。
在本发明的浆体中，氧化剂优选地可以是过氧化氢，磨料颗粒优选地可以是胶体二氧化硅。过氧化氢的浓度优选地是0.5-5重量％。另外，正如前面所指出的，在基板材料(特别地，二氧化硅)上的抛光速率、在内埋膜材料(特别地，钨)上的抛光速率、和阻挡膜材料(特别地，二氧化钛)上的抛光速率优选地彼此基本相等(即抛光速率的差在30％以内)。特别地，本发明优选的是在基板材料(特别地，二氧化硅)上的抛光速率与在内埋膜材料(特别地，钨)上的抛光速率彼此基本相等。
本发明的浆体优选地还可以含有磨料颗粒，其磨料量为10-28重量％，更优选地为15-23重量％。含有15-19重量％磨料颗粒的浆体是特别优选的，因为在通常抛光条件下几乎可以防止表面凹陷和腐蚀。另外，作为抛光条件，抛光压力14-35千帕(约2-5磅/英寸2)和压板旋转数93-124转/分是本发明优选的。
图1说明了通常的情况，其中只是抛光内埋-布线材料(W)5。正如由图1所看到的，内埋布线6的每个槽3的截面形状不是矩形的，这里有一种可能性是采用例如CVD在制作布线图案的绝缘膜上形成绝缘膜时，图案中布线6彼此靠近而发生短路。但是，在本发明生产半导体器件方法中，如图2所表明的，导体5和绝缘膜2可以一起被抛光，因此可以保证有防止这样一种短路的余地。
在通常的方法中，在进行金属镶嵌时，可能造成附加表面台阶的表面凹陷和腐蚀通常严重地成为一个问题。但是，根据本发明，这些可能不怎么会出现。
关于本发明的生产半导体器件方法，下面参照附图更详细地描述特别地在硅基板上形成由钨组成的内埋布线的生产步骤。
实施例1
(1)形成布线的槽
首先，使用TEOS(四乙氧基硅烷)作为材料，采用CVD在硅基板1表面上形成厚度约1微米的二氧化硅膜(SiO2膜)2(图3A)。其次，采用光刻法，使用光敏树脂组合物在其上涂布二氧化硅膜2，它然后干燥生成抗蚀图，接着采用反应性离子蚀刻形成通常的布线槽3，其每个槽宽约400纳米，深约300纳米，然后再除去抗蚀图(图3B)。在其上采用CVD形成厚度150纳米的二氧化硅膜(图3C)，接着进行各向异性蚀刻，形成通常的布线槽，其每个槽宽约100纳米，深约260纳米(图3D)。
(2)形成阻挡膜和内埋膜：
接着，采用CVD，在二氧化硅膜2表面上，其中包括槽3的内壁和底部，采用CVD形成由氮化钛(TiN)组成的约10纳米的阻挡膜4(图3E)。在这个阻挡膜4的整个表面上，采用CVD再沉积钨(W)膜(内埋膜)5，直到填充满布线槽3内部，从二氧化硅膜2的成槽平面的主表面延伸的层厚达到600纳米(图3F)。
(3)制备浆体：
在这个实施例中，第一种浆体，即抛光绝缘膜的浆体(Klebosol，酸性的，由Clariant Co.获得；胶体二氧化硅；平均微粒直径：50纳米)和第二种浆体，即抛光钨的浆体(SEMI-SPERSE W2000，由CabotCorp.获得)以混合比50∶50的比例混合，再在容器中，在生成的混合浆体中混入30％过氧化氢水溶液，以便达到以浆体总重量计的过氧化氢浓度为2％，从而得到用作第三种浆体的混合物。
在第一种浆体(下面称之“抛光绝缘膜的浆体”或“抛光SiO2膜的浆体”)和第二种浆体(下面称之“抛光钨的浆体”)的混合浆体中，在钨和SiO2上的抛光速率按照混合比列于图4中。在这个实施例中，混合比设定在50∶50，以便W/SiO2抛光速率(选择)比基本上是1。在所得到的第三种浆体的选择比是W膜/SiO2膜＝1.1。
(4)抛光：
在上述步骤(2)所得到的有埋入布线的基板表面(图3F)，用上述步骤(3)得到的浆体使用抛光机在下述条件下进行化学-机械抛光。
-抛光条件：
抛光机：自制抛光机。
抛光垫板：IC1400，由Rodel Co.获得。
浆体加料速度：200毫升/分。
抛光压力：27.5千帕。
压板旋转数：93转/分。
抛光时间：4.5分钟。
测量了如此得到抛光表面的表面凹陷水平和最大的腐蚀水平。表面凹陷水平和腐蚀水平两者为50纳米或50纳米以下的评定为“A”，它们两者大于50纳米的评定为“B”。这些结果列于表1中。在表1中，“选择比”是(钨膜上抛光速率)/(在SiO2膜上抛光速率)的值。
这里，表面凹陷水平可由布线部分截面的SEM图像计算得到，而测量的腐蚀水平是通过测量在没有任何布线图案的部位与布线非常靠近的部位之间的高度差得到的。在这个实施例所得到的有内埋布线的基板中，表面凹陷和腐蚀两者极大降低，得到良好的结果。
因此，使用制备的第三种浆体，有可能形成埋入硅基板中的钨布线，其表面非常平坦，因此对下一生产步骤没有什么影响，它能生产具有良好特性的半导体器件。
                                              表1
  实施例   浆体混合比W/SiO2  磨料浓度重量％     抛光速率，纳米/分 表面凹陷水平，纳米  最大腐蚀水平，纳米   评价
    W     SiO2    选择比
    1     50/50     16     177     155     1.1     0     20   ○
    2     50/50     16     170     148     1.1     0     25   ○
    3     70/30     12     190     145     1.3     30     40   ○
    4     60/40     14     180     150     1.2     10     30   ○
    5     30/70     21     120     170     0.7     15(凸)     30   ○
    6     25/75     22     115     162     0.7     30(凸)     45   ○
    7     25/75     22     190     211     0.9     5(凸)     20   ○
    8     10/90     26     110     150     0.7     17(凸)     30   ○
    9     90/10     28     110     150     2.9     30(凸)     40   ○
    10     30/70     16     175     170     1.0     0     11   ○
    11     30/70     16     220     220     1.0     0     10   ○
    12     50/50     13     125     122     1.0     0     12   ○
    13     25/75     17     240     235     1.0     0     10   ○
    14     15/85     19     200     250     0.8     7(凸)     25   ○
    15     65/35     10     170     130     1.3     10     30   ○
    16     10/90     19     85     120     0.7     15(凸)     30   ○
    17     40/60     14     120     122     1.0     0     5   ○
    18     50/50     13     130     130     1.0     0     6   ○
    19     35/65     15     100     100     1.0     0     5   ○
    对比实施例     100/0     5     220     2     110     55     200   ×
实施例2
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，第一次抛光时，使用于容器中在抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)中混入30％过氧化氢溶液以达到以混合浆体总重量计为2％过氧化氢浓度而所制得的浆体作为第三种浆体，抛光钨和TiN 3.5分钟，在SiO2膜变成未被覆盖时停止抛光。接着，第二次抛光时，以与实施例1步骤(3)的同样方式，在另一个压板上进行抛光，只是抛光时间改变到0.5分钟。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，因此显示出有效的结果，还可确定本发明对于保持钨膜无抛光残留物也是有效的。
实施例3
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光SiO2膜的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：70/30)中混入30％过氧化氢溶液以达到以混合浆体总重量计为2％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到4分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1.4。
正如由表1列出的抛光结果所看到的，表面凹陷水平和腐蚀水平稍高于实施例1，但在这个实施例中也得到很好的结果。
实施例4
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光SiO2膜的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：60/40)中混入30％过氧化氢溶液以达到以混合浆体总重量计为2％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到4分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1.3。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例5
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光SiO2膜的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：30/70)中混入30％过氧化氢溶液以达到以混合浆体总重量计为2％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到5.6分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.7。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例6
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光绝缘膜(SiO2膜)的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：25/75)中混入30％过氧化氢溶液以达到以混合浆体总重量计为2％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到6分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.6。
正如由表1列出的抛光结果所表明的，表明凹陷水平和腐蚀水平稍高于实施例1，但在这个实施例中也得到很好的结果。
实施例7
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光SiO2膜的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：25/75)中混入30％过氧化氢溶液以达到以混合浆体总重量计为5％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到3.5分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.9。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例8
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光压力、抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光SiO2膜的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：10/90)中混入30％过氧化氢溶液以达到以混合浆体总重量计为5％过氧化氢浓度所制得的浆体用作第三种浆体。抛光压力改变到13.8千帕，抛光时间改变到5.6分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.7。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例9
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，以于容器中在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)和抛光绝缘膜(SiO2膜)的浆体(Klebosol，酸性的，由Clariant Co.获得)的混合浆体(混合比：2/98)中混入35％过氧化氢溶液以达到以浆体总重量计为2％过氧化氢浓度所制得的浆体用作第三种浆体。抛光时间改变到3.5分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.7。
正如由表1列出的抛光结果可以看到的，表明凹陷水平和腐蚀水平稍高于实施例1，但在这个实施例中也得到很好的结果。
实施例10
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)一起制备的混合浆体(混合比：30/70)用作第三种浆体。抛光时间改变到4分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
在这个实施例中使用的混合浆体的制备方法示于图5中。在这个实施例中，分别由抛光绝缘膜的浆体槽55和含有H2O2的抛光钨的浆体槽56通过管道53和54，以达到所指混合比的流速，将抛光绝缘膜的浆体和含有H2O2的抛光钨的浆体加到混合容器51进行混合，生成的混合浆体作为第三种浆体加到抛光机50。另外，H2O2浓度监测器57与连接混合容器51与含有H2O2的抛光钨的浆体槽56的管道54相连，因此，基于用这种H2O2浓度监测器57检测的H2O2浓度，可以反馈控制在含有H2O2的抛光钨的浆体槽56中溶液的H2O2浓度，于是该浓度总是保持在指定的浓度(在本实施例中为2％)。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例11
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例10同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是抛光压力改变到34.6千帕，抛光时间改变到3.2分钟。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例12
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光压力，抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：50/50)用作第三种浆体。抛光压力改变到13.8千帕，抛光时间改变到5.5分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例13
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变压板旋转数，抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：25/75)用作第三种浆体。压板旋转数改变到124转/分，抛光时间改变到3分钟。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例14
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例13同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：15/85)用作第三种浆体。在这个实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.8。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例15
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例13同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：65/35)用作第三种浆体。这个第三种浆体的抛光速率选择比是W膜/SiO2膜＝1.3。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例16
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例13同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：10/90)用作第三种浆体。这个第三种浆体的抛光速率选择比是W膜/SiO2膜＝0.7。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例17
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为2％所制得的浆体，和ii)抛光SiO2膜的浆体(PL4101，中性，由FujimiIncorporated获得)，以与实施例10同样方式(图5)制备的混合浆体(混合比：40/60)用作第三种浆体。抛光时间改变到5.5分钟。在该实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
图6展示了SEM(扫描电子显微镜)图像，该图像显示在这个实施例中形成的布线图案的截面。在这个SEM图像中，可观察到四根埋入绝缘膜中的宽度约100纳米的线，在绝缘膜与该布线之间未形成任何台阶。在布线附近的绝缘膜中看到微小的洞，但都非常小(10纳米或10纳米以下)，表明良好的平面度。
实施例18
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为1.5％所制得的浆体，和ii)抛光SiO2膜的浆体(中性胶体二氧化硅分散体，平均微粒直径：20纳米)的混合浆体(混合比：50/50)用作第三种浆体。抛光时间改变到5.5分钟。在该实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
实施例19
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，使用i)将H2O2加到抛光钨的浆体(SEMI-SPERSE W2000，由Cabot Corp.获得)以达到过氧化氢浓度为1％所制得的浆体，和ii)抛光SiO2膜的浆体(碱性胶体二氧化硅分散体，平均微粒直径：20纳米，再加硫酸将该浆体的pH调节到2)的混合浆体(混合比：65/35)用作第三种浆体。抛光时间改变到7分钟。在该实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝1。
抛光结果列于表1。在这个实施例中，也能大大降低表面凹陷和腐蚀，获得良好的结果。
对比实施例
以与实施例1同样方式形成槽和生成阻挡膜和内埋膜。此后，以与实施例1同样的方式进行化学-机械抛光内埋膜和阻挡膜，只是改变抛光时间和浆体。
在这个实施例中，于容器中，在抛光钨的浆体(SEMI-SPERSEW2000，由Cabot Corp.获得)中混入30％过氧化氢水溶液以达到过氧化氢浓度以混合浆体总重量计为2％所制得的浆体作为第三种浆体。在该对比实施例中使用的第三种浆体的抛光速率选择比是W膜/SiO2膜＝100/1。
如表1所表明的，在这个对比实施例中表面凹陷水平和最大腐蚀水平是非常高的。图7展示了SEM图像，该图像显示在这个对比实施例中抛光后的布线图案截面。在这个SEM图像中，观察到在四根埋入绝缘膜中的宽度约100纳米的线与绝缘膜之间形成了很大的台阶。
实施例20
图8是说明半导体器件的截面视图。在半导体器件的生产方法中，其中在基板上制造晶体管器件，在其上形成多晶硅布线和接触插头，以及重复形成钨或铜的接触插头和布线，形成钨内埋布线时应用实施例1-19。另外，也确定在形成钨接触插头中，其中以与实施例1同样方式在绝缘膜中形成孔或矩形槽，也得到与实施例1-19同样的效果。
根据本发明，在利用化学-机械抛光在基板中埋入不同类型材料的过程中，可以几乎不出现表面凹陷和腐蚀，内埋的结构无任何台阶或许多台阶。另外，根据本发明，抛光可以高速进行，本发明的方法适合于大量生产，使得有可能高产率和低成本生产布线基板和半导体器件。
尽管我们指出并描述了我们发明的几种具体实施方案，但应该理解公开的具体实施方案在不会超出本发明的范围内是能够变化和修改的。因此，我们不打算被本文指出和描述的细节所束缚，而是打算覆盖落入权利要求书范围的所有这样的变化和修改。

Claims (10)

1、一种生产半导体器件的方法，该方法包括下述步骤：
在硅基板表面上形成槽；
以这样的方式在基板表面上生成阻挡膜，以致槽的内壁和底部被阻挡膜覆盖；
以这样的方式生成内埋膜，以其填充槽的内部；以及
抛光在硅基板上的阻挡膜和内埋膜中的至少一种膜，其中
抛光步骤包括使用第三种浆体对在硅基板上的阻挡膜和内埋膜中的至少一种膜进行化学-机械抛光，该第三种浆体是将在内埋膜上抛光速率低于在硅基板上的抛光速率的第一种浆体与在内埋膜上抛光速率高于在硅基板上的抛光速率的第二种浆体混合制备得到的。
2、根据权利要求1所述的生产半导体器件的方法，其中所述的第一种浆体是含有5-30重量％磨料颗粒的并能够抛光硅基板的浆体，而所述的第二种浆体是含有0.1-10重量％氧化剂的并能够抛光阻挡膜和内埋膜的浆体。
3、根据权利要求1所述的生产半导体器件的方法，其中：
所述第三种浆体在硅基板上的抛光速率与在内埋膜上的抛光速率之比为0.55∶1至1.8∶1；以及
所述第三种浆体在内埋膜上的抛光速率高于所述第一种浆体的抛光速率，而所述第三种浆体在硅基板上的抛光速率高于所述第二种浆体的抛光速率。
4、根据权利要求1所述的生产半导体器件的方法，其中：
所述硅基板在其表面上有绝缘膜；以及
阻挡膜包含金属化合物，而内埋膜包含金属。
5、根据权利要求1所述的生产半导体器件的方法，其中所述的抛光步骤还包括所述第一种浆体和所述的第二种浆体定量混合的浆体-混合步骤。
6、根据权利要求2所述的生产半导体器件的方法，其中所述的氧化剂包括过氧化氢和高碘酸中的至少一种，而所述的磨料颗粒包括二氧化硅、氧化铝和二氧化铈中的至少一种。
7、根据权利要求1所述的生产半导体器件的方法，其中所述的第三种浆体是含有氧化剂和10-28重量％磨料颗粒的酸性浆体。
8、一种化学-机械抛光浆体，它是一种用于化学-机械抛光硅基板阻挡膜和内埋膜中至少一种膜的浆体，在硅基板表面有槽，其槽的内壁和底部覆盖阻挡膜，而槽内部，其中包括壁和底部填充内埋膜：其中
所述的浆体是含有氧化剂和10-28重量％磨料颗粒的酸性浆体。
9、根据权利要求8所述的化学-机械抛光浆体，它在硅基板上的抛光速率与在内埋膜上的抛光速率之比为0.55∶1至1.8∶1。
10、根据权利要求8所述的化学-机械抛光浆体，它在二氧化钛上的抛光速率与在钨上的抛光速率之比为0.7∶1至1.3∶1。
CNB021402124A 2001-06-29 2002-06-28 半导体器件的生产方法 Expired - Fee Related CN1276475C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001198436 2001-06-29
JP198436/2001 2001-06-29
JP198436/01 2001-06-29
JP61300/02 2002-03-07
JP61300/2002 2002-03-07
JP2002061300A JP2003086548A (ja) 2001-06-29 2002-03-07 半導体装置の製造方法及びその研磨液

Publications (2)

Publication Number Publication Date
CN1395295A true CN1395295A (zh) 2003-02-05
CN1276475C CN1276475C (zh) 2006-09-20

Family

ID=26617861

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021402124A Expired - Fee Related CN1276475C (zh) 2001-06-29 2002-06-28 半导体器件的生产方法

Country Status (5)

Country Link
US (1) US7052995B2 (zh)
JP (1) JP2003086548A (zh)
KR (1) KR100508838B1 (zh)
CN (1) CN1276475C (zh)
TW (1) TW544811B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955733A (zh) * 2009-07-14 2011-01-26 中芯国际集成电路制造(上海)有限公司 研磨液配制方法、研磨液以及金属钨的cmp方法
CN116313775A (zh) * 2023-05-12 2023-06-23 武汉楚兴技术有限公司 一种半导体结构的制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
KR20060015723A (ko) 2003-05-09 2006-02-20 산요가세이고교 가부시키가이샤 씨엠피 프로세스용 연마액 및 연마방법
JP4698144B2 (ja) 2003-07-31 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
EP1767929B1 (en) * 2005-06-07 2014-03-05 Panasonic Corporation Apparatus for measuring the electrical physiology of cells
US20090194504A1 (en) * 2006-05-16 2009-08-06 Showa Denko K.K. Method for producing abrasive composition
JP2007317682A (ja) * 2006-05-23 2007-12-06 Renesas Technology Corp 半導体装置の製造方法
US20080220610A1 (en) * 2006-06-29 2008-09-11 Cabot Microelectronics Corporation Silicon oxide polishing method utilizing colloidal silica
US7294576B1 (en) * 2006-06-29 2007-11-13 Cabot Microelectronics Corporation Tunable selectivity slurries in CMP applications
US20080242106A1 (en) * 2007-03-29 2008-10-02 Anuj Sarveshwar Narain CHEMICAL MECHANICAL POLISHING METHOD AND APPARATUS FOR REDUCING MATERIAL RE-DEPOSITION DUE TO pH TRANSITIONS
US20080242089A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Method for Distributed Processing at Copper CMP
US9512538B2 (en) 2008-12-10 2016-12-06 Novellus Systems, Inc. Plating cup with contoured cup bottom
JP5841329B2 (ja) * 2009-12-25 2016-01-13 株式会社日本セラテック セラミックス接合体の製造方法
US9221081B1 (en) 2011-08-01 2015-12-29 Novellus Systems, Inc. Automated cleaning of wafer plating assembly
US10066311B2 (en) 2011-08-15 2018-09-04 Lam Research Corporation Multi-contact lipseals and associated electroplating methods
US9228270B2 (en) 2011-08-15 2016-01-05 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
US9988734B2 (en) 2011-08-15 2018-06-05 Lam Research Corporation Lipseals and contact elements for semiconductor electroplating apparatuses
KR102112881B1 (ko) 2012-03-28 2020-05-19 노벨러스 시스템즈, 인코포레이티드 전자도금 기판 홀더들을 세정하기 위한 방법들 및 장치들
TWI609100B (zh) 2012-03-30 2017-12-21 諾發系統有限公司 使用反向電流除鍍以清洗電鍍基板夾持具
US9746427B2 (en) 2013-02-15 2017-08-29 Novellus Systems, Inc. Detection of plating on wafer holding apparatus
US10416092B2 (en) 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
US10053793B2 (en) 2015-07-09 2018-08-21 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
JP6635088B2 (ja) * 2017-04-24 2020-01-22 信越半導体株式会社 シリコンウエーハの研磨方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151382B1 (ko) * 1994-07-04 1998-12-01 구본준 반도체 소자의 배선 형성공정
JPH10163142A (ja) 1996-12-02 1998-06-19 Fujimi Inkooporeetetsudo:Kk タングステンの研磨用組成物
JP3160545B2 (ja) 1997-01-28 2001-04-25 松下電器産業株式会社 埋め込み配線の形成方法
US6294027B1 (en) * 1997-10-21 2001-09-25 Lam Research Corporation Methods and apparatus for cleaning semiconductor substrates after polishing of copper film
US6362101B2 (en) 1997-11-24 2002-03-26 United Microelectronics Corp. Chemical mechanical polishing methods using low pH slurry mixtures
US6447693B1 (en) 1998-10-21 2002-09-10 W. R. Grace & Co.-Conn. Slurries of abrasive inorganic oxide particles and method for polishing copper containing surfaces
JP2001044156A (ja) 1999-07-26 2001-02-16 Nec Corp 半導体装置の製造方法及び化学研磨装置
KR100343391B1 (ko) * 1999-11-18 2002-08-01 삼성전자 주식회사 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법
KR100400030B1 (ko) * 2000-06-05 2003-09-29 삼성전자주식회사 금속막의 화학 및 기계적 연마용 슬러리 및 그 제조방법과상기 슬러리를 이용한 반도체 소자의 금속 배선 형성 방법
US6692546B2 (en) * 2001-08-14 2004-02-17 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for metal and associated materials and method of using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101955733A (zh) * 2009-07-14 2011-01-26 中芯国际集成电路制造(上海)有限公司 研磨液配制方法、研磨液以及金属钨的cmp方法
CN116313775A (zh) * 2023-05-12 2023-06-23 武汉楚兴技术有限公司 一种半导体结构的制造方法
CN116313775B (zh) * 2023-05-12 2023-07-21 武汉楚兴技术有限公司 一种半导体结构的制造方法

Also Published As

Publication number Publication date
JP2003086548A (ja) 2003-03-20
KR100508838B1 (ko) 2005-08-18
KR20030003061A (ko) 2003-01-09
US20030025200A1 (en) 2003-02-06
US7052995B2 (en) 2006-05-30
CN1276475C (zh) 2006-09-20
TW544811B (en) 2003-08-01

Similar Documents

Publication Publication Date Title
CN1276475C (zh) 半导体器件的生产方法
CN1288722C (zh) 化学机械抛光浆料和使用该浆料的化学机械抛光方法
CN100336179C (zh) 研磨液及研磨方法
CN101352844B (zh) 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法
CN1854225A (zh) 用于金属膜的cmp浆料、抛光方法以及制造半导体器件的方法
CN1157450C (zh) 用于铜基材的化学机械抛光浆料
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
CN101058713A (zh) 研磨液及研磨方法
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
CN1896172A (zh) Cmp用研磨液及其制备方法以及基板的研磨方法
CN1572424A (zh) 用于浅沟槽隔离的化学/机械抛光方法
CN1754935A (zh) 抛光组合物和使用该组合物生产布线结构的方法
CN1547769A (zh) 形成用于衬底的凸起触点的方法
CN1518112A (zh) 半导体器件及其制造方法
CN1521226A (zh) Cmp用料浆以及制造半导体器件的方法
CN1860597A (zh) 配线结构的形成方法以及半导体装置
CN1639847A (zh) 抛光组合物和用于形成配线结构的方法
CN101459124B (zh) 化学机械研磨方法及晶片清洗方法
CN1118095C (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1501451A (zh) 半导体器件的制造方法
CN100343362C (zh) 金属用研磨液以及研磨方法
US20040023496A1 (en) CMP slurry compositions for oxide films and methods for forming metal line contact plugs using the same
CN1062680C (zh) 半导体器件的制造方法
CN1191630C (zh) 半导体装置及半导体装置的制造方法
CN1429873A (zh) 用于金属的化学机械抛光浆液及利用该浆液制备半导体装置的金属线接触插头的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060920