CN1379450A - 绝缘膜的形成方法及半导体器件的制造方法 - Google Patents

绝缘膜的形成方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN1379450A
CN1379450A CN02108730A CN02108730A CN1379450A CN 1379450 A CN1379450 A CN 1379450A CN 02108730 A CN02108730 A CN 02108730A CN 02108730 A CN02108730 A CN 02108730A CN 1379450 A CN1379450 A CN 1379450A
Authority
CN
China
Prior art keywords
film
dielectric film
coat film
electron beam
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02108730A
Other languages
English (en)
Other versions
CN1190827C (zh
Inventor
宫岛秀史
岛田美代子
中田鍊平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1379450A publication Critical patent/CN1379450A/zh
Application granted granted Critical
Publication of CN1190827C publication Critical patent/CN1190827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)

Abstract

本发明公开一种形成绝缘膜的方法,包括用绝缘膜材料涂覆衬底以形成一涂覆膜,这绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物,并且加热所述涂覆膜的同时用电子束辐照所述涂覆膜。

Description

绝缘膜的形成方法及半导体器件的制造方法
相关申请参考
本申请是基于并且要还应在此之前的日本专利号No.2001-096678的优先权，它于2001，3月29日提交，其中所有的内容在此引入作为参考。
技术领域
本发明涉及一种形成绝缘膜的方法和一种制造半导体器件的方法，特别是，涉及一种制造具有低介电常数的层间绝缘膜和一种制造包括这个特殊的层间绝缘膜的半导体器件的制备方法。
背景技术
过去包含在半导体器件中的布线层主要是单层结构。然而，近年来随着半导体器件的小型化和运行速度的进步，多层结构的布线层已经开始广泛使用。实际上，已经开始开发和制造具有包含多如五层或更多层金属布线结构的半导体器件。然而，随着半导体器件小型化的发展，由所谓的“相邻布线层之间的寄生电容”和布线电阻所引起的信号传输延迟已经突出成严重问题。更确切地说，成为问题的是由包含在多层布线结构中的层的数量的增加引起的信号延迟削弱了半导体器件运行速度的增加。
到目前为止各种各样的方法已经用来避免因运用多层布线结构引起的信号传输延迟。通常，信号传输延迟能用上面提到的相邻布线层之间的寄生电容和布线电阻两者的乘积来描述。为了改善信号传输延迟，很自然地需要降低相邻布线层之间的寄生电容和布线电阻。
为了降低布线电阻，已经尝试把布线的主要组成材料改变为具有更低电阻率的材料。例如，已经尝试把传统的铝线改变为铜线。然而，在这种情况下，很难通过制备传统铝线中的干蚀法把铜层加工成线的形状。因此，为了使用铜形成布线，采用的是埋线结构。
同时，为了降低相邻布线层之间的寄生电容，尝试的工艺是用CVD法代替传统的形成包含SiO2作为主要成分的绝缘膜的方法，形成包含SiOF作为主要成分的绝缘膜的方法，同时尝试的工艺是通过自旋涂覆方法形成具有相对SiO2绝缘膜较低的相对介电常数的所谓“SOG(玻璃上的自旋)膜”或具有低的介电常数的绝缘膜如有机树脂膜。
通常，过去广泛使用的SiO2膜的相对介电常数的下限是大约3.9。另一方面，据说可能把SiOF膜的相对介电常数降到大约3.3，但是考虑到层的稳定性，很难把SiOF绝缘膜的相对介电常数降低到低于3.3的水平。另一方面，据说可能把SOG膜或具有低介电常数的绝缘膜例如有机树脂的相对介电常数降低到大约2.0。事实是，开发形成这些膜的工艺正在大量尝试。
然而，具有低的介电常数的绝缘膜密度很小并且因此而易碎。导致低的机械强度。更确切地说，通过传统的CVD方法形成的氧化物层的弹性模量大约为70GPa。另一方面，具有低介电常数的绝缘膜例如具有不高于3.0的相对介电常数的绝缘膜的弹性系模量著低于6GPa或更低。随之而来的是很难在半导体器件的广阔区域上使用具有低介电常数的绝缘膜作为具有低介电常数的层间绝缘膜，这种层间绝缘膜包含在有五或更多层的多层布线结构之中并应用于高性能的半导体器件中。
发明内容
根据本发明的一个实施方案形成绝缘膜的方法包含：
用绝缘膜材料涂覆衬底形成一个涂覆膜，绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物；并且
加热涂覆膜同时用电子束辐照涂覆膜。
根据本发明的另一实施方案制造半导体器件的方法包括：
用绝缘膜材料涂覆其中有元件形成的半导体衬底以形成一涂覆膜，绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物；并且
加热涂覆膜同时用电子束辐照涂覆膜，形成具有低介电常数的绝缘膜。
附图说明
引入并组成了说明书一部分的附图，阐明了本发明的实施方案，并与上面给出的概要描述和下面给出的实施方案的详细描述一起，用来解释本发明的原理。
图1示意性地显示了应用于根据本发明的一个实施方案形成绝缘膜的方法的热处理装置的结构。
图2是显示了形成于根据本发明的一个实施方案的方法所形成的绝缘膜中的布线槽的横截面图。
图3是以放大方式显示了在图2中所示的布线槽的侧壁部分的横截面图。
图4是以放大方式显示了布线槽的侧壁部分的横截面图，这一布线槽被包含在没有运用电子束辐照所形成的绝缘膜中。
具体实施方式
以下将参照图1到3描述本发明的一个实施方案。
图1显示了应用于根据本发明的一种实施方案的方法的热处理装置1的结构。如附图所示，热处理装置1包含一工序腔，用于烘焙形成于半导体衬底9上的涂覆膜以便形成具有低介电常数的绝缘膜11。四个电子束辐照源3排列在工序腔2的上面部分，其中每一个辐照源都能够向上面提到的涂覆膜的整个表面发射电子束(EB)。涂覆膜的整个表面被从电子束辐射源3中发射出来的电子束辐照。而且，用于支持半导体衬底9的样品支持物5排列在工序腔2中四个电子束辐照源3之下。样品支持物5是作为一个其中排列有加热装置(Joule加热)6的热极板排列以便于加热形成于半导体衬底9的涂覆膜。当从电子束辐照源3中的电子束辐照涂覆膜时，通过使用热极板加热形成于半导体衬底9之上的涂覆膜而形成具有低介电常数的绝缘膜11。
在烘焙涂覆膜以形成具有低介电常数的绝缘膜11的过程中，可能通过使用气体输入阀7和气体提供装置(没有显示)输入需要的气体进入工序腔2。而且在烘干涂覆膜以形成具有低介电常数的绝缘膜的过程中，有可能通过真空排气口8使工序腔2的内部处在一个预先设定的低压下。在真空排气口的下游布置的是开-关阀(没显示)，压力调节装置(没显示)，排气泵(没显示)，等等，以便于保持工序腔2的内部在一预先设定的压力下。通过使用在上面描述的结构的热处理装置1，采用本发明一种实施方案的方法形成了绝缘膜11。
在这一实施方案形成绝缘膜的方法包括用绝缘膜材料涂覆衬底以形成一涂覆膜，所述绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物，并且当用电子束辐照所述涂覆膜的同时加热所述涂覆膜。
这一实施方案的方法能被使用来在具有低介电常数的第一绝缘膜11a上形成具有低介电常数的第二绝缘膜11b，例如如图2所示。先在半导体衬底9中形成元件。在具有低介电常数的第一绝缘膜11a中形成包含Cu作为主要成分的隐蔽布线10。这一实施方案的方法也能用来形成具有低介电常数的特殊绝缘膜11a。
在第一步中，通过自旋涂覆法用具有低介电常数的第二绝缘膜11b的材料涂覆具有低介电常数的第一绝缘膜11a，以便形成一具有基本上相同的厚度的薄膜。
为了形成具有低介电常数的第二绝缘膜11b，使用的是至少包含在平均分子重量上彼此相异的第一和第二聚合物的材料。通过混合在平均分子重量上彼此相异的至少第一和第二聚合物，有可能增加具有低介电常数的绝缘膜的机械强度。如此形成的具有低介电常数的绝缘膜，它具有的机械强度约1.5倍于使用包含单一聚合物的材料所形成的具有低介电常数的绝缘膜。特别的，需要使用第一和第二聚合物，所述第一聚合物的平均分子量至少为第二聚合物的平均分子重量的100倍高。例如，需要使用包含平均分子重量为2,000,000的第一聚合物和平均分子重量为2,000的第二聚合物的混合聚合物。可以使用由溶解制备的清漆(varnish)，例如，在溶剂中的聚甲基silsesquioxane(MSQ)作为绝缘膜材料。
在第一步中，通过自旋涂覆法使用包含上面提到的聚合物的清漆涂覆具有低介电常数的绝缘膜11a以便形成具有基本上相同的厚度的涂覆膜。然后，把上面形成了涂覆膜的半导体衬底9放在热极板上以便涂覆膜在50到150℃下加热1到10分钟，例如，在约100℃下大约2分钟。接着在150到250℃下加热涂覆膜1到10分钟，例如，在约200℃下大约2分钟。包含在涂覆膜中的溶剂或类似物质通过涂覆膜的逐渐加热而蒸发从而被清除掉。结果，除了MSQ之外的成分，例如包含在涂覆膜之中的溶剂，基本上完全被清除掉。结果主要是由MSQ组成的涂覆膜固定到具有低介电常数的第一绝缘膜11a。附带说明，通过把涂覆膜放在约1×10-2到500Torr的低压气氛中也能清除溶剂。
在逐步的加热完成之后，涂覆膜的温度在例如60秒内被热极板提高到了预先设定的温度以便于进一步加热涂覆膜。需要本步骤中的加热在250到450℃下进行约1到60分钟。加热温度过分低或加热时间过分短，很难有效地进行加热。另一方面，加热温度过于高或加热时间过于长，作为布线材料的Cu的扩散和小丘的产生趋向提高，结果很难在低温度和短时间内形成高质量的膜。
在加热过程中，用电子束辐照涂覆膜。在用电子束辐照之前，需要通过运行真空泵经过真空排气口8降低工艺腔2中的压力到大约1到500Torr，并从气体提供设备经气体输入阀7向工艺腔2中输入Ar气。Ar气的流速能够设置在大约1到10L/Min，例如，约3L/Min。特别的，通过运行压力调节装置和真空泵经真空排气管8在工艺腔2中已经建立Ar气氛并且工艺腔2中的压力保持在约10Torr，在这种情况下，需要应用电子束辐照。如果加热是在氮气气氛中进行，涂覆膜趋向被氮化。而且，如果加热是在空气气氛或氧气气氛中进行，涂覆膜趋向被氧化。情况是这样，很希望在Ar气气氛下进行加热因为在Ar气氛中下的加热不会带来上面提到的困难并且加热的成本低。
电子束辐照源3发射传递预定辐照能量幅值的电子束。如图1中的箭头表示的，涂覆膜的整个表面被从电子束辐照源3发射出来的电子束辐照。从电子束辐照源发射出来的电子束具有的能量约1到50kev，并且可以使电子束辐照涂覆膜的剂量基本上稳定在约100到2,000μc/cm2。例如，大约1,000μc/cm2。而且，辐照时间可以设置为约1到60分钟，例如，约30分钟。剂量过分低，或辐照时间过分短，很难获得电子束辐照的有效结果。另一方面，剂量过分高，或辐照时间过分长，将产生层的收缩，这增加了应力，导致裂缝的产生。也可能导致诸如相对介电常数的增加或吸湿性的增加这样其它的问题。
如果涂覆膜被在上面提到的剂量下被具有上面提到的能量的电子束均匀的辐照，能够取得本发明的实施方案的效果。形成电子束的方法和电子束辐照源的数量不特别作限定。
固定的涂覆膜被电子束辐照。如果没有固定的涂覆膜被电子束辐照，除了MSQ之外的其它成分例如包含在涂覆膜中的溶剂有可能变性以致于削弱形成的具有低介电常数的绝缘膜的特性。这样的困难能够通过蒸发提前清除掉溶剂而提前防止。也就是说，有可能形成MSQ层，所有不需要的成分如包含在涂覆膜中的溶剂已经被清除掉，以提供具有低介电常数并表现所需要特性的第二绝缘膜11b。
如果热处理是与电子束辐照一起结合应用于涂覆膜，则不能由热处理单独提供的能量能够应用于涂覆膜。结果，包含在涂覆膜中的聚合物的交联反应有效地进行，或者不能被热能单独切断的分子链或原子团，能够被切断。
进行电子束辐照，引起分子之间的交联反应，分子链的断开和原子团的分离同时发生。交联反应的比例，等等，它们被电子束辐照所引起，依赖于材料分子的种类，通过联合运用电子束辐照和热处理，即使分子链断开了或者原子团分离了，交联反应进一步进行。特别地，在分子链断开或原子团分离的地方，断开点提供一个新的交联点以允许交联反应进一步进行。
如上面所描述，通过在热处理中应用电子束辐照，聚合物分子之间的交联反应能够与分子链的断开和原子团的分离一起完成，它不能通过热处理的单独应用而完成。有可能在不仅仅是平均分子重量相同的同一聚合物分子之间而且在分子重量彼此不同的聚合物分子之间发生凝结反应或聚合反应。在这样形成的具有低介电常数的绝缘膜中，微细结构成为一致以致于形成的结构不同于由热处理单独形成的具有低介电常数的绝缘膜的结构。接着通过使用在平均分子重量上彼此相异的第一和第二聚合物的混合物，例如，平均分子重量为2,000,000的聚合物和平均分子重量为2,000的另一聚合物，有可能获得具有低介电常数和膜的质量基本一致的层间绝缘膜。
具有高的机械强度和均匀膜质量的MSQ膜以这种方式形成使得具有低的介电常数的第二层间绝缘膜11b在具有低介电常数的第一层间绝缘膜11a之上。
在这一实施方案中通过这种方法形成的MSQ膜具有的相对介电常数约为2.5到3.0，相当地低于通过CVD方法形成的传统SiO2层的相对介电常数(约3.9到4.1)。因此，这样形成的MSQ膜极可能有效的用于高速，高性能半导体器件。
另外，在这一实施方案中形成的MSQ膜是通过使用包含平均分子重量彼此相异的第一和第二聚合物的原材料并且通过用电子束来辐照原材料膜的同时加热原材料而形成的。结果，形成的MSQ膜具有高的机械强度。例如，在这一实施方案中，使用包含第一和第二聚合物的原材料，第一聚合物的平均分子重量至少为第二聚合物分子重量的100倍高，通过这一方法形成的MSQ膜发现其弹性模量约为9GPa。
顺便说明，通过使用包含单一种聚合物的原材料和单独应用热处理，发现形成的MSQ膜的弹性模量约为4GPa。这样形成的MSQ膜的机械强度与通过CVD方法形成的SiO2膜的机械强度比起来非常低，SiO2膜表现出来的弹性模量约为70GPa。在这一实施方案中通过这种方法形成的MSQ具有的机械强度至少两倍于通过使用包含单一聚合物的原材料制成的MSQ膜的机械强度，因此，完全耐得住实际应用。
在第一MSQ层之上形成了具有如上面指出的高弹性模量低介电常数的第二MSQ层的半导体衬底9被拿到工序腔2之外以便于进一步进行蚀刻处理和CMP处理。例如，通过干蚀法在具有低介电常数的第二绝缘膜11b之中形成一布线槽12和一通孔，接着在整个表面上形成一阻挡金属层13，如图2所示。图3以放大方式显示了图2中被断线包围的侧壁14的部分。发现在布线槽12中根本没有形成凹进部分，因为具有低介电常数的第二绝缘膜11b在膜的质量上是一致的，结果阻挡金属层13以均匀的厚度形成。在接下来的步骤中在阻挡金属层13上淀积Cu以形成布线层和栓塞，基本上不可能在具有低介电常数的第二绝缘膜11b中产生缺陷Cu泄漏。
本发明形成绝缘膜的方法和本发明制造半导体器件的方法不局限于上面描述的实施方案。在本发明的技术范围内，以各种方法来修改本发明是可能的。
例如，在把本发明的技术思想应用于具有低介电常数的单一层绝缘膜的形成或具有低介电常数且包含三或更多层绝缘膜的形成的情况下，能够取得与上面描述类似的效果。而且，具有低介电常数的绝缘膜，它通过进行电子束辐照的同时应用热处理而形成，不局限于MSQ膜。例如，有可能使用具有低介电常数的有机树脂膜，例如聚芳基醚膜，或者，聚酰亚胺膜作为原材料，只要原材料至少包含平均分子重量彼此相异的第一和第二聚合物。在使用这种材料形成涂覆膜和对这样形成的涂覆膜应用热处理和电子束辐照的情况下，有可能获得类似的效果。虽然联合使用不同种类的聚合物是可能的，但形成有机树脂膜希望使用同一种聚合物。还可以联合使用有机树脂膜的原材料和MSQ的前体。此外，在使用包含平均分子重量彼此相异的第一，第二和第三聚合物的原材料的情况下，有可能获得类似的效果。
为了比较，具有低介电常数并且包含MSQ膜的绝缘膜通过上面描述的方法形成，除了热处理过程中不应用电子束辐照。应用于这种试验的原材料是通过把平均分子重量为2,000,000的聚合物和平均分子重量为2,000的另一种聚合物混和而制成的。此外，当应用干蚀法形成布线槽和通孔的时候，在这一过程后在具有低介电常数的绝缘膜的表面以约10nm的周期形成不均匀性。这可以合理地理解为在分子重量高的许多聚合物之间形成间隙，并且这样形成的间隙没有被分子重量低的聚合物有效地填充，导致具有低介电常数的绝缘膜的表面的不规则。更具体地，可以合理地理解为蚀刻速率上的差异来源于膜质量上的不一致，干蚀过程之后导致具有低介电常数的绝缘膜的表面上的不规则。这样的不规则也可能在CMP过程后产生于具有低介电常数的绝缘膜的表面上。
阻挡金属层形成低介电常数的绝缘膜的整个表面上，并在其中形成一布线槽和一通孔。图4以放大方式显示了上面形成的阻挡金属层的布线槽的侧壁，如附图所示，来源于膜质量的不一致的凹陷部分104在干蚀过程后形成在具有低介电常数的绝缘膜102的侧表面。不规则区域在接下来的步骤中有可能引起来源于诸如Cu线泄漏(没有显示)这样的隔层特性的缺陷形成在阻挡金属层103。
本领域熟练的技术人员很容易进行补充的优点和修改。因此，在更广泛方面本发明不局限于在这里显示和描述的具体细节和典型实施方案。因此，不离开由附加权利要求书及其等价形式所定义的总的发明概念的精神或范围，可以做各种各样的修改。

Claims (21)

1.一种形成绝缘膜的方法，包括：
用绝缘膜材料涂覆衬底以形成一涂覆膜，所述绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物；并且
加热所述涂覆膜同时用电子束辐照所述涂覆膜。
2.根据权利要求1形成绝缘膜的方法，其中在加热所述涂覆膜同时用电子束辐照涂覆膜之前，所述涂覆膜在50到150℃加热1到10分钟，接着进一步在150到250℃加热所述涂覆膜1到10分钟
3.根据权利要求1形成绝缘膜的方法，其中在加热所述涂覆膜同时用电子束辐照涂覆膜之前，所述涂覆膜放置在一个1×10-2到500Torr的低压气氛中。
4.根据权利要求1形成绝缘膜的方法，其中所述电子束的辐照量在100～2,000μc/cm2的范围内。
5.根据权利要求1形成绝缘膜的方法，其中加热同时用电子束辐照涂覆膜是在1到500Torr之间范围的低压下进行。
6.根据权利要求1形成绝缘膜的方法，其中加热同时用电子束辐照涂覆膜是在Ar气氛下进行。
7.根据权利要求1形成绝缘膜的方法，其中加热同时用电子束辐照涂覆膜是在250到450℃进行1到60分钟。
8.根据权利要求1形成绝缘膜的方法，其中所述第一聚合物平均分子重量至少为所述第二聚合物的100倍高。
9.根据权利要求1形成绝缘膜的方法，其中所述绝缘膜有一个把甲基团作为主要骨架的硅氧烷键。
10.根据权利要求1形成绝缘膜的方法，其中所述绝缘膜由有机树脂形成。
11.一种制造半导体器件的方法，包括：
用绝缘膜材料涂覆其中有元件形成的半导体衬底以便形成一涂覆膜，所述绝缘膜材料至少包含在平均分子重量上彼此相异的第一和第二聚合物；并且
加热所述涂覆膜同时用电子束辐照所述涂覆膜以便形成具有低介电常数的绝缘膜。
12.根据权利要求11制造半导体器件的方法，其中在加热所述涂覆膜同时用电子束辐涂覆膜之前，所述涂覆膜在50到150℃加热1到10分钟，接着进一步在150到250℃加热所述涂覆膜1到10分钟。
13.根据权利要求11制造半导体器件的方法，其中在加热所述涂覆膜同时用电子束辐涂覆膜之前，所述涂覆膜放置在一个1×10-2到500Torr的低压气氛中。
14.根据权利要求11制造半导体器件的方法，其中所述电子束的辐照量在100～2,000μc/cm2的范围。
15.根据权利要求11制造半导体器件的方法，其中加热同时用电子束辐照涂覆膜是在1到500Torr之间范围的低压下进行。
16.根据权利要求11制造半导体器件的方法，其中加热同时用电子束辐照涂覆膜是在Ar气氛下进行。
17.根据权利要求11形成绝缘膜的方法，其中加热同时用电子束辐照涂覆膜是在250到450℃进行1到60分钟。
18.根据权利要求11形成绝缘膜的方法，其中所述第一聚合物平均分子重量至少为所述第二聚合物的100倍高。
19.根据权利要求11形成绝缘膜的方法，其中具有低介电常数的所述绝缘膜有一个把甲基团作为主要骨架的硅氧烷键。
20.根据权利要求11形成绝缘膜的方法，其中所述具有低介电常数的绝缘膜由有机树脂形成。
21.根据权利要求11形成绝缘膜的方法，进一步包括：
在具有低介电常数的所述绝缘膜中形成布线槽和通孔中的至少一种；并且
在所述布线槽和所述通孔至少一个中掩埋一Cu层，一个阻挡金属层插入它们之间。
CNB02108730XA 2001-03-29 2002-03-29 绝缘膜的形成方法及半导体器件的制造方法 Expired - Fee Related CN1190827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP096678/2001 2001-03-29
JP2001096678A JP2002299337A (ja) 2001-03-29 2001-03-29 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN1379450A true CN1379450A (zh) 2002-11-13
CN1190827C CN1190827C (zh) 2005-02-23

Family

ID=18950569

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02108730XA Expired - Fee Related CN1190827C (zh) 2001-03-29 2002-03-29 绝缘膜的形成方法及半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6784092B2 (zh)
JP (1) JP2002299337A (zh)
CN (1) CN1190827C (zh)
TW (1) TW535202B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
US7012268B2 (en) * 2003-05-21 2006-03-14 Asm Japan K.K. Gas-shield electron-beam gun for thin-film curing application
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
JP2008010441A (ja) * 2006-06-27 2008-01-17 Toshiba Corp シリコン酸化膜の形成方法
US9076645B1 (en) * 2014-05-08 2015-07-07 Globalfoundries Inc. Method of fabricating an interlayer structure of increased elasticity modulus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
US5389363A (en) * 1993-04-23 1995-02-14 Revlon Consumer Products Corporation Cosmetic compositions for lengthening, coloring and curling eyelashes
US6652922B1 (en) 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
KR100220250B1 (ko) * 1996-10-19 1999-09-15 김영환 광전자 집적 회로의 제조 방법
FR2772602B1 (fr) * 1997-12-22 2000-01-28 Oreal Composition cosmetique sans transfert comprenant une dispersion de particules de polymere dans une phase grasse liquide et un polymere liposoluble
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
FR2795950B1 (fr) * 1999-07-08 2003-05-09 Oreal Mascara comprenant un polyurethane et des fibres
US6498399B2 (en) * 1999-09-08 2002-12-24 Alliedsignal Inc. Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
EP1314193A2 (en) * 2000-08-21 2003-05-28 Dow Global Technologies Inc. Organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
US20020123240A1 (en) * 2000-11-30 2002-09-05 Shipley Company, L.L.C. Electronic device manufacture

Also Published As

Publication number Publication date
CN1190827C (zh) 2005-02-23
TW535202B (en) 2003-06-01
JP2002299337A (ja) 2002-10-11
US6784092B2 (en) 2004-08-31
US20020142623A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP5016067B2 (ja) 多孔ＳｉＣＯＨ膜を含む半導体デバイス構造およびその製造方法
US6783862B2 (en) Toughness, adhesion and smooth metal lines of porous low k dielectric interconnect structures
TWI425569B (zh) 多孔低ｋ值介電薄膜之紫外光輔助孔洞密封
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
JP4755831B2 (ja) 低誘電率および超低誘電率のＳｉＣＯＨ誘電体膜ならびにその形成方法
US7057287B2 (en) Dual damascene integration of ultra low dielectric constant porous materials
CN1311540C (zh) 半导体器件的制造方法
US20030203655A1 (en) Method of forming interlayer insulating film
JP2013520792A (ja) 低誘電率誘電体を含む超小型電子構造およびその構造内の炭素分配を制御する方法
JP2002513203A (ja) 低κ誘電性無機／有機ハイブリッドフィルム及びその製造方法
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
KR19990077766A (ko) 불소화된 다이아몬드형 탄소를 포함하는 장치 및 그 제조 방법
CN1309074C (zh) 衬底上的电互连结构及其制作方法
JP2003512742A (ja) 溶浸ナノ孔性材料およびその材料の製造方法
CN1190827C (zh) 绝缘膜的形成方法及半导体器件的制造方法
JPS59154029A (ja) 絶縁膜形成方法
US20040266216A1 (en) Method for improving uniformity in deposited low k dielectric material
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP2001102378A (ja) 層間絶縁膜の形成方法
JP3384487B2 (ja) 絶縁膜の形成方法および多層配線
US20010051228A1 (en) Method of forming interlayer insulating film
WO2003054928A2 (en) Porous low-k dielectric interconnect structures
JP2001035843A (ja) 層間絶縁膜の形成方法
JP2002359239A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050223

Termination date: 20130329