TW535202B - Method of forming insulating film and method of manufacturing semiconductor device - Google Patents

Method of forming insulating film and method of manufacturing semiconductor device Download PDF

Info

Publication number
TW535202B
TW535202B TW091105316A TW91105316A TW535202B TW 535202 B TW535202 B TW 535202B TW 091105316 A TW091105316 A TW 091105316A TW 91105316 A TW91105316 A TW 91105316A TW 535202 B TW535202 B TW 535202B
Authority
TW
Taiwan
Prior art keywords
coating film
film
electron beam
patent application
item
Prior art date
Application number
TW091105316A
Other languages
English (en)
Inventor
Hideshi Miyajima
Miyoko Shimada
Rempei Nakata
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW535202B publication Critical patent/TW535202B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Paints Or Removers (AREA)

Description

A7 B7 五、發明説明（1 ) 相關申請案交互參考 此申4案係基於並主張先前曰本專利中請 Γ此優先權，其於咖年3月29日立案，其整個内容 在此引用做為參考。 門今 發明背景 1 ·發明領域 裝m 一種形成絕緣膜的方法，及-種製造半導體 芦門^別疋’其關於一種製造具有一低介電常數的 ;=:::。，及—種製造包含該特殊層間絕緣膜的 2 ·相關技藝說明 包含在一半導體裝置中的一導線層在過去主要是為一單 層結構。但是，-多重疊層的結構之導綠層在近年來，根 據+導體裝置的小型化及運作速率的發展而已被廣泛地應 用。事實上’-具有金屬導線結構的半導體裝置，其包含 有5層或以上的疊層’已經開發並進行製造。但是，由於 所謂的”相鄰導線層之間的寄生電容”所造成信號傳輸的延 遲，根據該半導體裝置之小型化的發展，導線的電阻已日 漸成嚴重的問題。更明確的說，所増加的問題是，該 多重疊層導線結構所包含的疊層數目增加所造成的信號傳 輸延遲，會損害到該半導體裝置的運作速率。 目前已採取許多量測值來避免由於使用該。多重疊層的導 線結構所造成的信號傳輸延遲。一般而言，該信號傳輸的 延遲可由上述相鄰導線層之間的寄生電容以及該導線電阻 535202
ΐ間的乘積來代表。為了改善該信號傳輸的 而要來降低該相鄰導線層之間的該寄生♦& 電阻。 吧令 延遲，其自然 ，以及該導線 改係嘗試將該導線的主要構成材半 ““有-較低電阻率的材料。舉例而言 =習用的料線改變成―銅導線。但是在此M 銅疊層藉由-乾式㈣來成為—導線的形狀:如戸 ^備琢習用的料線。因此，為了使用銅來形成__導線， 斤使用的是一埋入式導線結構。 同時，為了降低該相鄰導線層之間的寄生電容，其堂气 藉由CVD方法來形成包含Si〇F^要成分的絕緣膜 :以取代習用方法中，形成包含⑽為主要成分的絕緣膜 二其同時嘗試的是一種形成一所謂的"s〇(}(旋塗式玻璃） 薄膜”的技術，其相對介電常數係低於一义〇2絕緣膜，或 種預有低介電常數的絕緣膜，例如由旋塗方法所形成的 一有機樹脂膜。 一般而言’在過去所廣泛使用的該Si〇2膜之相對介電常 數的下限約在3.9。另一方面，由於其有可能降低該义〇1?膜 的相對介電常數到約3.3，雖然以該薄膜的穩定性而言是非 常困難地來降低該Si〇F絕緣膜的相對介電常數到比3 3低的 位準。另一方面，因為其有可能來降低該S 〇 G膜的相對介 電常數，或具有一低介電常數的該絕緣膜，例如一有機樹 脂膜，到達約2.0。在這種情況下，形成這些薄膜的技術的 發展正廣泛地在嘗試。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X297公复)
裝 訂
535202 A7
較Kr具有二介電常數的絕緣膜在密度上較低，因此 cn 的機械強度。更明確的說，由習用 万法所形成的該氧化膜之彈性難約為7GGpa。另一 膜：相的彈性模數具有一低介電常數，即該絕緣 低,ir數不高於3.°，其會大為降低到6 GPa或更 在丰填v，、非常困難來使用具有一低介電常數的絕緣膜 置的廣泛範圍…具有-低介電常數的層間 :巴錢’ Λ係包含在具有5個或更多疊層的一多重疊層導 線結構，並可用於高效能的半導體裝置。 立曰 發明簡單概要 根據本發明一具體實施例之形成一絕緣層的方法，並包 含： 〆、 以一絕緣膜材料塗佈一基板來形成一塗佈膜，該絕緣膜 材料包含至少第一及第二聚合物，其平均分子量彼此並不 相同；及 在以一電子束照射該塗佈膜時來加熱該塗佈膜。 根據本發明另一具體實施例之製造一半導體裝置的方法 ，其包含： 以一絕緣膜材料塗佈在其中形成具有一元件的半導體基 板來形成一塗佈膜，該絕緣膜材料包含至少第一及第二聚 合物’其平均分子量彼此並不相同；及 在以一電子束照射該塗佈膜時來加熱該塗佈膜，以形成 具有一低介電常數的一絕緣膜。 圖式簡單說明 -6 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公复)
裝 訂
線 535202 A7
性ί::圖其係被加入及構成本發明的規格及說明 f生，、姐貝犯例的一邵份，並結合於上述的一般性产、十 、 及以下的該具體實施例的詳細說明’其係用來解二:: 的原理。 + & /4 、圖1所示為根據本發明一具體實施例，該形成一絕緣膜 方法中使用的一熱處理裝置的架構之架構圖； A ’· 圖2所示為根據本發明一具體實施例中，由該方法形成 的一絕緣膜中所形成的一導線溝槽之橫截面圖； 圖3所示為圖2之導線溝槽 及 的側壁部份之放大的橫截面圖 圖4所示為不使用電子束照射之下所形成的一絕緣膜中 包含的1¾導線溝槽之側壁部份之放大的橫截面圖。 發明詳細說明 現在將參考圖丨到3來說明本發明的一具體實施例。 圖1所示為根據本發明一具體實施例之方法中所使用的 煞處理裝置1 <架構。如圖所示，該熱處理裝置1包含一處 理至2，用以烘烤形成在一半導體基板9之上的一塗佈膜， 藉以形成具有-低介電常數的-絕緣膜11。有四個電子束 照射源3 ’其每個能夠朝向上述的該塗佈層的整個表面來 放射-電子束（EB)，其係配置在該處理.室2的上半部。兮 塗佈膜的整個表面係利用該電子束照射源3所放射的電子 束來照射。同日寺，用以支撐該半導體基板9的一樣本夾持 器5配置在該處理室2中，位於該四個電子束照射源3之下 。邊樣本夾持芬5係配置成具有一加熱裝置（焦耳加熱）6
裝 訂
線 川202
絕緣膜的方法包含以一絕緣膜 塗佈膜，該絕緣材料包含至少 分子量彼此並不相同，並在以 ::、、3板’其配置在其中來加熱形成在該半導體基板9上 =塗佈膜。、具有一低介電常數的該絕緣膜u係使用該熱 “加A形成在孩半導體基板9上的該塗佈膜所形成，同 時利用來自該電子束照射源3的電子束來照射該塗佈膜。 在烘烤S塗佈搞來形成具有—低介電常數的該絕緣膜Η /、有可把引入一想要的氣體到該處理室2中，其藉由 ^ : ^體引入閥7及—氣體供應裝置（未示出）。其亦有 可此來藉由使用一真空排氣埠8烘烤該塗佈膜時，設定該 2室2内的氣壓在一預定降低的壓力來形成具有一低介 電常數的該絕緣膜1 1。配置在該真空排氣埠8下游的為一 開關裝置(未示出），一壓力調整閥(未示出），_排氣果(未 :出）等，用以維持該處理室2内部在一預定的壓力。該絕 緣膜1 1係由本發明一具體實施例的方法所形成，其使用上 述架構的該熱處理裝置1。 在此具體實施例中形成一 材料來塗佈該基板以形成一 第一及第二聚合物，其平均 一電子束照射該塗佈膜時來加熱該塗佈膜。 ，此具體實施例中的方法可用來在—具有低介電常數的 :第一絕緣膜1 1 a上形成一具有低介電常數的一第二絕緣 月吴1 =，例如圖2所示。一元件（未示出）係在該半導體基板 9之前形成。一包含銅（Cu)為主要成分的埋入導線1〇係形 成在具有一低介電常數的第一絕緣膜n a中。在此具體實 施例中的方法也可用來形成具有一低介電常數的該特^二 -8- 本纸張尺錢财g
535202 A7
緣膜1 1 a。 在第一步驟中，且古 係由—旋塗法，以具有有一:低入介，物㈣'絕緣膜… 材料來塗佈，藉此形有成二?上數上^^ 為了形成具有一低介/常二貝上均勾厚度的-薄膜。 用一材料勺人吊數的該第二絕緣膜lib，其使 用 材枓包含至少第一芬贫一 r H # π ^ 罘—澴合物，其平均分子量彼此 並不相同。精由混合彼此
二聚合物，其有可能來辦力千：：子！不同的至少第-及第 # 0 ^ 曰加具有一低介電常數的該機械強 度的緣腺。如此形成的 ^ ,^ ^ 成的α有一低介電常數的該絕緣膜之 機械&度約為使用-包含單-聚合物材料所形成的且有一 裝 裳一^…：胰〈強度的^倍。特別是，其有需要使用 弟永口物’琢第一聚合物之平均分子量為該第二 聚合物之平均分子量的至少1〇〇倍。舉例而言，其有需要
使：混合的聚合物，其包含具有-平均分子量為2,000,000 的弟-聚合物’及具有一平均分子量為2，〇 〇 〇的第二聚合 物二其有可能來使用由消熔所製備的，由，例如在一溶劑中 的水甲基（polymethyl silseSqui〇xane (MSQ))做為該絕緣膜材 料0 在第一步驟中，具有一低介電常數的該絕緣膜1 1 a係藉 由一旋塗方法來以上述的包含一聚合物之釉來塗佈，藉此 形成具有一貫質上均句厚度的一塗佈膜。然後，具有該塗 佈膜形成於其上的該半導體基板9被置於該熱板上，以加 熱該塗佈膜在5 0 °C到1 50°C ,進行1到1 〇分鐘，例如約在 100 C進行約2分鐘，接著加熱該塗佈膜在到25〇。〇, -9- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公笔) 535202 五、發明説明（7 二例如約在减進行約2分鐘。在該塗佈 之蒸發二二類：者，藉由梯度式地加熱該塗佈膜 塗佈膜中丄二二成分，例如包含在該 斤構成的該塗怖膜係固定於具有一低== 巴讀Ua。附帶—提，該溶劑亦可由放置該塗佈膜 二低壓力的環境中來移除，其約為lxio·2到500 Ton*。 ::成該梯度式加熱之後，該塗佈膜的溫度藉由該熱板 ^涂：：一預疋的溫度，例如進行6〇秒，藉以進-步加熱 ^ '腠。在此步驟中該加熱需要在250到450t中進行約1 到Μ分鐘。當該加熱溫度過低，或當該加熱時間過短時， ^ i難充仏地執仃琢加熱。另一方面，當該加熱溫度過高 或孩加熱時間過長時，做為該導線材料的銅（cu)之擴散， 即會被促進的該堆積產生，造成其很難在短時間及低溫之 下來形成一高品質的薄膜。 。在加^期間，該塗佈膜係以一電子束照射。在以電子束 射 < 則，其需要來降低該處理室2内部壓力到約1到5〇〇 T〇:r ’其係藉由操作該真空泵通過該真空排氣埠8，並引入 氬氣（A I*)到琢處理室2中，其係由該氣體供應裝置通過 3氣把引入闊7。該氬氣（Α Γ)的流速可設定在約1到i 〇 L/min，例如約在3 L/min。特別是，其有需要在該處理室2 中有叹置在琢氬氣（A r)環境的狀態下來實施電子束照射， 且咸處理12内的壓力藉由操作該壓力調整裝置及該真空 泵來經由該真空排氣埠8維持在約1〇 T〇rr。如果該加熱係 -10- 本纸張尺錢if] t g g家鮮(CNS) Α4規;^(21〇\297公^ 535202 A7 B7 五、發明説明（8 在一氮氣環境中來進行，該塗佈膜將會被氮化。同時，如 果该加熱係在一空氣環境或在一氧氣環境下來進行，該塗 佈膜將會被氧化。在此狀況下，其很需要來在一氬氣（A r) 環境下來進行加熱，因為在氬氣（A r )環境下進行加熱不會 帶來上述的不便，且該加熱成本較低。 該電子束照射源3放射一電子束，其具有一預定大小的 照射能量。如圖1之箭頭所示，該塗佈膜的整個表面利用 來自該電子束照射源3所放射的電子束來照射。由該電子 束照射源3所放射的電子束之能量約為i到50 keV，且其可 能設定照射該塗佈層的電子束劑量實質上固定在约1 〇 〇到 2,000 pC/cm2，例如約在l，〇〇〇 Mc/cm2。同時’該照射時間 可设定在約1到6 0分鐘，例如約在3 0分鐘。當該劑量過低 時’或該照射時間過短時，其很難達到該電子束照射的足 夠效果。另一方面，當該劑量過高或當該照射時間過長時 ’會產生薄膜收縮，其會增加應力，造成破裂的發生。其 他問題例如該相對介電常數的一增加或會產生吸濕性的— 增加。 本發明一具體實施例的效果在當該塗佈層以上述的劑量 之具有前述能量的電子束來均勻地照射時，即可達到。开， 成一電子束的方法，以及該電子束照射源的數目並未特: 地限制。 另** 一固定的塗佈膜可用一電子束來照射。如果一 t衣固定 的塗佈膜以一電子束照射時，其有可能除了 M s Q之外的成 分，例如該塗佈層所包含的溶劑會變性，藉以指 π 〇尸开，成 -11 - 本纸張尺度適财S 0家標準(CNS) A4規格(21G x 297公免)
裝 訂
535202 A7
鼻！一低介電常數的絕緣膜之特性。這種不便可藉由事先 以络發來移除該溶劑來事先防範。換言之，其有可能形成 具有不想要之成分的_MSQ膜，例如由其中移除的包含在 該㈣膜中的溶劑’藉以提供具有一低介電常數的第二絕 緣膜1 1 b，並呈現所需要的特性。
不此夠單獨由熱處理提供的能量，可以在當該熱處理 結口咸電子束照射來施加於該塗佈膜時來施加該塗佈膜。 因此，包含在該塗佈膜中的該聚合物之交聯反應會有效地 進行，或是不能夠單獨由該熱能所切斷的該分子鏈或原子 團即可被切斷。 裝
“進行该電子束照射時，該分子間的交聯反應，該分子 鏈的切斷及該原子團的分離即被促使來同時發生。該交聯 反應等的比例，其係由該電子束照射所造成，係根據該材 料的分子種類。藉由共同施加該電子束照射及該熱處理化 合’即使該分子鏈被切斷或該原子團被分離，該交聯反應 會進一步進行。明確的說，當該分子鏈被切斷或該原子團 被分離時，該切斷點提供一新的交聯點，藉以允許該交聯 反應進一步進行。 如上所述，在該聚合物分子之間的交聯反應可與該分子 鏈的切斷及該原子團的分離一併進行，其不能夠單獨由施 加熱處理來進行，或在該熱處理期間來實施電子束照射。 其有可能該凝聚反應或該聚合反應不會僅發生在平均分子 量相等的相同聚合物分子之間，但也會發生在分子量彼此 不同的聚合物分子之間。在所形成的一低介電常數的絕緣 -12- 本紙用中國國家標準(CNS) A4規格(21〇 X 297公^1 A7 B7 五、發明説明（1〇 ) ::的：Γ結構形成為均^藉以不同於僅由該熱處理 低介電常數的絕緣膜之結構。接下來其有可 上低介電常數的層間介電絕緣膜，纟薄膜品質 :二…’其係使用該平均分子量彼此不同的第-及第 物：混合物，例如一平均分子量為2，_肩的聚合 物及另一平均分子量為2,000的聚合物之混合物。 -MSQ膜具有高機械強度及均勾的薄膜品質，其形成方 :為’具有一低介電常數的該第二層間絕緣膜1 1 b係形成 在具有一低介電常數的該第一層間絕緣膜i丨a之上。 由此具體實施例之方法所形成的MSQ膜之相對介電常數 約為2.5到3·0，其比由該CVD法所形成的習用si〇2膜之相 =介電常數（約3.9到4.υ要減多。所形成的該msq膜非 吊有可能充份地使用在一高速，高效能的半導體裝置中。 此外，在此具體實施例中所形成的M s Q膜係藉由含有平 均分子量彼此不相同的第一及第二聚合物之原料，:在當 利用私子束照射该原料薄膜時加熱該原料所形成，其、社 果使得形成的MSQ膜具有一高機械強度。舉例而言，2 = 具體實施例之方法中-包含第—及第二聚合物之原料所形 成的M S Q膜，該第一聚合物具有一平均分子量至少為該第 二聚合物的1 0 0倍，其發現到會具有約9 GPa的彈性模數。 附帶一提，藉由使用包含單一種類的聚合物之原料，及 藉由單獨進行熱處理所形成的該M s q膜，其發現到具有約 4 GPa的彈性模數。如此形成的m s Q膜之機械強度非常低 ’相較於由該C V D法所形成的一 s i 0 2膜，其呈現的彈性 -13-
本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公复1 535202
發明説明（11 模數約為70 GPa。由此且 之檣；B_二丨w 1貝她例之万法所形成的M S Q膜 d幾槭強度至少為使用匆厶_ _ .,,,,A/f c ^ ° 早一種類聚合物之原料所形 成的该M S Q膜的兩# ,闵 、 ,.M入 "Q此可芫全地經得起實際應用。 古^ ;、+,ΑΑ、 0罘一 MSQ^<半導體基板9，其具 有如丽述的高彈性模數並 ^ w .^ ,^ ^ y成在罘—M s Q膜之上，被放 ,A/fn ^ 卜猎以進一步接党一蝕刻處理及一 CMP處理。舉例而言，一 ^ , ^ M + y 導、.泉溝奴1 2及一介層洞係藉由 乾式蝕刻來形成在具有一低而〜 一 低J私吊數的疼弟二絕緣膜1 1 b 裝 接耆形成一阻障金屬層13在整個表面上，如圖2所示 ，。圖3所π為由圖2之虛線所環繞的_側壁1 4之該部份的 放大圖。其可發現到’由於具有一低介電常數的該第二絕 緣膜Mb之薄膜品質為均勾，在該導線溝槽Μ中完全不會 形成凹陷邵份’因此該阻障金屬層i 3形成—均勻厚度。去 銅在後續步驟中沉積在該阻障金屬層U上來形成一 ^缘^ ::插塞時’其實質上不可能會在具有一低介電常數的‘ 第二絕緣膜1 1 b中產生一缺陷的銅洩漏。 線 本發明中形成一絕緣膜的方法，及本發明中製造一半導 體裝置的方法，並不限於上述的具體實施例。其有可能在本 發明的技術範圍之内來用不同的方式修正本發明的方法。 舉例而言’其可以達到一類似於前述應用本發明的技術 原理來形成一具有低介電常數的一單一疊層絕緣膜，或是 开’成具有一低介電常數，而包含三個或更多疊層之多重最 層的絕緣膜之效果。同時，具有一低介電常數的絕緣膜， 其係在使用一電子束照射時施加一熱處理所形成，其不限 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公复)
於一 M S Q膜。舉例而+， 的有機樹脂膜，例如其;；，用具有一低介電常數 膜做為該原料，只要”：：：s曰薄膜’ &一聚硫亞氨薄 的# 要Θ原枓包含至少平均分子量彼此不同 :弟，及第二聚合物。其有可能達到類似的效果，如同使 k種材料來形成該塗佈膜，並施加一熱處理及電子束昭 :到所形成的該塗佈膜。其需要來使用相同種類的聚合： ^形成該有機樹脂g，雖然其有可能使用不同種類的聚合 4 口。其亦可能來使用該有機樹脂 該 之組合為原料。再者，其有可能達到類似的效果 Q，:= 種原料，其包含至少在平均分子量彼此不同的第_， 第二及第三聚合物。 *為了比較起見，一具有低介電常數及包含一msq膜的絕 、’豕係由上述方法形成，除了該電子束照射並未在熱處理 期間實施。在此實驗中所使用的原料係由混合一平均分子 !為2,0〇〇,〇〇〇的聚合物與另一平均分子量為2,〇〇〇的聚合物 來製備。再者，當一導線溝槽及一介層洞藉由施加一乾式 蝕刻來形成時，在該處理之後，於具有一低介電常數的該 絕緣膜的表面上以約1 〇 nm的週期形成一不規則性。其鹿 視為合理地瞭解到，在具有高分子量的複數個聚合物i S 會形成一間隙，而其所形成的間隙並未充份地填入具有一 低分子量的聚合物，而增加了在具有一低介電常數的絕緣 膜之表面上的不規則性。更明確的說，其應視為合理地瞭 解到，在該蝕刻速率上的差異會由於該薄膜品質中的非均 勾性所造成，而在該乾式餘刻處理之後，增加了在具有— -15- ------
本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐J 535202 A7
-1兒¥數的絕緣膜之表面上的不規則性。 則性兑十π a k搜不規 了 σ把在孩CMP處理之後在具有一低介電常數的 、.豕胰艾表面上產生。 奴阻卩早金屬層係形成在具有一低介電常數的該絕緣膜之 :固表面上，纟中並具有_導線溝槽及—介層洞形成於其 、=4所π為該導線溝槽的側壁上具有該阻障金屬層形 成=二上的一放大圖。如圖面所示，由該薄膜之非均勻性 斤t成的凹陷邵份1 0 4係在該乾式蝕刻處理之後形成在具 低介電常數的該絕緣膜102之側面中。對於該不規則 區=亦有可能造成由於該阻障特性所帶來的缺陷，例如在 後續步驟中在該阻障金屬層1 上所形成的一銅（Cu)導線 的戌漏（未示出）。 本技农專業人士將可互即發現到額外的好處及修正。因 匕本I明在其廣泛方面並不限於此處所顯示及說明的該 =足、、·田節及代表性具體實施例。因此，不同的修正可在不 冃離由所附申请專利範圍及其同等者所定義的一般性發明 概心的精神或範圍之下來進行不同的修正。
裝 訂
線 -16-

Claims (1)

  1. 535202 A B c D 六、申請專利範圍 1 · 一種形成一絕緣層的方法，其包含： 以一絕緣膜材料塗佈一基板來形成一塗佈膜，該絕 緣膜材料包含至少第一及第二聚合物，其平均分子量 彼此並不相同；及 在以一電子束照射該塗佈膜時來加熱該塗佈膜。 2 ·如申請專利範圍第1項之形成絕緣層之方法，其中該塗 佈膜在5 0 C到1 5 0 °C下加熱1到1 0分鐘，接著進一步加 熱該塗佈膜在150到250°C下進行1到1 0分鐘，其係在以 該電子束照射該塗佈膜時來加熱該塗佈膜之前。 3 .如申請專利範圍第1項之形成絕緣層之方法，其中該塗 佈膜係在以該電子束照射該塗佈膜時来加熱該塗佈膜 之前，配置在一降低的壓力lxl〇·2到5〇〇托（Torr)的環_ 中〇 4 .如申請專利範圍第1項之形成絕緣層之方法，其中該電 子束的照射量係落在1〇〇及2,〇〇〇 的範圍内。 5 ·如申請專利範圍第1項之形成絕緣層之方法，其中當以 該電子束照射該塗佈膜時所執行的加熱係在一降低的 壓力之下來進行，其範圍落在1及5〇〇 T〇rr之間。 6 ·如申請專利範圍第丨項之形成絕緣層之方法，其中當以 該電子束照射該塗怖膜時所執行的.加熱係在一氬氣 (A 〇環境下來進行。 7 ·如申請專利範圍第1項之形成絕緣層之方法，其中當以 該電子束照射該塗佈膜時所執行的加熱係在25〇〇〇到 450°C下進行1到60分鐘。 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297/ϋ"ρ--：---- 535202 A8 B8 C8
    8.如申請專利範圍第丨項之形成絕緣層之方 一聚合物具有—平均分子量為至少該第二聚合物中了弟 倍。 9·如:請專利範圍第1項之形成絕緣層之方法，其中# 緣膜具有-甲基團做為一主要架構的矽氧烷冑結。“巴 10·如申請專利範圍第1項之形成絕緣層之方法，其^中十ρ 、緣膜係由一有機樹脂所形成。 /、邊絕 11· 一種製造一半導體裝置的方法，其包含： 以一絕緣膜材料塗佈具有一元件形成在其中的一半 導體基板來形成一塗佈膜，該絕緣膜材料包含至少第 一及第二聚合物，其平均分子量彼此並不相同；及弟 以 廷子束照射該塗佈膜時來加熱該塗佈膜來形成 具有一低介電常數的一絕緣膜。 12·如申請專利範圍第丨丨項之製造一半導體裝置的方法， 其中該塗佈膜在5 〇。(：到15(rc下加熱！到i 〇分鐘，接著 進一步加熱該塗佈膜在150t；a25(rc下進行1到1 〇分鐘 ，其係在以該電子束照射該塗佈膜時來加熱該塗佈膜 之前。 13.如申請專利範圍第1 1項之製造一半導體裝置的方法， 其中該塗佈膜係在以該電子束照射該.塗佈膜時來加熱 该塗佈膜之前，配置在一降低的壓力1χ1〇·^ 5〇〇 的環境中。 14·如申請專利範圍第1 1項之製造一半導體裝置的方法，其 中孩電子束的照射量係落在100及2,〇〇〇 μ(：/〇π12的範圍内。
    裝 訂 瓢
    申請專利範圍 15·如申請專利範圍第11項之製造一半導體裝置的方法， 其中當以該電子束照射該塗佈膜時所執行的加熱係在 一降低的壓力之下來進行，其範圍落在i及5〇〇 之間。 16. 如申請專利範圍第u項之製造一半導體裝置的方法， 其中當以孩電子束照射該塗佈膜時所執行的加熱係在 一氬氣（Ar)環境下來進行。 17. 如申請專利範圍第u項之製造一半導體裝置的方法， 其中當以該電子束照射該塗佈膜時所執行的加熱係在 2 5 0 C到4 5 0 °C下進行1到6 〇分鐘。 18·如申請專利範圍第1 1項之製造一半導體裝置的方法， 其中違第一聚合物具有一平均分子量為至少該第二聚 合物之1 0 0倍。 19. 如申請專利範圍第1 i項之製造一半導體裝置的方法， 其中該絕緣膜具有一甲基團做為一主要架構的矽氧烷 鍵結之一介電常數。 20. 如申請專利範圍第丨丨項之製造一半導體裝置的方法， 其中該具有一低介電常數之絕緣膜係由一有機樹脂所 形成。 21·如申請專利範圍第1 1項之製造一半導體裝置的方法， 進一步包含： . 在具有一低介電常數的該絕緣膜中形成一導線溝槽 及一孔洞之至少一個；及 埋入一銅（Cu)層在該導線溝槽及該孔洞之至少_個 ，並具有一阻障金屬層介於其間。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210x297公爱1
TW091105316A 2001-03-29 2002-03-20 Method of forming insulating film and method of manufacturing semiconductor device TW535202B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096678A JP2002299337A (ja) 2001-03-29 2001-03-29 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
TW535202B true TW535202B (en) 2003-06-01

Family

ID=18950569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091105316A TW535202B (en) 2001-03-29 2002-03-20 Method of forming insulating film and method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6784092B2 (zh)
JP (1) JP2002299337A (zh)
CN (1) CN1190827C (zh)
TW (1) TW535202B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
US7012268B2 (en) * 2003-05-21 2006-03-14 Asm Japan K.K. Gas-shield electron-beam gun for thin-film curing application
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
US7075093B2 (en) 2004-05-12 2006-07-11 Gorski Richard M Parallel multi-electron beam lithography for IC fabrication with precise X-Y translation
CN1787186A (zh) * 2004-12-09 2006-06-14 富士通株式会社 半导体器件制造方法
JP2008010441A (ja) * 2006-06-27 2008-01-17 Toshiba Corp シリコン酸化膜の形成方法
US9076645B1 (en) * 2014-05-08 2015-07-07 Globalfoundries Inc. Method of fabricating an interlayer structure of increased elasticity modulus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
US5268315A (en) * 1992-09-04 1993-12-07 Tektronix, Inc. Implant-free heterojunction bioplar transistor integrated circuit process
US5389363A (en) * 1993-04-23 1995-02-14 Revlon Consumer Products Corporation Cosmetic compositions for lengthening, coloring and curling eyelashes
US6652922B1 (en) 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
KR100220250B1 (ko) * 1996-10-19 1999-09-15 김영환 광전자 집적 회로의 제조 방법
FR2772602B1 (fr) * 1997-12-22 2000-01-28 Oreal Composition cosmetique sans transfert comprenant une dispersion de particules de polymere dans une phase grasse liquide et un polymere liposoluble
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
FR2795950B1 (fr) * 1999-07-08 2003-05-09 Oreal Mascara comprenant un polyurethane et des fibres
US6498399B2 (en) * 1999-09-08 2002-12-24 Alliedsignal Inc. Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
EP1314193A2 (en) * 2000-08-21 2003-05-28 Dow Global Technologies Inc. Organosilicate resins as hardmasks for organic polymer dielectrics in fabrication of microelectronic devices
US20020123240A1 (en) * 2000-11-30 2002-09-05 Shipley Company, L.L.C. Electronic device manufacture

Also Published As

Publication number Publication date
CN1190827C (zh) 2005-02-23
CN1379450A (zh) 2002-11-13
JP2002299337A (ja) 2002-10-11
US6784092B2 (en) 2004-08-31
US20020142623A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP3276963B2 (ja) 誘電体フィルムを基盤上に形成する方法
TW536759B (en) High temperature short time curing of low dielectric constant materials using rapid thermal processing techniques
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
WO1991012630A1 (en) Spin-on glass processing technique for the fabrication of semiconductor devices
TW200535952A (en) Method of manufacturing semiconductor device
JPH11297686A (ja) 半導体装置の製造方法
TW201020107A (en) Peeling film, ceramic part sheets and method for manufacturing the sames, and method for manufacturing a ceramic part
US7071539B2 (en) Chemical planarization performance for copper/low-k interconnect structures
TW535202B (en) Method of forming insulating film and method of manufacturing semiconductor device
US20030157781A1 (en) Method of filling trenches
JPS59154029A (ja) 絶縁膜形成方法
TW502405B (en) Semiconductor device and semiconductor device manufacturing method
US20100301495A1 (en) Semiconductor device and method for manufacturing same
TW559860B (en) Method for manufacturing semiconductor device
TW457558B (en) Semiconductor device and manufacturing method thereof
JP2006503165A (ja) オルガノシロキサン
JP2006222171A (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
TW471129B (en) Method for making a semiconductor device
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
JP2003197621A (ja) 埋め込み配線の形成方法
TW525267B (en) Method for the fabrication of an integrated semiconductor component
TW201923968A (zh) 半導體裝置之製造方法
TW511233B (en) Oxygen-doped silicon carbide etch stop layer
KR101020164B1 (ko) 진보된 마이크로전자적 응용을 위한 평탄화 막, 및 이를제조하기 위한 장치 및 방법
TW409283B (en) Integration of LOW-K polymers into interlevel dielectrics using controlled electron-beam radiation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees