CN1375111A - 用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜 - Google Patents

用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜 Download PDF

Info

Publication number
CN1375111A
CN1375111A CN00811030A CN00811030A CN1375111A CN 1375111 A CN1375111 A CN 1375111A CN 00811030 A CN00811030 A CN 00811030A CN 00811030 A CN00811030 A CN 00811030A CN 1375111 A CN1375111 A CN 1375111A
Authority
CN
China
Prior art keywords
teos
precursor
omts
film
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00811030A
Other languages
English (en)
Inventor
S·简
Z·袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML US Inc
Original Assignee
ASML US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML US Inc filed Critical ASML US Inc
Publication of CN1375111A publication Critical patent/CN1375111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种在具有至少一个室的化学气相沉积系统中,在半导体基片的表面上沉积氧化物薄膜的方法,该方法包括如下步骤:向所述的室提供烷基硅氧烷前体、臭氧;并将所述的烷基硅氧烷前体与臭氧进行热反应从而在基片的表面上沉积氧化物薄膜。

Description

用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜
                    发明领域
本发明涉及在半导体基片的表面上沉积氧化硅薄膜的方法，更具体地说，本发明涉及用烷基硅氧烷低聚物前体和臭氧通过化学气相沉积法沉积薄膜。
                    发明背景
二氧化硅的化学气相沉积(CVD)是一种广泛使用的制造技术，它可用于沉积在半导体生产中使用的电介质薄膜或层。当前主要使用两种CVD法在半导体基片或晶片上沉积二氧化硅(SiO2)。这两种主要的方法是硅烷/氧气(SiH4/O2)法和三乙氧基硅烷/臭氧(TEOS/O3)法。其中，由于用TEOS/O3法沉积的SiO2薄膜质量优异，尤其是其薄膜的填缝能力，所以该方法已广泛地用于半导体的生产。在目前超大规模集成电路(VLSI)制造中，这一优点对于减少半导体设备部件的形体尺寸和增加其纵横比变得尤为重要。因此，人们正在努力增强TEOS/O3法的填缝能力。
除了了解和改进TEOS/O3法以得到更好的填缝能力的工作以外，人们还努力开发可用于沉积SiO2薄膜的新的有机硅前体，其与TEOS/O3法沉积的薄膜相比性能优越或相当。这些新的有机硅前体包括六甲基二硅氧烷(HMDSO)，六甲基二硅氮烷(HMDS)，八甲基环四硅氧烷(OMCTS)，和2，4，6，8-四甲基环四硅氧烷(TMCTS)。与用TEOS/O3法沉积的薄膜相比，由这些前体沉积的SiO2薄膜的性能与其类似或更差，因此与现有的TEOS/O3化学过程相比没有优越性。
在新的化学前体开发过程中，必须考虑到不同类型的CVD系统。在半导体工业中可使用各种CVD系统，并且通常分成两组：热系统和等离子体增强系统。热系统利用热能分离化学前体，并经反应而在基片上沉积出一层或薄膜。热CVD系统通常在大气压(称为APCVD系统)或低压(称为LPCVD系统)下工作。与之相比，等离子体增强系统利用离子化的气体(即等离子体)来分离化学品。当用此两种类型的系统去实现相同的功能时，即都在基片沉积出一层时，两个系统会使用完全不同的反应器和系统设计并且在完全不同的反应动力学和工艺条件下操作。现已发现，当一种工艺化学适于一种类型的CVD系统时，它就不再适于另一种类型的CVD系统。例如，作为前体的硅烷和氧气(SiH4/O2)是可反应的，并且能发生爆炸，因于此问题，TEOS/O3前体化学可广泛的应用在热CVD型系统中。TEOS/O2前体化学用在等离子体CVD型系统中是很适合的，而TEOS/O3前体化学却不是这样。现已发现SiH4/O2前体化学可用在等离子体CVD系统中。
当上述前体化学广泛的用在半导体工业上时，特别是当设备的密度降低并且要求薄膜的填缝性能增加时，就需要不断的去开发改进的前体化学及其工艺。而且，常规的前体的成本和/或消耗较高，因此需要开发新的、低价格和/或消耗的前体。
                     发明概述
因此，本发明的一个目的是提供一种改进的前体化学以及在半导体基片的表面上沉积氧化物薄膜或层的方法。
本发明的一个相关目的是提供一种可促进降低CVD系统的所有者成本(CoO)的沉积薄膜的方法。
本发明提供一种用挥发性烷基硅氧烷前体沉积氧化物薄膜或层的方法。具体地说，本发明的烷基硅氧烷前体具有下面的通式：(CH3)3Si[OSi(CH3)2]nOSi(CH3)3，其中，n＝1和2。这种前体可与臭氧发生热反应生成用于在半导体基片的表面上沉积的二氧化硅，并且其最大的好处是它可用于亚(sub)0.18微米设备的场合。实际上，很早就有人研究过这种烷基硅氧烷-六甲基二硅氧烷的二聚物。特别有利的方法为热CVD法，该方法不需要使用复杂的等离子体CVD技术。此外，通过在臭氧存在下将掺杂剂前体例如磷和/或硼前体与烷基硅氧烷前体共注射，用本发明的热CVD法也可形成磷硅酸盐玻璃(PSG)，硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)薄膜。发明人发现用本发明的方法与用传统的TEOS相比可显著地降低化学品的使用并获得优异的填缝，同时保持了相同的薄膜质量和沉积速率。此外，根据本发明的一个实施方案，八甲基三硅氧烷(OMTS)在气相中与臭氧混合。现已发现该OMTS法与传统的TEOS法相比在废气管线中产生较少的颗粒，这样在大批量生产过程中可显著地减少对腔室废物的清除。发明人还发现根据本发明方法，二氧化硅的沉积速率对晶片温度的敏感度要比传统方法要差，这是一个改进二氧化硅沉积厚度均匀性十分重要的因素。
                 附图的简要说明
本发明的其它目的和优点在参照附图阅读了本发明的详细描述和所附的权利要求后将变得一目了然。
图1是本发明方法使用的CVD系统的一个实施方案的示意图，
图2是本发明方法使用的注射器的一个实施方案的示意图。
图3为在200托，O3∶Si＝10.3并且Si流速为0.009mol/min下，传统前体和本发明一个前体的沉积速率随温度而变化的图。
图4是在30∶1BOE下，传统前体和本发明一个前体的沉积蚀刻比(与热氧化物相比)随沉积温度变化的图。
图5是在900℃的N2中沉积薄膜时，传统前体和本发明一个前体在30分钟内收缩量随沉积温度变化的图。
图6是Si∶O3＝10.3并且Si流速为0.009mol/min下，传统前体和根据本发明一个实施方案前体的沉积速率随压力而变化的图。
图7是在30∶1BOE下，传统前体和本发明一个前体的沉积蚀刻比(与热氧化物相比)随压力变化的图。
图8说明了在900℃的N2中沉积薄膜时，在30分钟内收缩量随传统前体和本发明一个前体的压力的变化。
图9说明了在200托和450℃下，传统前体和本发明的一个前体的沉积速率随O3∶Si的变化。
图10a-c为扫描电子显微镜照片，它说明了在450℃，600托以及O3∶Si＝10.3下沉积的传统前体的填缝能力；和分别在500℃，200托，O3∶Si＝5以及500℃，200托，O3∶Si＝11.0下沉积的两个本发明前体的填缝能力。
图11示出了OMTS和TEOS的填缝能力随沉积速率的变化。
图12说明了在450℃和200托下沉积薄膜的应力随传统前体和本发明一个前体的O3∶Si比的变化。
图13是根据本发明另一实施方案，在大气压下不同O3∶Si比下，沉积速率随温度而变化的图。
图14说明了在大气压下实现不同O3∶Si比的情况下，WER随沉积温度的变化。
图15说明了在大气压下，不同O3∶Si比的情况下，收缩量随沉积温度的变化。
图16示出了在大气压下，不同温度的情况下，沉积速率随O3∶Si比的变化。
图17a-c为扫描电子显微镜照片，它说明了在大气压下用a)在500℃，O3∶Si＝12的TEOS；b)在550℃，O3∶Si＝12的TEOS；以及c)在450℃，O3∶Si＝12的TEOS下沉积的层的填缝。
图18a-c为扫描电子显微镜照片，它说明了在大气压下用a)在500℃，O3∶Si＝12的OMTS；b)在550℃，O3∶Si＝12的OMTS；以及c)在450℃，O3∶Si＝12的OMTS下沉积的层的填缝。
图19示出了在大气压下，不同的O3∶Si比下，沉积应力随温度的变化。
                发明的详细描述
本发明提供一种用烷基硅氧烷前体通过热化学气相沉积在基片的表面上沉积氧化物薄膜或层的方法。具体地说，烷基硅氧烷前体具有下述通式：
            (CH3)3Si[OSi(CH3)2]n OSi(CH3)3其中n为1或2。
因此，适合本发明的烷基硅氧烷前体包括：八甲基三硅氧烷(OMTS)和十甲基四硅氧烷。在热CVD系统中烷基硅氧烷前体可与臭氧反应，从而在基片的表面上沉积氧化物层或氧化物薄膜(例如二氧化硅)。
本发明的方法还包括在沉积室中使烷基硅氧烷前体与臭氧进行热反应，从而在基片的表面上沉积氧化物薄膜。热反应是在约300～600℃，优选在约350～550℃，最优选在约450～550℃的温度下进行的。反应可在CVD室中的不同压力下进行。在一个实施方案中，该方法是在低压下，具体地说在约100～700托，更优选在200～600托的压力下进行。在另一实施方案中，该方法在大气压下，即约760托下进行。
本发明方法的另一重要方面是反应物的浓度比或Mol％，具体地说，在烷基硅氧烷前体中臭氧与硅含量的摩尔比(表示为O3∶Si)。当在低压下工作时，臭氧与硅的摩尔比为约3～20Mol％，更优选为约5～15Mol％，最优选的O3∶Si的比为6～14Mol％。当在大气压下工作时，臭氧与硅的摩尔比为约3～20Mol％，更优选为约5～15Mol％，最优选的O3∶Si的比为6～14Mol％。为了实现这一浓度比要适当的选择烷基硅氧烷前体的气流速率。气流速率的实际数值可根据许多已知的因素来改变，例如装置的设计，工作压力，以及所需沉积速率。
在图1中说明了适于实施本发明方法的一种热CVD系统20。图1是CVD系统20的一个简化的示意图，该CVD系统20通常包括一CVD室22，该室内含有一加热卡盘或基座24，用于支撑与注射器28相邻的晶片或基片26。在注射器28和基片26之间形成沉积区30。该基片可通过平移装置32相对于注射器28移动。值得注意的是，虽然显示出了一种CVD系统，但是本发明的方法也可用其它的热CVD系统来实施，例如在US4834020中描述的传送带化大气压(conveyorizedatmospheric pressure)CVD(APCVD)系统，在此引入本文以供参考。
本发明的烷基硅氧烷前体通常为液态并且必须在引入注射器28之前蒸发。液态烷基硅氧烷前体可通过液体流量计(LFM)34计量，而后在可商购的定向液体注射器(DLI)36中蒸发。蒸发的烷基硅氧烷前体从DLI36中排出，然后输送到注射器28。液态前体也可用扩散器来蒸发。扩散器在本领域是众所周知，任何合适类型的扩散器都可使用，例如在US5078922中所描述的那些。
为沉积薄膜，将烷基硅氧烷前体和其它反应性的和惰性气体输送到注射器28中。在图2中更加详细地描述了适于实施本发明方法注射器的一个实施方案。通常注射器28是由多个交叉沟或沿注射器28长度方向延伸的压力通风系统40组成，每个压力通风系统40通过窄槽状通道46与共同的气体传输面44相连，通道46也是沿注射器28的长度方向延伸的。气体经气体传输面44排到位于晶片基片26上面的沉积区30上。在低压实施方案中，优选沉积气分别喂入每个压力通风系统40中。废气通道48可从沉积区30去除未反应的气体和副产物。可用泵(未示)来对室进行排气。在低压实施方案中，优选室中的压力为约200～600托。在大气压的实施方案中，室中的压力保持在约760托。注射器还公开在US5683516以及专利申请系列号为09/113,823(Attorney Docket No.A-59471-4/AJT/MSS)中，在这里将它们作为参考资料引入。虽然已描述了注射器的一个具体的实例，但可以理解许多其它类型的注射器也适合于实施本发明的方法。
为了沉积薄膜，优选气相的烷基硅氧烷用惰性气体，例如氮气进行稀释并流到注射器28中。在此情况下，其它的反应气体，臭氧(O3)也可输送到注射器28中。在气体注射器的出口处，烷基硅氧烷蒸气与臭氧混合并被输送到晶片或基片的表面上。当压力为200～600托或在大气压下时，优选将基片加热到约300～600℃。
烷基硅氧烷在气相中与臭氧反应形成另外的中间体。沉积速率随该速率变化，另外也取决于操作条件。烷基硅氧烷和中间体扩散到加热的表面上，反应后在基片的表面上形成固体薄膜。
特别有利的是，本发明的烷基硅氧烷前体含有一个以上的Si原子/前体分子。传统的TEOS前体仅含有一个Si原子/前体分子。因此，当达到相同的沉积速率的时候，与等量的TEOS相比，本发明所使用的前体总量减少了。用较少的前体是非常有益的，例如可抑制粉末的形成并且与传统的TEOS/臭氧法相比，所形成的副产物的数量也较少。所以，受副产物和粉末形成影响的系统的寿命得到了增强并且还减少了粉末形成的问题。
而且，由于烷基硅氧烷分子与TEOS相比具有一个以上的Si原子，所以用本发明方法沉积的二氧化硅的量更大。此外，现已发现烷基硅氧烷的扩散速率仅比TEOS小一点。当与传统的TEOS比较时，这两个因素使得本发明的前体具有相当的或增强的填缝能力。
在本发明的另一方面中，烷基硅氧烷前体可与掺杂剂，例如烷基硼酸盐和/或烷基磷酸盐或烷基亚磷酸盐在气相中混合并与臭氧共同注射到基片表面上从而生成掺杂的二氧化硅例如BSG，PSG和BPSG。
特别有利的是，当使用等量的传统TEOS前体时，本发明的方法可用相同量的、达到较高沉积速率的前体分子引入一个以上的Si原子。另外，用较少量的烷基硅氧烷化学品可获得与传统的TEOS/O3法相同的产量。这样就降低了运转半导体加工设备的所有者成本(CoO)3倍或更多。
根据本发明，在不降低沉积速率的情况下，通过引入少量的化学品，因气相反应形成的粉末有所减少，这是因为在气相中气相反应随化学浓度而变化。因此，可显著减少在室中和排气区域中的沉积前馏分的清除，这是一个巨大的进步。而且，较低的流速也减少了副产物的形成。这提高了CVD系统中部件的寿命，这些部件由于长期暴露于这些副产物中并被这些副产物侵蚀而退化并腐蚀。
发明人发现根据本发明的前体和方法沉积的薄膜与传统的TEOS法沉积的薄膜相比，具有较低的温度敏感性。TEOS对温度非常敏感。前体的温度敏感性对在晶片上沉积薄膜的厚度均匀性有着显著的影响。这就对沉积设备，特别是对晶片的载体提出了严格的要求，以便提供均匀加热。当前，用TEOS法沉积的薄膜是受到限制的，并且不能获得不均匀度低于约2％的薄膜，而且在工业上需要达到约1％数量级的较低的不均匀度。
下面提供许多实施例。根据本发明的方法，测试八甲基三硅氧烷(OMTS)，评估用OMTS沉积的薄膜，并与传统的TEOS/O3法进行比较。下述实施例仅用于说明的目的，而并不意味着对本发明范围的限制。
OMTS和TEOS的某些性能列于下面的表1中。根据本发明的一个实施方案，该方法是用OMTS在300～500℃的温度范围内，在约200～600托的可变压力范围内(即，低压)，以及用O3作为共反应物的条件下进行的。为了进行比较，也用TEOS法沉积薄膜。研究改变温度，压力，和臭氧浓度对沉积速率和沉积薄膜的碳含量的影响。薄膜质量诸如蚀刻速率，收缩量，碳含量和沉积薄膜的应力，与用传统TEOS/O3法沉积的SiO2薄膜进行比较。还要研究OMTS和TEOS沉积薄膜的填缝能力。根据本发明的另一实施方案，该方法是在大气压下进行的。也要研究改变温度，O3浓度对沉积速率和沉积薄膜中碳控制和薄膜质量的影响。
               表1.OMTS和TEOS的物理性能
      前体               OMTS             TEOS
     分子式            C8H24O2Si3          C8H20O4Si
     分子量               236              208
     凝固点              -82℃             -85℃
      沸点              153℃             167℃
      比重               .81             .94
    蒸气压数据          In Pv(kPa)＝141.67-[10826.6/T(K)]-18.8In T(K)+1.23×10-5T(K)2          In Pv(托)＝19.3197-[5562.3/T(K)]
  在20℃的蒸气压               4托             2托
实验分别是在图1和2中所示的配有线形注射器的CVD系统中进行的。真空泵(未示出)与室相连，并通过阀与之隔离，以便将室中的压力控制在低于大气压的压力下。TEOS和OMTS的液体流速是通过液体流量计(LFM)控制的，并将其输送到DLI，在那里所有注入的流体完全蒸发。用温度控制器监测并控制蒸发器的温度。然后，将蒸气同稀释的氮一起输入如图2中所示的注射器的入口40。将DLI36通向注射器28的管线加热到120℃以防止前体蒸气冷凝。
通过将氧气通入Sumitomo(Model SGN-04CUA-95-8)臭氧发生器(未示)来产生臭氧。来自于臭氧发生器的排出物是由氧气和臭氧的混合物组成的，该混合物与作为稀释气体的氮气在一起通过注射器28的出口40引入反应器中。臭氧浓度可通过改变供应到生成臭氧的电解池的功率来改变。
臭氧、OMTS和氮气由注射器输送到加工室中。在该实施方案中，加工室使用了三个注射器，气体分别输送到端口40和每个注射器28中。用侧端口41和通道47将氮气流供给到注射器28的侧面，该侧面有助于隔离沉积区30并且可减少注射器28和室22的表面上粉末的集结。气体在每个注射器28的任一侧上通过排气通道48排出。虽然用具体的注射器进行了描述，但本领域的普通技术人员可以理解使用其它的注射和热CVD系统结构也可实施本发明的方法。
晶片放在用铬镍铁合金加热器26加热的铝卡盘24上。晶片的表面温度用在400℃～500℃下温度校准规范为±1.6℃的热电耦(TC)晶片来测量。加热卡盘24与传送器32相连，以便使晶片在注射器下面以变速沿直线移动。这样可以通过控制卡盘24的速度来控制沉积时间。
在可变的压力下进行实验(低压)
在各种加工条件下，在200mm p型[100]硅基片上沉积薄膜。更具体地说，薄膜用本发明的OMTS进行沉积。为了进行比较薄膜还要用传统的TEOS进行沉积。加工条件列于下面的表2中。
        表2.沉积法的条件
        压力(托)      200-600
      晶片温度(℃)      300-500
    TEOS流速(mol/min)OMTS流速(mol/min)      9×10-33×10-3
    臭氧/氧流速(slm)        30
    臭氧浓度(g/m3)      75-165
    入口稀释氮(slm)        25
    出口稀释氮(slm)        25
    分离器氮流(slm)        10
    扩散器温度(℃)        140
在每种条件下进行三到五次沉积。由于晶片上的沉积极不均匀，因此采用Prometrix spectromap(Model SM200/E)在除了10mm边缘以外的49个点测量薄膜的厚度。这是由于在实验过程中晶片温度极不均匀，从晶片边缘的约265℃变化为晶片中心的约301℃。因此，在该项工作中所报导的沉积温度相当于晶片中心的温度。尽管去除了10mm的边缘，但沉积的均匀性还有7-15％1σ变化。当温度从300℃增加到500℃时，均匀性增加。这是因为随着温度的增加，沉积变为传质控制而不是动力学控制，因此沉积成为气流场的函数而不是温度的函数。所以上述观察结果暗示出气流场比温度更均匀。
在保持在室温下的30∶1BOE溶液中蚀刻薄膜，蚀刻前后测量其厚度以测定其蚀刻速率。晶片在900℃氮气(N2)环境下于加热炉(Canary，NOBLE IPS 812)中退火30分钟。通过在退火前后测量厚度来测定收缩量。应力是在干燥的N2环境下用应力计(Tencor，FLX-2410)测量的。在薄膜中的碳含量是用带有6KeV能量的O2离子束(Charles Evans&Associate，California)的基于四极的二次离子质谱法(SIMS)进行分析的。被组成一定图案的晶片是通过次级电子显微镜(SEM)(Philips XL40 FEG)进行分析的以测量其填缝程度。
现在讨论实验的结果。如上所述，与在一个TEOS分子中含有一个硅原子相比，每个OMTS分子含有三个硅原子。因此，在TEOS和OMTS沉积的薄膜间的比较是基于前体的摩尔数或硅(Si)的摩尔数。下面讨论其结果。正如在图中所说明的，这些结果是以Si的摩尔数而不是以前体分子的摩尔数表示的，并且将在相关的地方讨论一下使用它作为参照的含义。
沉积温度在300～500℃的范围内变化，并且要研究其对沉积速率和薄膜性能例如湿蚀刻比，收缩量和填缝能力的影响。压力、臭氧对硅的浓度比(O3∶Si)以及Si的流速，分别在200托以及10.3和0.009mol/min下，保持恒定。比较TEOS和OMTS的结果并列于图3，4和5中。
图3说明了沉积速率随温度的变化，它表明了当沉积温度从300～400℃时，OMTS的沉积速率从约25/min增加到200/min，然后随着温度增加到500℃而略有降低。尽管当温度增加到500℃时，沉积速率显示出明显的降低，但TEOS的沉积速率随温度变化还是表现出了类似的趋势。对于用不同Si源例如TEOS和OMCTS的O3基化学来说，这一趋势在文献中已有报导。在高温下沉积速率的降低要归因于寄生气相反应。这表明沉积速率达到最大值时的温度对于TEOS/O3而言会随着压力的增加而降低。
在200托，300～400℃的温度下，与OMTS相比，TEOS沉积速率会随着温度更快的增加。这表明与TEOS相比，对于OMTS而言由于晶片表面温度的变化，薄膜厚度的变化是很小的，这正是人们所希望具有的性能。
图3还表明，在200托的压力下OMTS的沉积速率总比TEOS的沉积速率低，即使在Si流速相同的情况下也是如此。这是因为当OMTS的流速为TEOS流速的三分之一时，用OMTS的Si浓度仅是TEOS的Si浓度的三分之一。
值得注意的是，根据本发明的方法，通过调节卡盘的水准并通过改变输送管线的温度用OMTS就可实现图3中所示的将尽三倍的沉积速率。这些速率没有被报导的原因是因为基线是建立在不同于最佳条件的水平条件下的。其最显著的优点就在于由TEOS提供的相同的沉积速率可通过仅使用三分之一量的OMTS就可实现。这样可将成本降低6倍，因为OMTS的成本大约为TEOS成本的一半(TEOS～28美分/g和OMTS～16美分/g)。
薄膜的另一重要性能是湿蚀刻比。湿蚀刻比(WER)是通过将沉积的CVD薄膜的蚀刻速率与热氧化物的蚀刻速率进行比较测定的。在图4中，200托，O3∶Si＝10和Si流速为0.009mol/min下示出了WER随沉积温度的变化。数据表明对于用OMTS沉积的薄膜的WER，不论沉积温度怎样变化，其基本上恒定地保持在约3，而对于用TEOS沉积的薄膜而言，当沉积温度从300℃增加到500℃时，其WER从约7降低到约3。这表明由TEOS沉积的薄膜密度会随沉积温度的增加而增加，但当使用OMTS时，其相对于沉积温度是相当恒定的。
图5示出了在不同沉积温度下由TEOS和OMTS沉积的SiO2薄膜的收缩量。压力恒定在200托，O3∶Si＝10，Si的流速为0.009mol/min。与用TEOS沉积的薄膜的收缩量相比，用OMTS沉积的薄膜的收缩量要略微偏低。薄膜的收缩量(由TEOS和OMTS沉积)会随着沉积温度从300℃增加到450℃而降低，然后在500℃下恒定在收缩量约为5％。
薄膜的收缩归因于(基于对热解吸的研究)与水有关的物质，例如H2O，OH，O和H2，O2以及与乙氧基有关的物质例如OC2H5，OC2H4，C2H5和C2H4的损失，它们的产生是由于前体不完全分解造成的。高温将导致前体更完全的分解并因此会使收缩量降低。
用OMTS沉积的薄膜的碳含量从300℃(200托，O3∶Si＝10)时的约2×1019原子/厘米3降低到450℃(200托，O3∶Si＝10)时的约2.5×1018原子/厘米3。这最可能是由于在较高的温度下发生了更完全的分解。由TEOS沉积的薄膜的碳含量从300℃(200托，O3∶Si＝10)时的约2×1018原子/厘米3降低到450℃(200托，O3∶Si＝10)时的约1×1018原子/厘米3。因此，由TEOS沉积的薄膜中碳的含量更低，尤其是在较低的沉积温度(300℃)下。
上述数据表明，考虑到由TEOS和OMTS沉积薄膜的沉积速率，WER和收缩量，在400～450℃的温度范围内运转将会得到最好的薄膜质量。接着测定在该温度范围内压力的作用。下面将在不同的部分讨论温度对填缝能力的影响。
CVD室22的工作压力在400℃和450℃下从200托变为600托，下面将探讨一下其对薄膜性能的影响。正如图6中所描述的那样，用TEOS和OMTS沉积的速率会随着压力的增加而增加。该沉积速率的增加可能是归因于前体的分压随压力的增加而增加。
虽然在图6中没有表示，但在700托，400℃下，用OMTS会使沉积速率高达1000/min。对于等量的可利用硅而言，考虑到OMTS的流速为TEOS流速的将近三分之一，人们可仅使用三分之一量的OMTS，并且还可达到与TEOS相同的产量。这样可明显的降低CVD系统所有者成本(CoC)并使得工艺取得显著的进步。
参考图7，它进一步说明了增加压力会导致在400℃下用TEOS或OMTS沉积的薄膜的WER的增加。但WER在450℃下无论压力如何始终保持恒定。这就和文献中报导的TEOS的研究结果相一致。优选本发明的方法工作在450℃或更高的温度下，而不是400℃的温度，以便压力的变化不会显著的影响WER。
图8显示了压力对薄膜收缩量的影响。数据显示收缩量通常会随着压力(即沉积速率的增加)而增加。在较高的压力和沉积速率下，前体的分解可能相对不完全，这会导致在退火循环过程中，大量的有机和水状物质排出。但为了能得出确定的结论还需要对其作进一步的研究。
当压力增加到600托时，在200托(450℃，O3∶Si＝10)下用OMTS沉积的薄膜中碳含量恒定地保持在2.5×1018原子/厘米3。类似地，当压力增加到600托时，在200托(450℃，O3∶Si＝10)下用TEOS沉积的薄膜中碳含量恒定地保持在1×1018原子/厘米3。
下面将评估臭氧与硅的浓度比(O3∶Si)。图9表明O3∶Si比从约5增加到11将导致TEOS和OMTS的沉积速率呈直线上升。这就与文献中报导的TEOS的研究结果相一致。对于TEOS和OMTS两者而言，WER和收缩量没有随O3∶Si比的增加显示出任何可感知的变化。WER对于TEOS和OMTS来说，分别恒定地保持在约4和3。O3∶Si比没有影响对于TEOS和OMTS分别恒定保持在约8和6的收缩量。
在半导体制造中，薄膜的填缝能力是特别重要的。当设备的密度缩小时，薄膜的填缝能力就变得更为重要。用本发明方法沉积薄膜的显著优点在于与传统的TEOS薄膜相比，它极大的改进了填缝能力。由此来评估填缝能力，上面的分析表明与在300-400℃下的TEOS和OMTS相比，在约400-500℃下的操作将会得到更好的薄膜质量(低的WER和收缩量)。因此，根据本发明方法沉积的薄膜的填缝能力与在下面的加工条件：温度为400-500℃，压力为200-600托下的TEOS薄膜进行了比较。
如图10b所示，用TEOS作为前体可完全填充的最小形体尺寸为约0.7μm，纵横比为1.0。TEOS薄膜是在450℃，600托和O3∶Si＝10.3下沉积的。小于0.7μm的形体尺寸不能用TEOS作为前体通过改变温度(400℃～500℃)或改变压力(200～600托)来填充。
如图10b所示，用OMTS作为单体可完全填充的最小形体尺寸为约100nm，纵横比约为8。OMTS薄膜在500℃，200托以及O3∶Si约为5.0(沉积速率约为100/min)下沉积。
对于图11中所示的用TEOS和OMTS沉积的薄膜而言，完全填充的最小形体尺寸的间隙以沉积速率的函数(这可认为是Thiele模数的测量)作图。在图11中与数据点相邻的数值代表纵横比。对于沉积速率大于250/min的数据点(右上角)，其所代表的纵横比为1.0。这些数据与Thiele模数的理论基础相一致。它表明能用OMTS而不能用TEOS完全填充较小的形体尺寸。
最后随450℃沉积温度和200托的压力下O3∶Si比的变化来测量由OMTS和TEOS沉积的薄膜的应力。数据显示在图12中，它说明对于TEOS和OMTS两者而言，沉积薄膜的应力为拉伸应力，并且随着O3∶Si比的增加而保持恒定。另外，由这两种前体形成的薄膜的沉积应力似乎是相当的。
本发明方法的另一优点是减少了有害粉末的集结。用现有技术的TEOS法会在CVD反应期间发生明显的粉末(通常为氧化物和副产物)形成现象。粉末沉积在注射器和室的表面上，阻塞排气管线并损害泵。粉末也是薄膜中最重要的微粒污染源。粉末的集结降低了CVD系统的寿命，并且由于必须将粉末不断地从表面上清除掉，所以增加了系统的停机时间。本发明的烷基硅氧烷前体减少了粉末的集结，因为仅需要较少的化学品沉积同样量的氧化物，因而产生的副产物的量也较低。此外，发明人相信，烷基硅氧烷化合物(特别是OMTS)比TEOS更稳定并且在气相中不太可能发生反应，因此产生的颗粒也很少。
在大气压下进行实验
在本发明的另一说明性实施方案中，本发明的方法是在大气压下运转的商用WJ-999APCVD系统中实施的。由于流体控制(flowcontainment)问题，所以仅用头两个室沉积。在每个温度设置点记录下系统的情况以便左、右和中心彼此都在5℃的范围内。为了将化学流体从60sccm/室(对于TEOS)减少到20sccm/室(对于OMTS)，OMTS的扩散器温度降到50℃(与TEOS的75℃相比较)。对系统不再作其它的改变。通过注射器端口混合的OMTS、氮气和臭氧气流在分别通过入口、分离器和出口时保持在6slm，14slm和10slm。臭氧浓度在每个温度下从158-66g/m3变化以致于O3∶Si的比变为12，10，7和5。沉积温度以50℃的间距从350℃变为550℃。不向系统中加入掺杂剂。
采用Prometrix spectromap(Model SM200/E)在除了6mm边缘以外的49个点测量薄膜的厚度。在保持在室温下的30∶1BOE溶液中蚀刻具有沉积薄膜的晶片，蚀刻前后测量其厚度以测定其蚀刻速率。晶片在900℃的N2环境下于加热炉(Canary，NOBLE IPS 812)中退火30分钟。通过在退火前后测量厚度来测定收缩量。应力是在干燥的N2环境下用应力计(Tencor，FLX-2410)测量的。被组成一定图案的晶片通过次级电子显微镜(SEM)(Philips XL40 FEG)进行分析以测量其填缝程度。它们在30∶1的BOE溶液中被蚀刻20秒钟。
在较宽泛的加工条件下进行TEOS和OMTS沉积SiO2膜的实验。由TEOS和OMTS沉积的薄膜间的比较是基于Si的摩尔数而不是基于前体的摩尔数。
沉积温度在350～550℃间变化，在四个不同的O3∶Si值下研究其对沉积速率和薄膜性能例如湿蚀刻比、收缩量和填缝能力的影响。在图13，14和15中说明了TEOS和OMTS的比较结果。
具体地说，图13表明当在约2000/min下，沉积温度从350℃增加到550℃时，OMTS的沉积速率保持恒定。与之相比，TEOS的沉积速率会随着沉积温度的增加而急剧地降低。值得注意的是，在较低的温度下，TEOS和OMTS的沉积速率明显不同。可是，在500℃或更高的温度下，即使OMTS的流速为TEOS的三分之一两者的速率也是相当的。这就说明OMTS的反应性要比TEOS的低，因此，沉积速率对沉积温度的变化不那么敏感。换句话说，OMTS比TEOS显示出了更低的温度敏感性，由此用OMTS沉积的薄膜比用TEOS沉积的薄膜在厚度上显示出较低的不均匀性。
通过将CVD薄膜的蚀刻速率与热氧化物的蚀刻速率进行比较来测定湿蚀刻比(WER)。图14中的数据表明OMTS和TEOS的WER是可比较的并且如所期望的那样随沉积温度的增加而降低。
图15示出了在不同的沉积温度下由TEOS和OMTS沉积的SiO2薄膜的收缩量。与用TEOS沉积的薄膜相比，尤其是在低于400℃的温度下，用OMTS沉积薄膜的收缩量要略微偏低。薄膜(由TEOS和OMTS沉积的)的收缩量会随沉积温度从350℃增加到500℃而降低，然后在500℃下基本恒定地保持在约4.5％。
图16表明O3∶Si比从约5增加到12会导致OMTS的沉积速率直线的增加。可是，在TEOS情况下沉积速率相对于O3∶Si比显示出最大值。这一数据进一步证实了在气相中OMTS(与TEOS相比)较低的反应性。对于TEOS和OMTS而言，WER和收缩量随着O3∶Si比的增加没有显示出任何可感知的变化。
在IBM STI晶片上评估前体的填缝能力，其结果将用这些结构进行讨论。图17a-c扫描电子显微镜(SEM)照片显示出在不同的加工条件下由TEOS法实现的填缝。这些图表明在500℃或更高的温度下(图17a)TEOS能用倾斜的(sloped)侧壁完全填充大小为0.13μm，纵横比约2的间隙。可是，在550℃下接缝就变得一目了然(图17b)。在450℃或更低的温度下，虽然没有键孔形成(图17c)但接缝也是显而易见的。平均填缝能力会随着O3∶Si比的降低而降低。
用OMTS也同样显示出这一趋势，正如在图18a-c的SEM照片中所说明的那样。在500℃(图18a)完成填缝，而在550℃(图18b)和450℃(图18c)接缝是显而易见的。可是，在OMTS的情况下，与TEOS相比，填缝能力随着O3∶Si比的降低急剧地下降。应该提到的是OMTS的填缝能力可通过进一步增加O3∶Si的比来改进。
随沉积温度的变化测量由OMTS和TEOS沉积的薄膜应力，其数据列于图19中。在所有情况下沉积薄膜的应力为拉伸应力。因为一些晶片是在30分钟的操作中测量的，而其它的晶片是在2～3个小时后测量的。(由于受到逻辑的约束)这些数据应仅视为是定性的。数据表明，用TEOS和OMTS沉积的薄膜的沉积应力是相当的。在TEOS的情况下，较高的O3∶Si比将导致较高的沉积应力。这一趋势似乎与OMTS的情况相反。现在还没有其它确定的结论。
用烷基硅氧烷前体沉积的二氧化硅薄膜，其质量例如湿蚀刻比、收缩量、碳含量和填缝能力与由TEOS沉积的薄膜是相当的。另外，前体要比TEOS用的少，因而与TEOS相比产生的副产物也较低。这就会增加注射器和CVD室的寿命。由于使用了三分之一量的化学品，所以OMTS的薄膜沉积速率要比在摸索条件下的OMTS的沉积速率低。可是，甚至当使用三分之一的OMTS(与TEOS相比)时，其沉积速率也可与TEOS的沉积速率相比。
虽然本发明参照几个具体的实施方案进行了描述，但这些描述仅是说明性的，它并不构成对本发明的限制。本领域的普通技术人员所进行的各种改进都没有脱离本发明的范围。

Claims (6)

1.一种在具有至少一个室的化学气相沉积(CVD)系统中，在半导体基片的表面上沉积氧化物薄膜的方法，该方法包括如下步骤：
向所述的室提供具有如下通式的烷基硅氧烷前体：
             (CH3)3Si[OSi(CH3)2]n OSi(CH3)3
其中n为1或2；
向所述的室提供臭氧；和
将所述的烷基硅氧烷前体与臭氧进行热反应从而在基片的表面上沉积氧化物薄膜。
2.根据权利要求1的方法，其中所述的热反应步骤是在约300℃～600℃的温度下进行的，且所述室保持在约100～700托的压力下。
3.根据权利要求2的方法，其中所述的热反应步骤是在约200～600℃的温度下进行的，且所述室保持在约大气压下。
4.根据权利要求1的方法，其中在约200～600托的压力下以臭氧和硅(O3Si)表示的烷基硅氧烷和臭氧的摩尔浓度比为约5～15。
5.根据权利要求1的方法，其中在约大气压下以臭氧和硅(O3Si)表示的烷基硅氧烷和臭氧的摩尔浓度比为约5～15。
6.根据权利要求1的方法，其中所述的烷基硅氧烷前体选自八甲基三硅氧烷和十甲基四硅氧烷。
CN00811030A 1999-07-09 2000-06-15 用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜 Pending CN1375111A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14319899P 1999-07-09 1999-07-09
US60/143,198 1999-07-09
US09/542,612 US6465044B1 (en) 1999-07-09 2000-04-04 Chemical vapor deposition of silicon oxide films using alkylsiloxane oligomers with ozone
US09/542,612 2000-04-04

Publications (1)

Publication Number Publication Date
CN1375111A true CN1375111A (zh) 2002-10-16

Family

ID=26840772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00811030A Pending CN1375111A (zh) 1999-07-09 2000-06-15 用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜

Country Status (7)

Country Link
US (1) US6465044B1 (zh)
EP (1) EP1204987A4 (zh)
JP (1) JP3515094B2 (zh)
KR (1) KR20020026531A (zh)
CN (1) CN1375111A (zh)
AU (1) AU5494600A (zh)
WO (1) WO2001004942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103526178A (zh) * 2012-07-04 2014-01-22 东京毅力科创株式会社 硅氧化膜的形成方法及其形成装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596653B2 (en) 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
EP2249413A3 (en) * 2002-04-01 2011-02-02 Konica Corporation Support and organic electroluminescence element comprising the support
US20040018735A1 (en) * 2002-05-21 2004-01-29 Park Seung G. Method of depositing an oxide film by chemical vapor deposition
KR101019190B1 (ko) * 2002-06-14 2011-03-04 세키스이가가쿠 고교가부시키가이샤 산화막 형성 방법 및 산화막 형성 장치
WO2004017383A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Low termperature deposition of silicon oxides and oxynitrides
US6808748B2 (en) 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US6958112B2 (en) 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US6903031B2 (en) 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
JP4488493B2 (ja) * 2004-03-10 2010-06-23 大日本スクリーン製造株式会社 基板処理装置
JP2005340405A (ja) * 2004-05-26 2005-12-08 Asahi Denka Kogyo Kk 化学気相成長用原料及び薄膜の製造方法
US7183227B1 (en) 2004-07-01 2007-02-27 Applied Materials, Inc. Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas
KR100724196B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 갭필 산화막 제조방법
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
KR100984172B1 (ko) 2008-11-03 2010-09-28 엘아이지에이디피 주식회사 합금분리막 제조장치 및 제조방법
US8277899B2 (en) 2010-12-14 2012-10-02 Svaya Nanotechnologies, Inc. Porous films by backfilling with reactive compounds
US9163310B2 (en) * 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
US20120225191A1 (en) * 2011-03-01 2012-09-06 Applied Materials, Inc. Apparatus and Process for Atomic Layer Deposition
JPWO2013176132A1 (ja) * 2012-05-24 2016-01-14 旭硝子株式会社 ガラス基板を製造する方法およびガラス基板
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2021130141A1 (en) * 2019-12-23 2021-07-01 Ams Ag Semiconductor device with a bond pad and a sandwich passivation layer and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028566A (en) 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
JPH03198338A (ja) * 1989-12-27 1991-08-29 Handotai Process Kenkyusho:Kk 気相成長膜の形成方法および半導体装置
US5336640A (en) * 1991-01-28 1994-08-09 Kawasaki Steel Corporation Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US5599387A (en) * 1993-02-16 1997-02-04 Ppg Industries, Inc. Compounds and compositions for coating glass with silicon oxide
JPH0729897A (ja) 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
JPH07142394A (ja) * 1993-11-12 1995-06-02 Sony Corp Ｃｖｄ方法及びｃｖｄ装置
US5909314A (en) 1994-02-15 1999-06-01 Dai Nippon Printing Co., Ltd. Optical functional materials and process for producing the same
JPH08153784A (ja) * 1994-11-28 1996-06-11 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103526178A (zh) * 2012-07-04 2014-01-22 东京毅力科创株式会社 硅氧化膜的形成方法及其形成装置

Also Published As

Publication number Publication date
KR20020026531A (ko) 2002-04-10
US6465044B1 (en) 2002-10-15
AU5494600A (en) 2001-01-30
EP1204987A4 (en) 2002-10-30
EP1204987A1 (en) 2002-05-15
WO2001004942A1 (en) 2001-01-18
JP3515094B2 (ja) 2004-04-05
JP2003504870A (ja) 2003-02-04

Similar Documents

Publication Publication Date Title
CN1375111A (zh) 用烷基硅氧烷低聚物和臭氧化学气相沉积氧化硅薄膜
CN100350574C (zh) 在被处理基板上形成硅氮化膜的cvd方法
CN102586757B (zh) 氮化硅的热化学气相沉积
KR100318978B1 (ko) 비스(3차부틸아미노)실란을이용한질화규소의화학증착방법
US20060159847A1 (en) Method and apparatus for low temperature dielectric deposition using monomolecular precursors
US20070010072A1 (en) Uniform batch film deposition process and films so produced
CN1692480A (zh) 形成含硅绝缘膜的cvd方法和装置
CN1142059C (zh) 低介电常数无机／有机复合介电薄膜及其制造方法
US12080592B2 (en) Film stack simplification for high aspect ratio patterning and vertical scaling
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
US20070031598A1 (en) Method for depositing silicon-containing films
CN108026637A (zh) 用于沉积保形的金属或准金属氮化硅膜的方法和所得的膜
CN101061255A (zh) 低温SiN沉积方法
JP2008507130A (ja) ケイ素−窒素−含有膜の低温プラズマ化学蒸着法
CN101199044A (zh) 硅基电介质的化学气相沉积方法
CN105906660A (zh) 双氨基烷氧基硅烷化合物和使用其沉积含硅膜的方法
CN101048852A (zh) 用于平行晶圆处理反应器的基板载具
CN1518076A (zh) 用于沉积含硅薄膜的前体及其方法
CN1732288A (zh) 形成高质量的低温氮化硅层的方法和设备
JP2001298024A (ja) 低比誘電率材料及びプロセス
CN1930675A (zh) 前金属介电层的有限热预算形成
CN1553968A (zh) 硼磷硅酸盐玻璃沉积的方法和设备
CN1885496A (zh) 薄膜形成方法及半导体处理设备
CN1460130A (zh) 无机/有机介电薄膜的沉积系统及方法
EP0536410B1 (en) Method for forming vapor phase grown film

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication