CN1374693A - 具有散热结构的半导体封装件 - Google Patents

具有散热结构的半导体封装件 Download PDF

Info

Publication number
CN1374693A
CN1374693A CN 01111253 CN01111253A CN1374693A CN 1374693 A CN1374693 A CN 1374693A CN 01111253 CN01111253 CN 01111253 CN 01111253 A CN01111253 A CN 01111253A CN 1374693 A CN1374693 A CN 1374693A
Authority
CN
China
Prior art keywords
fin
semiconductor package
substrate
package part
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01111253
Other languages
English (en)
Other versions
CN1153285C (zh
Inventor
黄建屏
吴集铨
庄瑞育
詹连池
谢明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB011112530A priority Critical patent/CN1153285C/zh
Publication of CN1374693A publication Critical patent/CN1374693A/zh
Application granted granted Critical
Publication of CN1153285C publication Critical patent/CN1153285C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种具有散热结构的半导体封装件,包括一芯片承载件以供一芯片黏设其上并与之电连接,其供芯片黏接的表面安装有多个焊球;该焊球是供一散热片与之连接,使该散热片通过各该焊球的支撑而位于该芯片的上方,且该散热片对应于该焊球安装处设置有若干个定位部,该散热片可取得较好的定位;该散热片与焊球构成的散热结构与芯片承载件接设完成后,即以封装树脂在该芯片承载件上形成封装胶体,以增进该半导体封装件的散热效率。

Description

具有散热结构的半导体封装件
本发明涉及一种半导体封装件，尤其是涉及带有能够提高散热效率的散热片的半导体封装件。
为了适应电子产品对电子性能与处理速度的要求，半导体封装件(Semiconductor Packages)必须相应地具有较高的输入/出连接端(I/OConnections)，因而，利用成阵列方式排布的焊球(Solder Balls)作为半导体芯片与外部设备(External Devices)电藕接的介质，以提供高输入/出连接端球栅阵列(BGA-Ball Grid Array)半导体封装件乃成主流产品之一。这种具有成阵列方式排布的焊球的球珊阵列半导体封装件虽可向半导体封装件提供较高数量的输入/出连接端，但需要使用集成化程度较高的半导体芯片，而半导体晶片的集成化程度越高，所产生的热量也越多，因此如何有效地排除半导体芯片所产生的热量就成为业界所须解决的一大课题。
美国专利第5,977,626号的申请文件中提出了一种具有可提高散热效率的散热片的半导体封装件。如图10所示，该第5,977,626号专利所提出的半导体封装件1包括一散热片10，其黏接至一接设有一芯片11的基板12上；该散热片10具有一平坦部100及用以将该平坦部100支撑在该芯片11上方的支撑部101，使该平坦部100与支撑部101形成一容置空间102，该容置空间可使该芯片11及金线13容置其中，而使该平坦部100不致碰触到该芯片11与用以将芯片11及基板12电连接的金线13；同时，该支撑部101设置有若干个凸点101a，以使该散热片10通过该凸点101a安装在基板12之上。
这种半导体封装件1虽可通过该散热片10的设置而提高散热效率，但为使散热效率得到有效的提高，该平坦部100的上表面100a为外露出用以包覆芯片11的封装胶体14，以使该上表面100a直接外露在大气中；该设计在用以形成该封装胶体14的模压作业(MoldingProcess)时，必须使散热片10的高度足以使平坦部100的上表面100a顶部抵至封装模具(未图示)的模穴的顶面，方能在封装胶体14形成后使上表面100a外露出来。然而，在基板12及散热片10的制作上往往会因精密度的不足而产生公差，当散热片10的高度过大时，该散热片10会在封装模具合模后压迫基板12而导致基板12受损，相对地，当散热片10的高度不足时，则散热片10的上表面100a与封装模具的模穴的顶面间会形成有空隙，导致封装树脂溢胶到散热片10的上表面100a上而影响散热片10的散热效率及制成品的外观。
另外，该散热片10的支撑部101是在一平板状的金属片上以冲压(stamping)方式形成的，经冲压后，该散热片10的平坦部100的平面度(Planarity)往往会受到影响，故经常导致封装树脂溢胶在平坦部100的上表面100a上；尤其在现今半导体封装件力求薄型化的发展趋势下，所使用的散热件往往须薄化至0.2mm左右甚至更薄的厚度，这种厚度很小的散热件的平坦部更易受到支撑部形成的影响而使其平面度丧失，在溢胶的情况更加无法避免平面度的丧失。
此外，该散热片10的支撑部101是由平坦部100的边缘向外扩张并朝下延伸，使形成在该支撑部101上的凸点101a与基板12接触的位置会位于该散热片10的平坦部100投影在基板12上的区域外，这样，将使基板12需具有大于散热片10的平坦部100的面积方能供该散热片10安装其上，故不利于基板12尺寸的缩小并会对芯片11的大小形成限制。并且该凸点101a多是利用胶黏剂与基板12黏接，所以定位不易；在凸点101a未准确地黏接在基板12上需安装的位置时，就会造成整个散热片10的位置偏移，散热片10一位置偏移便会导致制成品的外观不美观，或者该支撑部101碰触到用以电连接该芯片11与基板12的金线13而发生短路。为使散热片10能够依靠其支撑部101黏置在该基板12上，该基板12上必须在其焊接金线13的区域外提供足够空间以使该支撑部101的凸点101a与基板12黏接后，该支撑部101不致碰触或干涉到基板12上的金线13，然而，对于供大规模集成化芯片的使用而需要焊接高密度化金线的基板而言，则往往无法在焊接金线区域外留置或形成足以提供支撑部101安装的空间；同样的，成为主流产品之一的芯片水平封装(CSP-Chip ScalePackage)型的半导体封装件所使用的基板，其面积不只较小，而且供金线焊接的区域仅能形成在供芯片固定区域(Die-Attaching Area)至基板边缘间的部位，将无法提供容置支撑部101的空间，所以，该美国专利第5,977,626号的申请文件公开的散热片10的结构实不适用于具高密度布线的基板或供芯片水平封装(CSP-Chip Scale Package)半导体封装件使用的基板。
为了克服现有技术的不足之处，本发明的目的在于提供一种具有散热结构的半导体封装件，该散热结构定位精确，且在模压过程中不会使基板受损及产生在散热结构表面出现的溢胶现象，同时该散热结构可有效地减少基板所占面积。
为达到上述及其它目的，本发明的具有散热结构的半导体封装件包括：一基板；至少一半导体芯片，安装在该基板上并与该基板形成电性连接关系；一散热结构，其具有复数个分别植接在该基板供该半导体芯片接置的表面上的焊球，以及一与该焊球相接的散热片，该散热片具有一上表面与一相对的下表面，在该下表面对应于各该焊球的位置上设置有定位部，以供该散热片通过该定位部与焊球相连，并使该散热片为焊球所支撑而位于该半导体晶片之上；以及一用以包覆该半导体芯片与散热结构的封装胶体，该散热片的上表面外露在该封装胶体的外面。
该散热片的定位部必须是形成于该下表面上的凹槽或由该散热片的上表面至下表贯通该散热片的通孔。当该定位部为通孔时，必须用形成该封装胶体的封装树脂充填其中，用来增强该散热片与封装胶体间的结合性。
该基板上设置有多个焊接垫(Ball Pads)，以供该焊球与之连接。该焊接垫所形成的位置是在基板的边缘至半导体芯片的边缘间且没有用以电连接该半导体芯片与基板的焊线通过的区域，故须位于基板靠近角端处、近边缘处或两相邻的焊线通过区间的区域。
本发明的有益效果是由于采用了上述散热结构，该散热结构定位精确而不会产生偏差，且由于该散热结构的使用，使得在模压制程中不会造成基板受损，也不会在散热结构的外露表面上出现溢胶情况，同时，该散热结构与基板的安装不会影响到基板上的焊线(BondingWires)，其所占用基板的面积并得有效减少，而适用于具高密度焊线的基板及芯片水平封装(CSP-Chip Scale Package)半导体封的基板，且不会对芯片的使用尺寸形成限制。
下面结合附图对本发明进行详细说明：
图1是本发明半导体封装件实施例一的剖视图；
图2是本发明半导体封装件实施例一的主视图；
图3是本发明半导体封装件实施例一所使用基板的主视图；
图4是图3沿4-4线的剖视图，其中，各焊接垫上安装有焊球；
图5是本发明半导体封装件实施例二的剖视图；
图6是本发明半导体封装件实施例三的剖视图；
图7是本发明半导体封装件实施例四的剖视图；
图8是本发明半导体封装件实施例五的主视图；
图9是本发明半导体封装件实施例六的主视图；
图10是常用的半导体封装件的剖视图。
图号说明1 半导体封装件   10散热片    100平坦部     100a上表面101 支撑部   101a凸点   102容置空间   11芯片12基板   13金线   14封装胶体   2半导体封装件20基板   200正面   201导电接线   202焊垫203角端   204焊接垫   205黏晶区   206底面21半导体芯片   22金线   23散热结构   230焊球231散热片   231a下表面   231b槽   231c上表面24焊球   25封装胶体   3半导体封装件   30基板330焊球   331散热片   331b通孔   331d肩部35封装胶体  5半导体封装件  51半导体芯片  531散热片531a下表面  531e凸部  55封装胶体  6半导体封装件631散热片   631上表面   631d肩部   631f凹部65封装胶体
实施例一：
如图1及图2所示，本发明实施例一的半导体封装件2是由一基板20，一黏接在基板20上的半导体芯片21，若干用以电连接该基板20与半导体芯片21的金线22，一安装在该基板20上的散热结构23，若干设置在该基板20上且用以供半导体芯片21与外部设备电连结的焊球24，以及一用以包覆该半导体芯片21、金线22及散热结构23的封装胶体25组成。
如图3所示，该基板20由于是用于芯片水平封装(CSP-ChipScale Package)半导体封装件或TF(Thin & Fine)球栅阵列半导体封装件，所以分布设置在该基板20的正面200上的导电接线201除较为密集外，用以与金线22焊接的焊垫(Bond Fingers)202位于靠近基板20边缘的位置处。该基板20具有四个角端203，在该基板20的正面200近角端203的部位上设置有焊接垫(Ball Pads)204；该焊接垫204须分别设于基板20近角端203的部位上，但只须设有三个焊接垫204，就能够使该散热结构23与之焊接而稳固地安装在该基板20上，同时，该焊接垫204还必须具有接地功能，使该散热结构23与之连结后，除能提高半导体封装件2的整体散热效率外，还能提高其电子性能。此外，该焊接垫204与现有的球珊阵列基板上用以供焊球安装其上的焊接垫相同，故在此不再作详细描述。该基板20的底面206安装有成阵列方式分布设置的焊球24，以供该半导体芯片21通过其与外部设备形成电连结关系；由于其为现有的技术，故在此不作详细描述。
该基板20的焊接垫204是用现有的植球机进行回焊作业(Reflow)，以将焊球230分别安装到对应的焊接垫204上，如图4所示。由于焊球230是采用现有的，如锡、铅、锡/铅合金或类似的金属，在以回焊作业进行植球时，其会有自动对位(Self-Alignment)的作用，而使焊球230与焊接垫204的连接能准确而不会产生偏差。
当该金线22焊线完成后，再参考图1及2，该半导体芯片21是用例如银胶等黏结剂黏接到基板20的正面200上所形成的黏晶区205内；黏接完成后，即将金线22分别端接到该半导体芯片21与基板20上的焊垫202，以使半导体芯片21与基板20电连结。
当完成半导体芯片21与基板20的电连接后，参照图1，取一散热片231连接在该焊球230上。其连接方式是使该散热片231的下表面231a对应于各该焊球230的位置上形成一凹槽231b，再在该焊球230对应在该散热片231的下表面231a的部位上用导电胶或不导电胶涂布，使凹槽231b与该焊球230对正后，使散热片231的凹槽231b黏接在该焊球230上，也就是使散热片231与焊球230相黏接以构成该散热结构23。该焊球230由于能准确地安装到基板20的预设位置上所以焊球230与凹槽231b的黏结也能准确而不会产生偏差，使散热片231得以准确地定位在基板20上；另外，该散热片231通过焊球230的支撑而位于该半导体芯片21及金线22上方而不会彼此碰触，加之，该焊球230的高度能予准确控制，使该散热结构23的高度H的控制不会有精确度不足的问题，故不会发生因散热结构23的高度H不够导致散热片231碰触到金线22，或者半导体芯片21的情况，而能够确保制成品的成品率。同时，用以形成该焊球230的如锡、铅、锡/铅合金或类似金属/合金等常用材料均具有硬度较软的特性，因此使该散热结构23的高度H略大于用以形成封装胶体25的封装模具(未图式)的模穴顶面至基板20的正面200间的高度，使黏接有该半导体芯片21与散热结构23的基板20装入封装模具的模穴中并予合模以进行模压作业后，该封装模具的模穴顶面会略微下压与之相抵接的散热片231，而使该与散热片231相接的焊球230因受压而略为变形，以使该散热片231的上表面231c与模穴顶面紧密接触而使两者之间不致形成间隙，故能够避免在散热片231的上表面231c上产生溢胶现象，而能够确保制成品的外观及散热性，且因该焊球230具有吸收变形量的特性，该焊球230可以消除封装模具压迫散热片231而对基板20所产生的压迫力，故可确保基板20在模压过程中不致为散热结构23所压损。
此外，由于该焊接垫204是位于基板20近靠各角端203的部位上，使本发明的散热结构23与基板20的接设不会受到基板20上所焊接的金线密度与面积的影响，也就是说，焊接垫204及与之焊接的焊球230可位于该基板20的两相邻金线通过区域间而不会影响至金线的排布，与前述半导体封装件1的散热片10的支撑部101需安装在基板12的金线布线区域外不同，且焊接垫204因为是位于靠近各角端203的部位上，已接近基板20的边缘，其占用基板20上的面积得以减至最低程度，故能够应用于如芯片水平封装(CSP-Chip ScalePackage)或TF BGA半导体封装件上，而没有实施上的限制。此外，该散热片231只需在其下表面231a上形成如凹槽231b的定位部以与该焊球230黏接，故制造上甚为简易且成本低廉，本发明的散热结构23与上述现有的半导体封装件1相比具有较佳的制造性能，而不需如现有的半导体封装件1所使用的散热片10一样，需要冲压成型出该支撑部101，并再在支撑部101上形成多数凸点101a；由于这种支撑部101与凸点101a均需要用机械方式成型，不只是制造成本高且工艺复杂，支撑部101与凸点101a成型后的高度不易精确控制，所以也容易发生基板受损或散热片10外露表面形成有溢胶的情况，且支撑部101的弯折成型也往往导致平坦部100的平面度受到影响，而易形成溢胶；相对的，本发明使用的散热结构23则不会产生该等问题，且散热片231的形成具有良好的平面度，所以能够有效避免溢胶的发生。
另外，图10所示的现有的半导体封装件1的散热片10由于仅用其凸点101a与基板12黏接，故不易准确地将散热片10定位在基板12上，因而会产生位置偏移的困扰；当散热片10产生位置偏移或其凸点101a形成的位置有所偏移时，则易使散热片10的支撑部101碰触至金线13而造成电路问题，导致制成品的成品率降低。然而，本发明散热结构23的焊球230与焊接垫204以回焊方式焊接时，焊球230的自动对位的作用会使焊球230能够准确地定位在基板20的焊接垫204上，故在该散热片231通过其凹槽231b黏接至焊球230上后，该散热片23能够准确地定位在焊球230上而不致偏移。
该封装胶体25是用常用的环氧树脂等材料制成，用以包覆该半导体芯片21、金线22及散热结构23。如前所述，为使该半导体封装件2的散热效率得到有效提高，该散热结构23的散热片231的上表面231c是外露出该封装胶体25以直接与大气接触。由于本发明的散热结构23是通过焊球230支撑与之黏接的散热片231在半导体芯片21上方，且焊球230具有吸收变形量的功效，故该散热结构23的高度H能够设为略大于基板20正面200至封装模具的模穴顶面间的距离，以使该散热片231的上表面231c能够密接在封装模具的模穴顶面而使两者间无供封装树脂流入的间隙，因而，模压作业完成后，该散热片231上表面231c上不致有溢胶的形成。
实施例二：
如图5所示，是本发明半导体封装件实施例二的剖视图。
该实施例二的半导体封装件3与第一实施例中所公开的大致相同，其不同处在于该散热片331对应于安装在基板30上的焊球330的部位上是形成有贯穿该散热片331的通孔331b以取代实施例一中的凹槽231b，该通孔331b的形成可以用来在封装胶体35的内部灌注封装树脂，而使该封装胶体35与散热片331的结合性提高，以避免脱层的发生。该散热片331形成有通孔331b的部位是予以薄化而形成一肩部331d，由于该肩部331d也会为封装树脂所包覆，故可进一步强化该散热片331与封装胶体35间的结合性。
实施例三：
如图6所示，为本发明半导体封装件实施例三的剖视图。
该实施例三的半导体封装件5与实施例二中所公开的大致相同，其不同处在于该散热片531的下表面531a上是向下延伸出一凸部531e，使该散热片531与半导体芯片51间的间隔减小，以使由半导体芯片51散发出的热量通过导热性差的封装胶体55的距离减少，而可进一步提高半导体封装件5的散热效率。为避免因散热片531与半导体芯片51间的间隔减小而导致在两者之间形成空隙(Voids)，可在该凸部531e面对半导体芯片51的表面上形成若干槽沟(未图示)，以改善形成该封装胶体55的封装树脂模流在模压作业中流入该凸部531e与半导体晶片51间的流速。
实施例四：
如图7所示，为本发明半导体封装件实施例四的剖视图。
该实施例四的半导体封装件6与实施例二中所公开的大致相同，其不同处在于该半导体封装件6的散热片631的上表面631c上，是形成有阶梯状凹部631f并与该肩部631d相接连，使通过该阶梯状凹部631f的形成，在模压作业进行中减缓进入该阶梯状凹部631f内树脂模流的流速，而有效地避免封装树脂溢胶在该散热片631的上表面631c上，因而，该阶梯状凹部631f提供可进一步确保散热片631外露出封装胶体65的上表面631c不会产生溢胶现象。
实施例五：
如图8所示，为本发明半导体封装件实施例五的主视图。
该实施例五半导体封装件7与实施例一中所公开的大致相同，其不同处在于该半导体封装件7的焊球730植接在该基板70的近边缘处，而不是位于角端的位置上。如图所示，该焊球730所在的位置是在基板70的边缘707与金线72通过基板70的区域间，而不会干涉或碰触到基板70上所焊设的金线72。
实施例六：
如图9所示，为本发明半导体封装件实施例六的主视图。
该实施例六的半导体封装件8与实施例一所公开的者大致相同，其不同处在于该半导体封装件8的焊球830是安装在基板80上位于两相邻的金线布线区域(未予符号标示)间的位置，显示本发明的散热结构因是以焊球作为平板状的散热片的支撑件，故在基板半导体芯片固定区域外的表面上，无金线通过的部位均可用于安装该焊球，使本发明的散热结构与基板的结合具有相当的弹性。

Claims (15)

1、一种具有散热结构的半导体封装件，包括：
一基板；
至少一半导体芯片，其接置在基板上并与该基板电性连接；
一散热结构，其具有多个植接在该基板接置有该半导体芯片的表面的焊球，以及一与该多个焊球相接的散热片，其中，该散热片具有一上表面和一相对的下表面，在该下表面对应于各该焊球的位置上设置有多个定位部，以供该散热片通过各定位部与各焊球结合，且使该散热片为该焊球所支撑而位于该半导体芯片之上；以及
一用以包覆该半导体芯片与散热结构的封装胶体，其中，该散热片的上表面外露出该封装胶体。
2、根据权利要求所述的半导体封装件，其特征在于：该焊球的材料为锡或铅或锡/铅合金。
3、根据权利要求1所述的半导体封装件，其特征在于：该定位部设置在该散热片下表面上的凹槽处。
4、根据权利要求1所述的半导体封装件，其特征在于：该定位部为贯穿该散热片的通孔。
5、根据权利要求4所述的半导体封装件，其特征在于：该散热片设置有一可供该通孔贯穿的肩部。
6、根据权利要求1所述的半导体封装件，其特征在于：该散热片的边缘设置有有一阶梯状凹部。
7、根据权利要求1所述的半导体封装件，其特征在于：该散热片的下表面向下延伸形成一凸部以减少该散热片与半导体芯片间的间隔。
8、根据权利要求1所述的半导体封装件，其特征在于：该基板上表面上设置有可用于该焊球植接的焊接垫。
9、根据权利要求8所述的半导体封装件，其特征在于：该焊球是通过回焊方式固定在该基板所设的焊接垫上。
10、根据权利要求8所述的半导体封装件，其特征在于：该焊接垫为接地焊垫。
11、根据权利要求1所述的半导体封装件，其特征在于：该半导体芯片通过若干焊线与该基板电连结。
12、根据权利要求11所述的半导体封装件，其特征在于：该焊线为金线。
13、根据权利要求1所述的半导体封装件，其特征在于：该焊球设置在该基板上表面靠近基板的角端处。
14、根据权利要求1所述的半导体封装件，其特征在于：该焊球设置在该基板上表面靠近基板的边缘处。
15、根据权利要求1所述的半导体封装件，其特征在于：该焊球设置在该基板的上表面位于半导体芯片的边缘至基板的边缘间的区域。
CNB011112530A 2001-03-09 2001-03-09 具有散热结构的半导体封装件 Expired - Lifetime CN1153285C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011112530A CN1153285C (zh) 2001-03-09 2001-03-09 具有散热结构的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011112530A CN1153285C (zh) 2001-03-09 2001-03-09 具有散热结构的半导体封装件

Publications (2)

Publication Number Publication Date
CN1374693A true CN1374693A (zh) 2002-10-16
CN1153285C CN1153285C (zh) 2004-06-09

Family

ID=4659016

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011112530A Expired - Lifetime CN1153285C (zh) 2001-03-09 2001-03-09 具有散热结构的半导体封装件

Country Status (1)

Country Link
CN (1) CN1153285C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN102832183A (zh) * 2012-09-14 2012-12-19 杰群电子科技（东莞）有限公司 一种采用弹性装置的无外引脚扁平半导体封装结构
WO2022061719A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 一种芯片封装结构、电子设备及芯片封装结构的制备方法
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752327B (zh) * 2008-12-01 2011-11-16 矽品精密工业股份有限公司 具有散热结构的半导体封装件
CN102832183A (zh) * 2012-09-14 2012-12-19 杰群电子科技（东莞）有限公司 一种采用弹性装置的无外引脚扁平半导体封装结构
CN102832183B (zh) * 2012-09-14 2015-01-07 杰群电子科技（东莞）有限公司 一种采用弹性装置的无外引脚扁平半导体封装结构
WO2022061719A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 一种芯片封装结构、电子设备及芯片封装结构的制备方法
CN115116991A (zh) * 2022-08-29 2022-09-27 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Also Published As

Publication number Publication date
CN1153285C (zh) 2004-06-09

Similar Documents

Publication Publication Date Title
CN109087908B (zh) 封装结构、电子设备及封装方法
US6781242B1 (en) Thin ball grid array package
US20070148821A1 (en) Thermally enhanced stacked die package and fabrication method
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
CN1221027C (zh) 具有散热结构的半导体封装件
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN1153285C (zh) 具有散热结构的半导体封装件
CN1355568A (zh) 芯片堆叠封装结构
CN1076873C (zh) 集成芯片的封装及其所使用的连接部件
CN101944520B (zh) 半导体封装结构与半导体封装工艺
CN1172369C (zh) 具散热片的半导体封装件
CN1808702A (zh) 半导体封装结构及其制法
CN2596547Y (zh) 具有散热片的半导体封装构造
CN1178288C (zh) 薄型化倒装芯片半导体装置的封装方法
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
CN214176035U (zh) 半导体封装结构
CN212750875U (zh) 一种半导体散热片装置
CN1567585A (zh) 具有散热片的半导体封装体
CN1362737A (zh) 具溢胶防止装置的半导体封装件
CN1168139C (zh) 薄型半导体装置及其制备方法
CN1228838C (zh) 结构强化的开窗型半导体封装件
CN213242549U (zh) 一种芯片封装结构
CN1355562A (zh) 具有下弯部的扰流板
CN1357917A (zh) 具整体封装包覆散热结构的覆晶结合模组

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040609